PL203317B1 - Sposób wytwarzania bipolarnego tranzystora krzemowo-germanowego SiGe - Google Patents

Sposób wytwarzania bipolarnego tranzystora krzemowo-germanowego SiGe

Info

Publication number
PL203317B1
PL203317B1 PL362710A PL36271001A PL203317B1 PL 203317 B1 PL203317 B1 PL 203317B1 PL 362710 A PL362710 A PL 362710A PL 36271001 A PL36271001 A PL 36271001A PL 203317 B1 PL203317 B1 PL 203317B1
Authority
PL
Poland
Prior art keywords
region
sige
source gas
collector
deposition
Prior art date
Application number
PL362710A
Other languages
English (en)
Other versions
PL362710A1 (pl
Inventor
Jack Oon Chu
Douglas Duane Coolbaugh
James Stuart Dunn
David Greenberg
David Harame
Basanth Jagannathan
Robb Allen Johnson
Louis Lanzerotti
Kathryn Turner Schonenberg
Ryan Wayne Wuthrich
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of PL362710A1 publication Critical patent/PL362710A1/pl
Publication of PL203317B1 publication Critical patent/PL203317B1/pl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Description

Opis wynalazku
Przedmiotem wynalazku jest sposób wytwarzania bipolarnego tranzystora krzemowo - germanowego SiGe.
Chodzi tu zwłaszcza o bipolarny tranzystor krzemowo - germanowy SiGe, który zawiera słabo domieszkowany obszar Si kolektora i obszar SiGe bazy, który zawiera węgiel, C, włączony płynnie w obszary kolektora i bazy SiGe. Termin SiGe stosuje się w niniejszym dokumencie na oznaczenie stopów krzemowo - germanowych, to znaczy Si1-xGex.
Znaczne rozszerzenie się rynku w zakresie techniki wielkiej częstotliwości, zarówno w zastosowaniach przewodowych, jak i bezprzewodowych, dało nowe możliwości związane z wyjątkowymi zaletami półprzewodników złożonych, jak na przykład SiGe, w stosunku do technologii z masywnym komplementarnym półprzewodnikiem tlenkowometalicznym (CMOS). Wraz z szybkim rozwojem procesów osadzania pseudomorficznego SiGe w postaci warstwy epitaksjalnej, bipolarne tranzystory heterozłączowe zostały integralnie włączone w główny proces rozwojowy wysoko rozwiniętej technologii CMOS dla zaopatrzenia szerokiego rynku, z zapewnieniem zalet technologii SiGe dla analogowych układów wielkiej częstotliwości, przy zachowaniu pełnego wykorzystania rozwiniętej bazy technologicznej CMOS dla cyfrowych układów logicznych.
Z opisu DE 19 652 423 znany jest heterozłączowy tranzystor bipolarny SiGe oraz sposób wytwarzania pojedynczych warstw epitaksjalnych heterozłączowego tranzystora bipolarnego SiGe. Heterozłączowy tranzystor bipolarny SiGe wytworzony w taki sposób wykazuje podwyższoną częstotliwość przenoszenia, podwyższoną maksymalną częstotliwość oscylacji i/lub zredukowany poziom szumów w zależności od wymagań i zamierzonych zastosowań . Osadzanie monokryształu jest wykonane na powierzchni czystego krzemu zgodnie z pożądanym profilem tranzystora. Heterozłączowy tranzystor bipolarny SiGe zawiera dodatkowy obojętny elektrycznie materiał. Rozmieszczenie heterozłączowych tranzystorów bipolarnych SiGe w półprzewodniku jest uzyskane za pomocą procesu epitaksji. Materiał obojętny elektrycznie zawarty w warstwie epitaksjalnej wiąże defekty powstałe podczas wytwarzania oraz redukuje dyfuzję materiału domieszki. Zatem, tranzystory dla zastosowań wielkoczęstotliwościowych mogą być wytwarzane dwoma sposobami: przez zwiększenie ilości materiału domieszki w obszarze bazy i/lub zmniejszenie szerokości obszaru bazy.
Bipolarne tranzystory heterozłączowe SiGe zastępują krzemowe bipolarne elementy złączowe jako elementy podstawowe we wszystkich zastosowaniach analogowych. Typowy znany bipolarny tranzystor heterozłączowy przedstawiono na fig. 1. W szczególności taki znany bipolarny tranzystor heterozłączowy zawiera warstwę 10 n+ subkolektora z ukształtowaną na niej warstwą 12 obszaru kolektorowego Si n- (to znaczy słabo domieszkowanego). Tranzystor poza tym zawiera obszar 14 p+ SiGe bazy, ukształtowany na słabo domieszkowanym obszarze Si kolektora. Jedna część obszaru 14 bazy zawiera obszar 16 Si n+ emitera, a inne części zawierają elektrody 18 bazy, które są oddzielone od obszaru emitera przestrzeniami 20. Na wierzchu obszaru 16 emitera znajduje się elektroda emiterowa 22.
Głównym problemem w przypadku bipolarnych tranzystorów SiGe typu przedstawionego na fig. 1 jest występowanie dyslokacji między obszarami kolektora i emitera. Kiedy między obszarami kolektora i emitera wystę pują dyslokacje, to nastę puje zwarcie, na przykł ad CE, przez kanał bipolarny; zwarcia kanałowe stanowią główny powód zmniejszania uzysku w technologii bipolarnej SiGe.
Znane jest włączanie w strukturę bipolarną węgla, z utworzeniem warstwy węglowej na bazie, tylko w obszarze SiGe. Taka struktura jest przedstawiona na fig. 2, na której odnośnikiem 24 oznaczono osadzoną warstwę węglową. Znana metoda wytwarzania warstwy C na bazie w obszarze SiGe daje małą szerokość bazy w wyniku utrudnienia dyfuzji w wewnętrznym obszarze bazy. Ten efekt przedstawiono, na przykład, na fig. 3.
Włączanie węgla wykorzystuje się zwykle w rozwiązaniach znanych dla zapobieżenia oddyfundowywania boru do obszaru bazy. Na przykład, znane jest rozwiązanie, w którym przejściowo wzmożona dyfuzja boru jest silnie hamowana w warstwie krzemu bogatej w węgiel, patrz: H.J. Osten i in., „Carbon Doped SiGe Heterjunction Bipolar Transistors for High Freqency Applications” (Domieszkowane węglem bipolarne heterozłączowe tranzystory SiGe do zastosowań wysokoczęstotliwościowych) IEEEBTCM 7.1, 109. Dyfuzja boru w krzem odbywa się za pośrednictwem mechanizmu międzywęzłowego i jest proporcjonalna do stężenia własnych krzemowych przestrzeni międzywęzłowych. Dyfuzja węgla z obszarów bogatych w węgiel powoduje nienasycenie własnych krzemowych przestrzeni międzywęzłowych. W wyniku tego, dyfuzja boru w tych obszarach jest hamowana. Pomimo zdolności
PL 203 317 B1 hamowania dyfuzji boru, znane rozwiązanie z osadzaniem C na bazie tylko w obszarze SiGe, nie jest skuteczne w zapobieganiu zwarciom kanałowym.
Celem wynalazku jest opracowanie nowego udoskonalonego sposobu wytwarzania bipolarnych tranzystorów SiGe, w których dyslokacje między obszarami emitera i kolektora są w zasadzie wyeliminowane, bez zmniejszania szerokości bazy, tak jak to ma miejsce w przypadku sposobów znanych.
Sposób wytwarzania bipolarnego tranzystora krzemowo - germanowego SiGe, zawierającego C w obszarze kolektora, jak również w obszarze SiGe bazy, w którym stosuje się strukturę , która zawiera przynajmniej obszar elementu bipolarnego, przy czym ten obszar elementu bipolarnego zawiera przynajmniej obszar kolektora o pierwszym typie przewodności, ukształtowany w podłożu półprzewodnikowym, osadza się obszar bazy SiGe na obszarze kolektora, przy czym podczas tego osadzania węgiel narasta w sposób ciągły na obszarze kolektora i obszarze bazy SiGe, i kształtuje się obszar emitera z naniesionym wzorem na obszarze bazy SiGe, przy czym obszar kolektora kształtuje się w następujących etapach ż e nanosi się epitaksjalnie warstwę Si na powierzchnię podłoża półprzewodnikowego, kształtuje się warstwę tlenkową na warstwie Si nałożonego przez nanoszenie epitaksjalne, implantuje się domieszki półprzewodnika o pierwszym typie przewodności w warstwę Si i usuwa się warstwę tlenkową.
Korzystnie, usuwa się warstwę tlenkową w procesie trawienia z HF.
Korzystnie, proces osadzania obszaru bazy SiGe na obszar kolektora jest procesem wybranym z grupy obejmują cej chemiczne osadzanie z par w wysokiej próż ni (UHVCVD), molekularną epitaksję wiązkową (MBE), szybkie termochemiczne osadzanie z par (RTCVD) i wspomagane plazmowo chemiczne osadzanie z par (PECVD).
Korzystnie, proces osadzania jest procesem chemicznego osadzania z par w wysokiej próżni (UHVCVD).
Korzystnie, proces UHVCVD przeprowadza się w temperaturze do 650°C i przy ciśnieniu do 33,3 Pa.
Korzystnie, proces UHVCVD przeprowadza się w temperaturze od 500°C do 650°C i przy ciśnieniu roboczym od 0,013 Pa do 2,6 Pa.
Korzystnie, w procesie chemicznego osadzania z par w wysokiej próżni (UHVCVD) stosuje się mieszaninę gazową zawierającą gaz będący źródłem Si, gaz będący źródłem Ge, gaz będący źródłem B i gaz będący źródłem C.
Korzystnie, jako gaz będący źródłem Si stosuje się silan, jako gaz będący źródłem Ge stosuje się germanowodór, jako gaz będący źródłem B stosuje się B2H6, a jako gaz będący źródłem C stosuje się etylen, metylosilan lub metan.
Korzystnie, stosuje się gazy źródłowe nie rozcieńczone lub w połączeniu z gazem obojętnym.
Korzystnie, jako gaz obojętny stosuje się He, Ar, N2, lub H2.
Korzystnie, miesza się wstępnie gazy źródłowe lub wprowadza się je do reaktora do epitaksji jako oddzielne strumienie.
Korzystnie, etap kształtowania obszaru emitera z naniesionym wzorem na obszarze bazy SiGe obejmuje następujące etapy: tworzy się izolator na obszarze bazy SiGe, otwiera się okno emiterowe w izolatorze, kształ tuje się krzem polikrystaliczny w oknie emiterowym i trawi się krzem polikrystaliczny.
W jednym z aspektów niniejszego wynalazku efektem jest sposób wytwarzania bipolarnego tranzystora SiGe, w którym powstawanie dyslokacji między obszarami emitera i kolektora jest w zasadzie całkowicie wyeliminowane, co pozwala uniknąć problemu kanału bipolarnego, to znaczy zwarć CE.
W innym aspekcie niniejszego wynalazku efektem wynalazku jest struktura bipolarna tranzystora SiGe, zapewniająca większy uzysk tranzystorów obszaru SiGe z nanoszonym epitaksjalnie krzemem.
W nastę pnym aspekcie niniejszego wynalazku efektem wynalazku jest sposób wytwarzania struktury bipolarnej SiGe, zapewniającej większy uzysk tranzystorów obszaru SiGe z nanoszonym epitaksjalnie krzemem.
W dodatkowym aspekcie niniejszego wynalazku efektem wynalazku jest sposób wytwarzania bipolarnego tranzystora SiGe, w którym możliwe jest wprowadzenie węgla w strukturę bez zmniejszania szerokości bazy.
W jeszcze innym aspekcie niniejszego wynalazku efektem wynalazku jest sposób wytwarzania bipolarnego tranzystora SiGe, który jest efektywny pod względem ekonomicznym, i który jest łatwy do zaimplementowania w istniejącej technologii bipolarnej SiGe.
Te i inne aspekty i korzyści wynikają przy włączaniu węgla w słabo domieszkowaną warstwę Si, jak również obszar SiGe bazy. Włączanie C odbywa się podczas osadzania metodą epitaksjalnego nanoszenia warstwy SiGe przy wykorzystaniu procesu osadzania, takiego jak na przykład chemiczne
PL 203 317 B1 osadzanie z par w wysokiej próżni (UHVCVD - ultra-high vacuum vapor deposition), szybkie termochemiczne osadzanie z par (RTCVD - rapid thermal chemical vapor deposition), molekularna epitaksja wiązkowa (MBE - molecular beam epitaxy) lub wspomagane plazmowo chemiczne osadzanie z par (PECVD - plasma-enhanced chemical vapor deposition), przy czym stosuje się gaz stanowiący źródło węgla. Przy stosowaniu sposobu według niniejszego wynalazku węgiel jest nanoszony w sposób ciągły na całym obszarze Si kolektora i obszarze SiGe bazy. Ponadto, Zgłaszający stwierdził, że sposób niniejszego wynalazku zapewnia zwiększenie uzysku SiGe, jak również ograniczenie dyslokacji, które powodują bipolarne zwarcia kanałowe.
Zgodnie z niniejszym wynalazkiem proponuje się sposób wytwarzania bipolarnego tranzystora SiGe w zasadzie bez zwarć kanałowych. W szczególności sposób wytwarzania bipolarnego tranzystora SiGe według niniejszego wynalazku obejmuje następujące etapy: zastosowanie struktury, która zawiera przynajmniej obszar elementu bipolarnego, przy czym ten obszar elementu bipolarnego zawiera przynajmniej obszar kolektora o pierwszym typie przewodności, ukształtowany w podłożu półprzewodnikowym; osadzenie obszaru bazy SiGe na obszarze kolektora, przy czym podczas tego osadzania w sposób ciągły odbywa się nanoszenie węgla na obszarze kolektora i obszarze SiGe bazy i kształ towanie obszaru emitera z naniesionym wzorem na obszarze SiGe bazy.
Korzystne jest, jeżeli kolektor jest kształtowany w następujących etapach: nanoszenie epitaksjalne warstwy Si na powierzchni podłoża półprzewodnikowego; kształtowanie warstwy tlenkowej na warstwie nałożonego przez epitaksjalne nanoszenie Si; implantacja domieszki półprzewodnika o pierwszym typie przewodności w warstwę Si; i usunięcie warstwy tlenkowej, przy czym najkorzystniejsze jest, jeśli warstwa tlenkowa jest usuwana w procesie trawienia z HF. 3roces osadzania w etapie osadzania obszaru bazy SiGe na obszarze kolektora może być procesem wybranym z grupy obejmującej chemiczne osadzanie z par w wysokiej próżni (UHVCVD - ultra-high vacuum vapor deposition), molekularną epitaksję wiązkową (MBE - molecular beam epitaxy), szybkie termochemiczne osadzanie z par (RTCVD - rapid thermal chemical vapor deposition) i wspomagane plazmowo chemiczne osadzanie z par (PECVD - plasma-enhanced chemical vapor deposition), i korzystne jest, jeśli jest procesem UHVCVD, który jest, korzystnie, realizowany w temperaturze do około 650°C i przy ciśnieniu do około 33,3 Pa (250 militorów). Proces chemicznego osadzania z par w wysokiej próżni (UHVCVD) jest realizowany, korzystnie przy temperaturze od około 500°C do około 650°C i przy ciśnieniu roboczym od około od 0,013 do 2,6 Pa (0,1 militora do około 20 militorów), i również obejmuje pewną mieszaninę gazową zawierającą gaz będący źródłem Si, gaz będący źródłem Ge, gaz będący źródłem B i gaz będący źródłem C. Korzystne jest, jeżeli gazem będącym źródłem Si jest silan, gazem będącym źródłem Ge jest germanowodór, gazem będącym źródłem B jest B2H6, a gazem będącym źródłem C jest etylen, metylosilan lub metan. Gazy źródłowe mogą być stosowane nie rozcieńczone lub w połączeniu z gazem obojętnym, a gazem obojętnym może być He, Ar, N2, lub H2. Gazy źródłowe mogą być wstępnie mieszane lub wprowadzane do reaktora do epitaksji jako oddzielne strumienie.
Wymieniony powyżej etap kształtowania obszaru emitera z naniesionym wzorem na obszarze SiGe bazy obejmuje etapy tworzenia izolatora na obszarze SiGe bazy; otwarcie okna emiterowego w izolatorze; nanoszenie krzemu polikrystalicznego w oknie emiterowym; i trawienie krzemu polikrystalicznego.
Ujawniono też sposób włączania C w obszar kolektorowy i obszar SiGe bazy tranzystora bipolarnego. Sposób obejmuje etap osadzania obszaru SiGe bazy na słabo domieszkowanym obszarze kolektora, przy czym podczas osadzania odbywa się ciągłe nanoszenie węgla na cały obszar kolektora i obszar SiGe bazy. Korzystniej jest, jeśli etap osadzania obejmuje proces osadzania dobrany z grupy, w której skład wchodzi chemiczne osadzanie z par w wysokiej próżni (UHVCVD - ultra-high vacuum vapor deposition), molekularna epitaksja wiązkowa (MBE - molecular beam epitaxy), szybkie termochemiczne osadzanie z par (RTCVD - rapid thermal chemical vapor deposition) i wspomagane plazmowo chemiczne osadzanie z par (PECVD - plasma-enhanced chemical vapor deposition), a najkorzystniejszym procesem osadzania jest proces UHVCVD. Korzystne jest, jeżeli proces UHVCVD jest realizowany w temperaturze do około 650°C i przy ciśnieniu roboczym do około 33,3 Pa (250 militorów), a korzystniej, jeżeli proces realizowany jest w temperaturze od około 500°C do około 650°C i przy ciś nieniu roboczym od okoł o 0,1 militora do oko ł o od 0,013 do 2,6 Pa (20 militorów). Proces UHVCVD może obejmować mieszaninę gazową zawierającą gaz będący źródłem Si, gaz będący źródłem Ge, gaz będący źródłem B, gaz będący źródłem C, przy czym korzystne jest, jeżeli gazem będącym źródłem Si jest silan, gazem będącym źródłem Ge jest germanowodór, gazem będącym źródłem B jest B2H6, a gazem będącym źródłem C jest etylen, metylosilan lub metan. Gazy źródłowe
PL 203 317 B1 mogą być stosowane nie rozcieńczone lub w połączeniu z gazem obojętnym, a korzystnie He, Ar, N2, lub H2. Gazy źródłowe mogą być wstępnie mieszane lub wprowadzane do reaktora do epitaksji jako oddzielne strumienie.
Powyższym sposobem uzyskuje się bipolarny tranzystor krzemowo - germanowy SiGe w którym nie występują w zasadzie defekty dyslokacyjne między obszarami emitera i kolektora, przy czym struktura zawiera obszar kolektora o pierwszym typie przewodności, obszar SiGe bazy i obszar emitera o pierwszym typie przewodności, ukształtowany na części obszaru bazy, przy czym obszar kolektora i obszar bazy zawierają węgiel rozmieszczony w sposób ciągły w obszarach kolektora i SiGe bazy, a obszar SiGe bazy jest dodatkowo domieszkowany B. Korzystne jest, jeś li C wystę puje w obszarze SiGe bazy w stężeniu od około 5x1017 do około 1x1021 cm-3. korzystniej jest, jeśli C występuje w obszarze SiGe bazy w stężeniu od około 1x1019 do około 1x1020 cm-3.
Najbardziej korzystne jest, jeżeli bipolarny tranzystor SiGe jest tranzystorem, w którym emiter składa się z domieszkowanego krzemu polikrystalicznego.
Wynalazek w przykładzie wykonania jest przedstawiony na rysunku, na którym fig. 1 przedstawia obrazowo fragment znanego bipolarnego tranzystora SiGe, fig. 2 przedstawia obrazowo fragment znanego bipolarnego tranzystora SiGe zawierającego warstwę C naniesioną na bazę tylko w obszarze
SiGe, fig. 3 przedstawia wykres stężenia boru (B), germanu (Ge) i węgla (C) w funkcji głębokości (A), w przypadku sposobów znanych, przy czym C jest włączony na obszarze SiGe bazy, fig. 4 przedstawia obrazowo fragment bipolarnego tranzystora SiGe wytworzonego sposobem według niniejszego wynalazku zawierającego warstwę C utworzoną w sposób ciągły na obszarach kolektora i SiGe bazy, fig. 5-10 przedstawiają podstawowe etapy wytwarzania bipolarnego tranzystora SiGe według niniejszego wynalazku, a fig. 11-13 przedstawiają wykresy stężenia boru (B), germanu (Ge) i węgla (C) w funkcji głębokości (A), w przypadku sposobu według niniejszego wynalazku, przy czym C jest włączony w sposób ciągły w obszar kolektora i obszar SiGe bazy.
Na wstępie należy odnieść się do fig. 4, która stanowi przedstawienie w przekroju fragmentu bipolarnego tranzystora SiGe. W szczególności bipolarny tranzystor SiGe przedstawiony na fig. 4 zawiera obszar 52 kolektora o pierwszym typie przewodności (z domieszkowaniem typu n lub p), który jest ukształtowany na podłożu 50 półprzewodnikowym. Na wierzchu części obszaru 52 kolektora znajduje się obszar 54 bazy SiGe, który zawiera obszar 56 emitera i dyfuzji emiterowej 56d. Oznaczenie 60 oznacza obszar stanowiący izolator. Obszar SiGe bazy charakteryzuje się tym, że jest domieszkowany B. Należy zauważyć, że tranzystor bipolarny przedstawiony na fig. 4 reprezentuje tylko fragment tranzystora bipolarnego. Dla prostoty, na rysunkach pominięto inne obszary, które są kształtowane typowo w bipolarnej strukturze tranzystora.
Obszar 54 bazy SiGe i obszar 52 kolektora, to znaczy słabo domieszkowanego Si, zawiera C rozmieszczony w sposób ciągły, to znaczy osadzony na całych tych warstwach tranzystora bipolarnego. Należy podkreślić, że struktura przedstawiona na fig. 4 jest niepodobna do znanych tranzystorów bipolarnych SiGe, w których C jest osadzony tylko nad obszarem 54 bazy SiGe, patrz fig. 2.
Stężenie C znajdującego się w obszarze bazy 54 SiGe i obszarze kolektora wynosi od około 5x1017 do około 1x1020 atomów cm-3, przy czym bardziej korzystny jest zakres stężenia C od około 1x1019 do około 1x1020 atomów cm-3.
Sposób wykorzystywany przy kształtowaniu struktury przedstawionej na fig. 4 opisano poniżej bardziej szczegółowo w odniesieniu do fig. 5-10 i zamieszczonej poniżej dyskusji. W szczególności, fig. 5 przedstawia wstępną strukturę, która jest wykorzystywana według niniejszego wynalazku przy tworzeniu bipolarnego tranzystora SiGe. W skład struktury z fig. 5 wchodzi podłoże 50 półprzewodnikowe Si, które zawiera obszar 52 kolektora o pierwszym typie przewodności ukształtowany na powierzchni podłoża 50 półprzewodnikowego. Struktura przedstawiona na fig. 5 jest kształtowana z wykorzystaniem procesu konwencjonalnego, znanego dobrze specjalistom. Na przykład obszar komputera jest kształtowany na powierzchni podłoża 10 przez nanoszenie epitaksjalne warstwy Si (nie pokazana) na podłożu. Na powierzchni warstwy epi-Si jest formowana warstwa tlenkowa, nie pokazana na rysunkach, a następnie w głąb warstwy epi-Si jest implantowana substancja domieszkująca typu n lub p, i obszar jest aktywowany z zastosowaniem konwencjonalnego aktywującego procesu wygrzewania. Po implementacji jonowej i wygrzewaniu, z powierzchni struktury jest usuwana warstwa tlenkowa przed otworzeniem na niej warstwy SiGe. Wynikiem powyższego procesu jest utworzenie obszaru kolektora w podłożu. Korzystnym środkiem usuwania warstwy tlenkowej jest stosowanie procesu trawienia HF. Innym sposobem, który może być wykorzystywany według niniejszego wynalazku przy
PL 203 317 B1 kształtowaniu obszaru subkolektorowego jest wykorzystanie konwencjonalnego procesu wysokoenergetycznej implantacji p.
Następnie, jak to pokazano na fig. 6, na obszarze kolektora jest kształtowana warstwa obszaru 54 bazy SiGe, z wykorzystaniem odpowiedniego procesu osadzania, który umożliwia nanoszenie obszaru 54 bazy SiGe przez nanoszenie epitaksjalne, przy ciągłym wbudowywaniu C w obszary bazy i kolektora. Obszar 54 bazy SiGe, który jest kształtowany według niniejszego wynalazku, typowo ma grubość od około 10 nm do około 200 nm. Korzystniej, obszar 54 bazy SiGe ma grubość od około 50 nm do około 70 nm. Należy zaznaczyć, że w niniejszym wynalazku obszar SiGe bazy zawiera C i B w krystalicznej sieci. Znaczy to, że obszar 54 bazy SiGe jest obszarem stopu SiGe, który zawiera SiGe, B i C.
Według niniejszego wynalazku warstwa obszaru 54 bazy SiGe może być ukształtowana za pomocą procesu UHVCVD, MBE, RTCVD, PECVD lub innego podobnego procesu osadzania, nadającego się do epitaksjalnego tworzenia takiej warstwy SiGe. Spośród tych procesów korzystne jest zastosowanie procesu UHVCVD. Proces UHCVD stosowany według niniejszego wynalazku przy formowaniu obszaru 54 bazy SiGe jest realizowany w niskotemperaturowym reaktorze do epitaksji (LTE Iow temperature epi reactor), który pracuje przy wartościach temperatury do około 650°C i przy wartościach ciśnienia roboczego do około 33,3 Pa (250 militorów). Korzystniejsze jest prowadzenie procesu UHVCVD w reaktorze do epitaksji, który działa przy temperaturze od około 500°C do około 650°C i przy wartościach ciśnienia roboczego od około 0,013 do około 2,6 Pa (od około 0,1 militora do około 20 militorów). Według niniejszego wynalazku proces UHVCVD jest realizowany z wykorzystaniem mieszaniny gazowej zawierającej gaz będący źródłem Si, gaz będący źródłem Ge, gaz będący źródłem B i gaz będący źródłem C. Jakkolwiek według niniejszego wynalazku można stosować różne gazy będące źródłem Si, Ge, B i C, to jest korzystne wykorzystywanie mieszaniny gazowej, która zawiera silan lub inny podobny gaz zawierający Si jako źródło Si, germanowodór GeH jako źródło Ge, diborowodór, B2H6 jako źródło B i etylen, metylosilan lub metan jako źródło C. Z wymienionych powyżej źródeł C, najkorzystniejsze jest wykorzystywanie etylenu jako gazu będącego źródłem C.
Gazy źródłowe mogą być stosowane nierozcieńczone lub w połączeniu z gazem obojętnym, takim jak hel, azot, argon lub wodór. Na przykład gaz źródłowy Ge może zawierać jeden z wymienionych gazów będących źródłem C (od około 0,5% do około 2%) w gazie obojętnym. Ponadto gazy źródłowe mogą być wstępnie mieszane przed wprowadzeniem do reaktora do epitaksji, lub wprowadzane jako oddzielne strumienie.
Stężenia Si i Ge stosowane według niniejszego wynalazku nie są krytyczne dla wynalazku, dopóki stężenia Si i Ge są wystarczające dla tworzenia warstwy SiGe bazy.
Należy zauważyć, że wspomniany powyżej proces UHVCVD (lub związane z nim procesy osadzania) jest w stanie zapewnić ciągłe pokrycie C całego obszaru bazy, jak również obszaru 54 bazy SiGe struktury bipolarnej. Ponadto, Zgłaszający niniejszy wynalazek stwierdził, że wspomniany powyżej proces UHVCVD poprawia uzysk obszaru 54 bazy SiGe, jak również zapewnia eliminację dyslokacji, które powodują dipolarne zwarcia kanałowe. Te stwierdzenia nie występują w znanych procesach, w których C jest osadzany tylko na obszarze SiGe bazy. Proces według niniejszego wynalazku stanowi zatem udoskonalony środek kształtowania bipolarnego tranzystora SiGe, przy czym C stanowi w zasadzie naturalne odprowadzenie.
Figury 11 - 13 przedstawiają profile SiGe dla procesu, w którym C jest włączony w epitaksjalnie naniesioną w procesie UHVCVD bazę SiGe i krzemowy obszar 52 kolektora. Węgiel jest osadzany w dyskretnych odstępach, oddzielając obszar 54 bazy SiGe i słabo domieszkowaną warstwę Si (to znaczy kolektor) na fig. 11 i jest tworzony w sposób ciągły na tych obszarach, na fig. 12. Małe stężenie C w słabo domieszkowanym Si działa jak odpływ wewnętrzny eliminujący powstawanie dyslokacji. Włączanie C ogranicza profil Ge; zatem, jak to pokazano na fig. 12 - 13, profil może być stopniowany, i nie jest stały.
Jeśli chodzi jeszcze o sposób według niniejszego wynalazku, to izolator 60 jest kształtowany na powierzchni powłoki SiGe z wykorzystaniem konwencjonalnego znanego procesu osadzania, patrz fig. 7. Odpowiedni do tego proces osadzania obejmuje, choć nie wyłącznie: osadzanie CVD, wspomagane plazmowo osadzanie CVD, napylanie katodowe, osadzanie z roztworu chemicznego i inne podobne procesy osadzania. Izolator 60, może zawierać kombinacje więcej niż jednego materiału izolacyjnego, to znaczy stos dielektryczny. Izolator 60 wykorzystywany w tym etapie niniejszego wynalazku może zawierać tlenek, azotek lub ich kombinacje.
PL 203 317 B1
Figura 8 przedstawia strukturę po ukształtowaniu otworu 62 okna emiterowego w izolatorze 60, z odsłonięciem powierzchni warstewki SiGe okna 62 otworu emiterowego. Otwór 62 okna emiterowego jest kształtowany z zastosowaniem konwencjonalnej litografii i trawienia na przykład trawienia z jonami reaktywnymi (RIE reactive-ion etching).
Figura 9 przedstawia strukturę po ukształtowaniu warstwy wewnętrznego krzemu polikrystalicznego 64 w otworze 62 okienka emiterowego, jak również na warstwie izolatora 60. Naturalny krzem polikrystaliczny, który stanowi obszar 56 emitera bipolarnego tranzystora SiGe jest kształtowany na miejscu dowolnym konwencjonalnym sposobem osadzania domieszek, który jest specjalistom znany.
Po ukształtowaniu w strukturze warstwy krzemu polikrystalicznego, na tę warstwę krzemu polikrystalicznego nanosi się wzór z zastosowaniem konwencjonalnej litografii i trawienia, z utworzeniem struktury przedstawionej na fig. 10. Realizuje się procesy selektywnego trawienia, które nadają się do usunięcia fragmentów izolatora 60 i warstwy SiGe, z otrzymaniem struktury przestawionej na fig. 4. Sposób według wynalazku może mieć zastosowanie również do procesów ogólnie znanych w technice jako procesy bipolarne z samocentrowaniem.
Jakkolwiek niniejszy wynalazek przedstawiono i opisano w odniesieniu jego konkretnych odmian wykonania, to dla specjalisty jest oczywiste, że przedstawione powyżej i inne zmiany kształtów i szczegółów można realizować bez wychodzenia poza istotę zakres niniejszego wynalazku. Uważa się zatem, że niniejszy wynalazek nie jest ograniczony do kształtów i szczegółów dokładnie takich, jak opisano i zobrazowano, lecz objęte zakresem określonym w załączonych zastrzeżeniach.

Claims (12)

  1. Zastrzeżenia patentowe
    1. Sposób wytwarzania bipolarnego tranzystora krzemowo - germanowego SiGe, zawierającego C w obszarze kolektora, jak również w obszarze (54) bazy SiGe, w którym stosuje się strukturę, która zawiera przynajmniej obszar elementu bipolarnego, przy czym ten obszar elementu bipolarnego zawiera przynajmniej obszar (52) kolektora o pierwszym typie przewodności, ukształtowany w podłożu (50) półprzewodnikowym, osadza się obszar (54) bazy SiGe na obszarze (52) kolektora, przy czym podczas tego osadzania węgiel narasta w sposób ciągły na obszarze (52) kolektora i obszarze (54) bazy SiGe, i kształtuje się obszar (56) emitera z naniesionym wzorem na obszarze (54) bazy SiGe, przy czym obszar (52) kolektora kształtuje się w etapach, w których nanosi się epitaksjalnie warstwę Si na powierzchnię podłoża (50) półprzewodnikowego, kształtuje się warstwę tlenkową na warstwie Si nałożonego przez nanoszenie epitaksjalne, implantuje się domieszki półprzewodnika o pierwszym typie przewodności w warstwę Si i usuwa się warstwę tlenkową.
  2. 2. Sposób według zastrz. 1, znamienny tym, że usuwa się warstwę tlenkową w procesie trawienia z HF.
  3. 3. Sposób według zastrz. 1, znamienny tym, że proces osadzania obszaru (54) bazy SiGe na obszar (52) kolektora jest procesem wybranym z grupy obejmującej chemiczne osadzanie z par w wysokiej próżni (UHVCVD), molekularną epitaksję wiązkową (MBE), szybkie termochemiczne osadzanie z par (RTCVD) i wspomagane plazmowo chemiczne osadzanie z par (PECVD).
  4. 4. Sposób według zastrz. 3, znamienny tym, że proces osadzania jest procesem chemicznego osadzania z par w wysokiej próżni (UHVCVD).
  5. 5. Sposób według zastrz. 4, znamienny tym, że proces UHVCVD przeprowadza się w temperaturze do 650°C i przy ciśnieniu do 33,3 Pa.
  6. 6. Sposób według zastrz. 5, znamienny tym, że proces UHVCVD przeprowadza się w temperaturze od 500°C do 650°C i przy ciśnieniu roboczym od 0,013 Pa do 2,6 Pa.
  7. 7. Sposób według zastrz. 4, znamienny tym, że w procesie chemicznego osadzania z par w wysokiej próżni (UHVCVD) stosuje się mieszaninę gazową zawierającą gaz będący źródłem Si, gaz będący źródłem Ge, gaz będący źródłem B i gaz będący źródłem C.
  8. 8. Sposób według zastrz. 7, znamienny tym, że jako gaz będący źródłem Si stosuje się silan, jako gaz będący źródłem Ge stosuje się germanowodór, jako gaz będący źródłem B stosuje się B2H6, a jako gaz będący źródłem C stosuje się etylen, metylosilan lub metan.
  9. 9. Sposób według zastrz. 7, znamienny tym, że stosuje się gazy źródłowe nie rozcieńczone lub w połączeniu z gazem obojętnym.
  10. 10. Sposób według zastrz. 9, znamienny tym, że jako gaz obojętny stosuje się He, Ar, N2, lub H2.
    PL 203 317 B1
  11. 11. Sposób według zastrz. 7, znamienny tym, że miesza się wstępnie gazy źródłowe lub wprowadza się je do reaktora do epitaksji jako oddzielne strumienie.
  12. 12. Sposób według zastrz. 1, znamienny tym, że etap kształtowania obszaru (56) emitera z naniesionym wzorem na obszarze (54) bazy SiGe obejmuje etapy, w których tworzy się izolator (60) na obszarze (54) bazy SiGe, otwiera się okno emiterowe w izolatorze (60), kształtuje się krzem polikrystaliczny w oknie emiterowym i trawi się krzem polikrystaliczny.
PL362710A 2001-01-30 2001-11-23 Sposób wytwarzania bipolarnego tranzystora krzemowo-germanowego SiGe PL203317B1 (pl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/774,126 US6426265B1 (en) 2001-01-30 2001-01-30 Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
PCT/GB2001/005149 WO2002061820A1 (en) 2001-01-30 2001-11-23 Silicon germanium bipolar transistor

Publications (2)

Publication Number Publication Date
PL362710A1 PL362710A1 (pl) 2004-11-02
PL203317B1 true PL203317B1 (pl) 2009-09-30

Family

ID=25100308

Family Applications (1)

Application Number Title Priority Date Filing Date
PL362710A PL203317B1 (pl) 2001-01-30 2001-11-23 Sposób wytwarzania bipolarnego tranzystora krzemowo-germanowego SiGe

Country Status (11)

Country Link
US (4) US6426265B1 (pl)
EP (1) EP1356504A1 (pl)
JP (2) JP4700897B2 (pl)
KR (1) KR100497103B1 (pl)
CN (1) CN1322564C (pl)
CZ (1) CZ20032066A3 (pl)
HU (1) HUP0302872A3 (pl)
IL (2) IL156930A0 (pl)
PL (1) PL203317B1 (pl)
TW (1) TW522494B (pl)
WO (1) WO2002061820A1 (pl)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield
US7087979B1 (en) * 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US6649482B1 (en) * 2001-06-15 2003-11-18 National Semiconductor Corporation Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
US6784065B1 (en) 2001-06-15 2004-08-31 National Semiconductor Corporation Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor
EP1415332B1 (de) * 2001-07-27 2012-01-25 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Verfahren und Vorrichtung zum Herstellen dünner epitaktischer Halbleiterschichten
US6706583B1 (en) * 2001-10-19 2004-03-16 Lsi Logic Corporation High speed low noise transistor
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
US6870204B2 (en) * 2001-11-21 2005-03-22 Astralux, Inc. Heterojunction bipolar transistor containing at least one silicon carbide layer
DE10160509A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US6593640B1 (en) * 2002-04-01 2003-07-15 Maxim Integrated Products, Inc. Bipolar transistor and methods of forming bipolar transistors
TWI284348B (en) * 2002-07-01 2007-07-21 Macronix Int Co Ltd Method for fabricating raised source/drain of semiconductor device
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6972441B2 (en) * 2002-11-27 2005-12-06 Intel Corporation Silicon germanium heterojunction bipolar transistor with step-up carbon profile
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
DE10316531A1 (de) * 2003-04-10 2004-07-08 Infineon Technologies Ag Bipolar-Transistor
US7157379B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Strained semiconductor structures
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US20050114227A1 (en) * 2003-11-25 2005-05-26 Carter Craig M. Web-based tool for maximizing value from surplus assets
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
KR100833491B1 (ko) * 2005-12-08 2008-05-29 한국전자통신연구원 임베디드 상변화 메모리 및 그 제조방법
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
JP2008235560A (ja) 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US8130737B2 (en) * 2008-03-12 2012-03-06 Samsung Electronics Co., Ltd. System and method for a multiple hop wireless network
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
US8343825B2 (en) 2011-01-19 2013-01-01 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
US9064796B2 (en) 2012-08-13 2015-06-23 Infineon Technologies Ag Semiconductor device and method of making the same
CN105874571B (zh) 2013-12-18 2019-12-17 英特尔公司 局部层转移的系统和方法
CN103943670B (zh) * 2014-04-12 2016-10-05 北京工业大学 超结集电区应变硅异质结双极晶体管
KR102130459B1 (ko) * 2016-02-29 2020-07-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN107046058A (zh) * 2017-04-13 2017-08-15 中国电子科技集团公司第二十四研究所 一种具有应变Si组合发射区的异质结双极晶体管及其制备方法
FR3115393A1 (fr) * 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887134A (en) 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US5159424A (en) 1988-12-10 1992-10-27 Canon Kabushiki Kaisha Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5321302A (en) 1990-07-25 1994-06-14 Nec Corporation Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency
JPH04106980A (ja) * 1990-08-24 1992-04-08 Fujitsu Ltd 半導体装置及びその製造方法
JPH05144834A (ja) 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
AU2805092A (en) 1991-10-23 1993-05-21 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting improved beta and punch-through characteristics
EP0542152B1 (en) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Laminated solid-state image sensing apparatus and method of manufacturing the same
JP3077841B2 (ja) * 1992-01-20 2000-08-21 日本電気株式会社 半導体装置およびその製造方法
JP2582519B2 (ja) 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5272096A (en) * 1992-09-29 1993-12-21 Motorola, Inc. Method for making a bipolar transistor having a silicon carbide layer
US5523243A (en) * 1992-12-21 1996-06-04 International Business Machines Corporation Method of fabricating a triple heterojunction bipolar transistor
US5320972A (en) 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JPH0750410A (ja) 1993-08-06 1995-02-21 Hitachi Ltd 半導体結晶積層体及びその形成方法並びに半導体装置
JPH07115184A (ja) 1993-08-24 1995-05-02 Canon Inc 積層型固体撮像装置及びその製造方法
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JPH07153928A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体基板およびその製造方法
US5422502A (en) * 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5646073A (en) 1995-01-18 1997-07-08 Lsi Logic Corporation Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
US6750484B2 (en) * 1996-12-09 2004-06-15 Nokia Corporation Silicon germanium hetero bipolar transistor
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
DE19652423A1 (de) 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
US5963817A (en) 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
EP1178537A3 (en) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JPH11283993A (ja) * 1998-03-31 1999-10-15 Mitsubishi Heavy Ind Ltd 半導体装置の製造方法
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
FR2779571B1 (fr) * 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee
US6087683A (en) * 1998-07-31 2000-07-11 Lucent Technologies Silicon germanium heterostructure bipolar transistor with indium doped base
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP3549408B2 (ja) * 1998-09-03 2004-08-04 松下電器産業株式会社 バイポーラトランジスタ
DE19857640A1 (de) * 1998-12-14 2000-06-15 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
JP3592981B2 (ja) * 1999-01-14 2004-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6258695B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Dislocation suppression by carbon incorporation
DE60042045D1 (de) * 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
US6169007B1 (en) * 1999-06-25 2001-01-02 Applied Micro Circuits Corporation Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6461925B1 (en) * 2000-03-30 2002-10-08 Motorola, Inc. Method of manufacturing a heterojunction BiCMOS integrated circuit
US6316795B1 (en) * 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6333235B1 (en) * 2000-04-12 2001-12-25 Industrial Technologyresearch Institute Method for forming SiGe bipolar transistor
US6417058B1 (en) * 2000-06-14 2002-07-09 Sony Corporation SiGe/poly for low resistance extrinsic base npn transistor
US20020071277A1 (en) * 2000-08-12 2002-06-13 Starner Thad E. System and method for capturing an image
US6894366B2 (en) * 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US6674102B2 (en) * 2001-01-25 2004-01-06 International Business Machines Corporation Sti pull-down to control SiGe facet growth
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield

Also Published As

Publication number Publication date
WO2002061820A1 (en) 2002-08-08
HUP0302872A2 (hu) 2003-12-29
US6815802B2 (en) 2004-11-09
JP2008153684A (ja) 2008-07-03
TW522494B (en) 2003-03-01
IL156930A (en) 2010-04-15
IL156930A0 (en) 2004-02-08
US7713829B2 (en) 2010-05-11
CZ20032066A3 (cs) 2003-11-12
JP4700897B2 (ja) 2011-06-15
US20050054171A1 (en) 2005-03-10
KR100497103B1 (ko) 2005-06-23
HUP0302872A3 (en) 2004-07-28
JP2004520711A (ja) 2004-07-08
US20020121676A1 (en) 2002-09-05
CN1502124A (zh) 2004-06-02
US20020100917A1 (en) 2002-08-01
KR20030069215A (ko) 2003-08-25
US7173274B2 (en) 2007-02-06
PL362710A1 (pl) 2004-11-02
CN1322564C (zh) 2007-06-20
EP1356504A1 (en) 2003-10-29
US6426265B1 (en) 2002-07-30
US20080124881A1 (en) 2008-05-29
JP4917051B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
PL203317B1 (pl) Sposób wytwarzania bipolarnego tranzystora krzemowo-germanowego SiGe
US6455871B1 (en) SiGe MODFET with a metal-oxide film and method for fabricating the same
US7605060B2 (en) Method of epitaxial deoposition of an n-doped silicon layer
US7122449B2 (en) Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US7510925B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US6667489B2 (en) Heterojunction bipolar transistor and method for production thereof
US20080242032A1 (en) Carbon-Doped Epitaxial SiGe
US20080017931A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
US20080142885A1 (en) Semiconductor device with improved source and drain and method of manufacturing the same
US6346452B1 (en) Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers
JP2003297844A (ja) 半導体装置，及び，半導体装置の製造方法
US7517768B2 (en) Method for fabricating a heterojunction bipolar transistor
JP2000077425A (ja) バイポーラトランジスタ
US20150087127A1 (en) Mosfet with source side only stress
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
CN201004461Y (zh) 金属氧化物半导体晶体管元件
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ
JP2008186899A (ja) 半導体装置、並びにバイポーラトランジスタ及びその製造方法
JP2005277255A (ja) 半導体装置
JP2001126989A (ja) 半導体薄膜の形成方法

Legal Events

Date Code Title Description
LAPS Decisions on the lapse of the protection rights

Effective date: 20121123