FR3115393A1 - Transistor bipolaire et procédé de fabrication - Google Patents

Transistor bipolaire et procédé de fabrication Download PDF

Info

Publication number
FR3115393A1
FR3115393A1 FR2010686A FR2010686A FR3115393A1 FR 3115393 A1 FR3115393 A1 FR 3115393A1 FR 2010686 A FR2010686 A FR 2010686A FR 2010686 A FR2010686 A FR 2010686A FR 3115393 A1 FR3115393 A1 FR 3115393A1
Authority
FR
France
Prior art keywords
transistor
dopants
doped
carbon
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2010686A
Other languages
English (en)
Inventor
Edoardo BREZZA
Alexis Gauthier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2010686A priority Critical patent/FR3115393A1/fr
Priority to US17/503,621 priority patent/US11798937B2/en
Priority to CN202111216099.5A priority patent/CN114388361A/zh
Publication of FR3115393A1 publication Critical patent/FR3115393A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)

Abstract

Circuit intégré, comprenant un substrat (SB) et au moins un transistor bipolaire (TR) comportant une région de collecteur incluant une première partie dopée (70) située dans le substrat et une deuxième partie dopée (71) recouvrant et en contact avec une zone (Z) de la première partie dopée, la région de collecteur ayant un profil de dopage présentant un pic dans la première partie et une décroissance depuis ce pic jusque dans la deuxième partie. Figure de l’abrégé : Fig 10

Description

Transistor bipolaire et procédé de fabrication
Des modes de mise en œuvre et de réalisation de l’invention concernent les composants électroniques, notamment les transistors bipolaires et leurs procédés de fabrication, par exemple les transistors bipolaires à hétérojonction (transistors HBT) ayant une base contenant du silicium et du germanium, et plus particulièrement le dopage de la région de collecteurs de ces transistors bipolaires.
Un transistor bipolaire est un dispositif électronique à base de semiconducteur dont le principe de fonctionnement est basé sur deux jonctions PN, l’une en direct et l’autre en inverse.
Le dopage du collecteur dans un transistor bipolaire, en particulier un transistor bipolaire à hétérojonction, est important car il affecte les valeurs qui définissent les performances du transistor, en particulier sa fréquence de travail, sa fréquence maximale d’oscillation, et ses principales capacités.
Les transistors bipolaires ont fait l’objet de nombreuses publications, dont notamment la demande de brevet français publiée sous le numéro 3 087 047, le brevet US 10224423, l’article de Heinemann, B., et autres intitulé « SiGe HBT with fx/fmax of 505 GHz/720 GHz »."2016 IEEE International Electron Devices Meeting (IEDM). IEEE, 2016 et l’article de Rücker, Holger, et Bernd Heinemann intitulé "High-performance SiGe HBTs for next generation BiCMOS technology"Semiconductor Science and Technology33.11 (2018): 114003.
Dans ces publications, le dopage de la région de collecteur du transistor bipolaire s’effectue par exemple par un dopage in situ lors de l’épitaxie du collecteur ou encore par implantation de dopants après épitaxie du collecteur.
Les contraintes de procédé telles que par exemple la durée, le coût, le type de dopant, la sélectivité sont difficilement satisfaites pour des dopages in situ lors de l’épitaxie.
En outre, il s’avère compliqué de co-intégrer dans un même circuit intégré des transistors bipolaires à haute vitesse et des transistors bipolaires à tension de claquage émetteur-collecteur élevée qui nécessitent des dopages différents de leurs collecteurs respectifs car un dopage in situ implique alors de réaliser des épitaxies différentes.
Par ailleurs, une implantation du collecteur après épitaxie nécessite l’utilisation de masque(s).
Il existe par conséquent un besoin de proposer une technique de dopage de collecteur présentant un coût et une complexité industriellement acceptables et qui permette également éventuellement une co-intégration aisée de transistors à haute vitesse et de transistors à haute tension de claquage au sein d’un même circuit intégré.
Selon un mode de mise en œuvre et de réalisation, il est proposé d’utiliser une diffusion de dopants, lors de l’épitaxie, et activée par l’épitaxie, à partir d’un réservoir de dopants sous-jacent à la partie épitaxiée.
Selon un aspect, il est ainsi proposé un procédé de fabrication d’au moins un transistor bipolaire, par exemple un transistor bipolaire à hétérojonction, au sein d’un circuit intégré.
Ce procédé comprend une réalisation d’une région de collecteur comportant une implantation de dopants au sein d’un substrat semiconducteur de façon à former une première partie dopée de la région de collecteur et une formation d’une deuxième partie dopée de la région de collecteur recouvrant et en contact avec une zone de la première partie dopée.
La formation de la deuxième partie dopée comporte une épitaxie d’un matériau semiconducteur non dopé, par exemple du silicium monocristallin non dopé, à partir de ladite zone et une diffusion de dopants dans le matériau épitaxié, depuis la première partie dopée, ladite diffusion étant activée au moins par ladite épitaxie.
Un matériau semiconducteur non dopé, par exemple du silicium, est en général par exemple un matériau présentant une concentration de dopants inférieure à 1015atomes par cm3.
Par ailleurs, une épitaxie de matériau semiconducteur, par exemple une épitaxie de silicium monocristallin, s’effectue généralement à une température donnée pendant un certain temps. De ce fait, cette température permet l’activation de la diffusion des dopants dans le matériau épitaxié depuis le réservoir sous-jacent, c’est-à-dire depuis la première partie dopée.
Cela étant, la diffusion peut également se poursuivre lors des étapes ultérieures classiques de fabrication du transistor bipolaire en fonction des budgets thermiques utilisés.
Une telle solution est donc simple à mettre en œuvre à un coût industriellement acceptable.
Par ailleurs, comme on le verra plus en détails ci-après, elle permet aisément la co-intégration de transistors de types différents (transistor haute vitesse ou transistor à forte tension de claquage) car une seule et même épitaxie est utilisée.
La diffusion des dopants est avantageusement contrôlée et le procédé comprend par conséquent de préférence un contrôle de cette diffusion.
Plusieurs solutions sont possibles pour effectuer ce contrôle.
Selon un mode de mise en œuvre, le contrôle peut comprendre un ajustement de la dose de dopants, par exemple de la dose de phosphore, et/ou de la profondeur du pic de quantité de dopants implantée dans ladite zone.
Selon un mode de mise en œuvre, le contrôle peut comporter en outre une implantation ionique de carbone dans le substrat de façon à inclure du carbone dans ladite première partie dopée.
En effet, le carbone va permettre de limiter la diffusion des dopants.
Selon un mode de mise en œuvre, le contrôle peut comprendre un ajustement de la dose de carbone et/ou de la profondeur du pic de quantité de carbone implantée dans ladite zone, relativement à l’ajustement de la dose de dopants et/ou de la profondeur du pic de quantité de dopants, par exemple du phosphore, implanté dans ladite zone.
Bien entendu, ces différents modes de mise en œuvre permettant un contrôle de la diffusion de dopants peuvent être utilisés isolément ou en combinaison, l’un avec au moins un autre.
La deuxième partie de collecteur vient en contact avec une région de base du transistor.
Et, selon une variante, l’épitaxie de matériau non dopé (silicium monocristallin par exemple) est poursuivie jusqu’à ladite région de base.
Cela étant, il est également possible, selon une autre variante, que l’épitaxie du matériau non dopé (le silicium monocristallin par exemple) s’arrête à distance de la région de base et ledit contrôle comprend alors une poursuite de l’épitaxie avec un dopage in situ de carbone dans le matériau non dopé de façon à former dans ladite deuxième partie une couche supérieure du matériau semiconducteur contenant du carbone venant en contact de la région de base.
L’homme du métier saura choisir les différentes possibilités pour effectuer le contrôle de la diffusion de dopants ainsi que les différentes quantités de dopants et/ou de carbone et les positions relatives des pics de dopants (phosphore par exemple et de carbone) implantés en fonction du profil final de dopage du collecteur souhaité pour le transistor compte tenu des budgets thermiques mis en œuvre dans la fabrication du transistor.
Selon un mode de mise en œuvre, le procédé comprend une formation d’un empilement de couches recouvrant ladite première partie dopée, une formation d’une cavité dans ledit empilement jusqu’à découvrir la surface de ladite zone de la première partie dopée et la formation de ladite deuxième partie dopée dans ladite cavité.
Il est possible dans certains cas, que la formation de l’empilement, ait en raison des budgets thermiques mis en œuvre jusque-là, affecté la concentration initiale de dopants implantés dans le substrat et servant de réservoir pour la diffusion de la deuxième partie de région de collecteur.
Aussi, il peut être préférable, dans certains cas, que l’on procède préalablement à la formation de ladite deuxième partie, à une implantation additionnelle, par exemple surfacique, desdits dopants dans la première partie dopée à travers ladite cavité.
Il est également possible de prévoir une implantation ionique additionnelle, par exemple surfacique, de carbone dans la première partie dopée à travers ladite cavité.
Selon un autre aspect il est proposé un procédé de fabrication d’au moins un premier transistor bipolaire, par exemple un transistor haute vitesse, et d’au moins un deuxième transistor bipolaire, par exemple un transistor à forte tension de claquage, au sein d’un circuit intégré.
Ce procédé comprend une fabrication conjointe dudit au moins un premier transistor et dudit au moins un deuxième transistor avec le procédé tel que défini ci-avant, les caractéristiques d’implantation dans le substrat étant différentes pour ledit au moins un premier transistor et pour ledit au moins un deuxième transistor.
Selon un autre aspect, il est proposé un circuit intégré comprenant un substrat et au moins un transistor bipolaire, par exemple un transistor bipolaire à hétérojonction, comportant une région de collecteur.
Cette région de collecteur inclut une première partie dopée située dans le substrat et une deuxième partie dopée recouvrant et en contact avec une zone de la première partie dopée.
La région de collecteur a un profil de dopage présentant un pic dans la première partie et une décroissance depuis ce pic jusque dans la deuxième partie.
Par ailleurs, le profil de dopage est avantageusement dépourvu de plateau dans la deuxième partie.
Selon un mode de réalisation, la région de collecteur peut comprendre en outre du carbone.
Selon un mode de réalisation, la deuxième partie peut comprendre au voisinage de son extrémité la plus éloignée de la première partie, une couche de matériau semiconducteur contenant du carbone.
Selon un mode de réalisation, le circuit intégré comprend au moins un premier transistor bipolaire et au moins un deuxième transistor bipolaire, situés à des endroits différents du substrat, ayant des topologies identiques mais des dopages différents dans leur région de collecteur respective.
Des transistors ont des topologies identiques lorsqu’en particulier, les structures respectives de ces transistors, vues en coupe, (par exemple la géométrie de leur régions actives) ne présentent aucune différence appréciable à l’exception de différences mineures qui pourraient être dues à une non-uniformité des procédés de fabrication (par exemple une variabilité entre le centre et le bord de la plaque (wafer)).
En d’autres termes, les seules façons pour distinguer clairement les deux transistors sont par exemple l’analyse du profil de dopage et l’évaluation de la performance électrique.
Ainsi selon un mode de réalisation, ledit au moins un premier transistor présente un couple fréquence de transition-tension de claquage collecteur-émetteur différent du couple fréquence de transition-tension de claquage collecteur-émetteur dudit au moins un deuxième transistor.
Ledit au moins un premier transistor peut présenter par exemple une tension de claquage collecteur-émetteur de 1,5 volt à 10% près et une fréquence de transition de 400 GHz. Un tel transistor peut donc être par exemple un transistor haute vitesse.
Ledit au moins un deuxième transistor peut présenter par exemple quant à lui une tension de claquage collecteur-émetteur de 3 volts à 10% près et une fréquence de transition de 200 GHz. Ce deuxième transistor peut donc être un transistor à forte tension de claquage.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
et
sont relatives à des modes de mise en œuvre et de réalisation de l’invention,
et
sont relatives à l’art antérieur, et
sont relatives à des modes de mise en œuvre et de réalisation de l’invention.
Sur la , la référence IC désigne un circuit intégré comportant un substrat semiconducteur SB, par exemple en silicium. Dans ce substrat, des régions isolantes 1 et 2 ont été réalisées de façon classique et connue en soi dans le substrat à partir de sa face avant FAV.
Puis, comme illustré sur la , on procède à une implantation IMP de dopants, ici du phosphore, dans le substrat SB de façon à former une première partie dopée 3 qui sera une première partie de la future région de collecteur du transistor et qui va servir de réservoir de dopants.
Il convient de noter ici que le transistor bipolaire qui sera formé est un transistor NPN. Cela étant, l’invention s’applique également à la formation d’un transistor bipolaire PNP. Dans ce cas, on peut remplacer le phosphore par du bore.
La dose de dopants implantée ainsi que l’énergie d’implantation dépendent du profil final recherché de la région de collecteur du transistor.
A titre indicatif, on peut implanter une dose de phosphore comprise entre 1014atomes par cm2et 1015atomes par cm2, par exemple de l’ordre de 5.1014atomes par cm2.
La profondeur du pic d’implantation dépend là aussi du profil recherché. A titre indicatif, on peut choisir une énergie d’implantation de façon à avoir un pic de phosphore situé dans le substrat à une distance comprise entre 60 et 70 nanomètres de la face avant FAV.
On verra plus en détails ci-après que l’on peut également effectuer à ce stade, en complément de l’implantation de phosphore, une implantation ionique de carbone.
Puis, comme illustré sur la , on forme de façon classique et connue en soi un empilement 4 de couches recouvrant la première partie dopée 3.
Dans cet exemple, l’empilement 4 comporte en particulier une couche isolante supplémentaire 40 surmontée d’une couche de polysilicium dopé P, destinée à former une partie de la future base extrinsèque du transistor, une couche 42 de silicium dopé P destinée à former la future base intrinsèque du transistor, une autre couche isolante 43 (nitrure de silicium) surmontée d’une autre couche isolante 44 (dioxyde de silicium). Une couche de silicium de type P destinée à former après implantation de type N la région d’émetteur du transistor bipolaire, n’est à ce stade pas encore présente et sera déposée ultérieurement.
Puis, comme illustré sur la , on forme dans l’empilement 4 une cavité 5, de façon classique et connue en soi, jusqu’à découvrir la surface d’une zone Z de la première partie dopée 3.
Dans l’étape suivante, illustrée sur la , on procède à partir de la face supérieure de la zone Z à une épitaxie de silicium monocristallin non dopé 60 jusqu’à atteindre une hauteur correspondant au début de la future région de base intrinsèque du transistor TR.
Cette région épitaxiée 60 recouvre donc la zone Z et est en contact physique avec la première partie dopée 3.
Les conditions de réalisation d’une telle épitaxie sont connues en soi.
L’épitaxie se produisant généralement à une température relativement élevée, par exemple 700°C, elle active également une diffusion 61 des dopants présents dans la première partie dopée 3 qui agit ici donc comme un réservoir de dopants.
En d’autres termes, l’épitaxie et la diffusion se produisent conjointement et permettent d’obtenir une deuxième partie 60 de la région de collecteur également dopée.
Il convient de noter ici que de façon classique et connue, des poches d’air 45 se produisent lors de l’épitaxie, aux extrémités de la couche 41, ce qui va renforcer l’isolation entre le collecteur et la base extrinsèque.
A titre indicatif, dans cet exemple de réalisation, l’épaisseur (hauteur) de la deuxième partie 60 de la région de collecteur peut être de l’ordre de 45 nanomètres.
De façon à pouvoir ajuster précisément le profil de dopage recherché in fine, il est particulièrement avantageux de pouvoir contrôler la diffusion des dopants dans le matériau semiconducteur épitaxié 60.
A cet égard, comme illustré très schématiquement sur la , ce contrôle S10 peut s’effectuer de différentes façons qui peuvent être considérées isolément ou en combinaison les unes avec les autres.
Ainsi, le contrôle S10 peut comprendre un ajustement S100 de la dose de dopants (du phosphore par exemple), et/ou de la profondeur du pic de la quantité de dopants implantés dans la première partie 3, et donc dans la zone Z.
Il est également possible que le contrôle S10 de la diffusion comprenne, comme indiqué ci-avant, une implantation ionique S101 de carbone dans le substrat de façon à inclure du carbone dans la première partie dopée 3.
Le carbone permet en effet de contrôler la diffusion du phosphore (ou du bore) dans le matériau semiconducteur non dopé épitaxié.
A titre indicatif, on peut implanter une dose de carbone comprise entre 1014atomes par cm2et 1015atomes par cm2, par exemple égale à 5.1014atomes/cm2.
Il est également possible de contrôler la diffusion des dopants en effectuant un ajustement S102 de la dose de carbone et/ou de la profondeur du pic de quantité de carbone implantée dans ladite zone Z, relativement à la dose de dopants (phosphore par exemple) et/ou de la profondeur du pic de quantité de dopants, phosphore par exemple, implantés dans ladite zone Z.
Ainsi, avec une dose de phosphore implantée de 1019atomes par cm2et une dose de carbone implantée de 1020atomes par cm2, on peut choisir l’énergie d’implantation de façon à avoir un pic de phosphore compris entre 60 et 70 nanomètres de la face avant FAV du substrat et un pic de carbone entre 50 et 60 nanomètres.
Il est également possible, comme illustré sur la et sur la , que le contrôle de la diffusion des dopants comprenne un dopage in situ S103 de carbone dans le matériau épitaxié non dopé.
Plus précisément, comme illustré sur la , l’épitaxie du matériau non dopé (silicium monocristallin non dopé) s’arrête à distance de la couche 42 destinée à former la future région de base intrinsèque du transistor bipolaire. Et l’épitaxie se poursuit alors avec un dopage in situ de carbone jusqu’à atteindre le niveau de la couche 42 de façon à former dans la deuxième partie de la région de collecteur une couche supérieure 601 de silicium contenant du carbone et venant au contact de cette couche 42 et donc au contact de la future région de base intrinsèque du transistor.
Cette épitaxie avec un dopage in situ s’effectue de façon classique, à l’aide de silane et de carbone et renforce la présence de carbone au sommet de la région de collecteur.
A titre indicatif, l’épaisseur de cette couche 601 peut être, dans ce mode de réalisation, à titre indicatif de l’ordre de 20 nanomètres.
Il est possible, lors de la réalisation de l’empilement 4, que les budgets thermiques utilisés puissent déjà activer une certaine diffusion des dopants et/ou du carbone dans la première partie dopée 3.
Aussi, dans ce cas, est-il avantageusement prévu, comme illustré sur la , une fois la cavité 5 formée, de réaliser une implantation additionnelle de phosphore et/ou de carbone dans la première partie dopée 3 à travers la cavité 5 de façon à former un réservoir additionnel de dopants 31.
A titre indicatif, on peut à nouveau implanter une dose de phosphore de 1019atomes par cm2et une dose de carbone de 1020atomes par cm2avec une énergie conduisant à une implantation surfacique.
Puis, comme illustré sur la , la diffusion 61 des dopants dans le matériau épitaxié 60 s’effectue à partir de la première partie dopée 3 renforcée par le réservoir supplémentaire 31.
Après des étapes ultérieures classiques de fabrication d’un transistor bipolaire, on obtient, comme illustré sur la , un exemple de transistor bipolaire TR au sein du circuit intégré IC.
Le transistor bipolaire comporte une région de collecteur incluant une première partie dopée 70 située dans le substrat SB et une deuxième partie dopée 71 recouvrant et en contact avec une zone Z de la première partie dopée 70.
Le transistor bipolaire comporte par ailleurs une région de base extrinsèque 81, une région de base intrinsèque 80 et une région d’émetteur 9.
Le transistor TR est ici un transistor bipolaire NPN, ayant par exemple une base intrinsèque 80 à hétérojonction (comportant par exemple du silicium et du germanium).
Dans le mode de réalisation de la , la région isolante 10 a la forme d’une unique super tranchée peu profonde (SSTI : Super Shallow Trench Isolation).
Cela étant, l’invention n’est pas limitée à ce mode de réalisation et est parfaitement compatible avec d’autres modes de réalisation de transistors bipolaires TR tels que ceux illustrés schématiquement sur la et sur la .
Plus particulièrement, sur la , la région isolante 10 a la forme d’une super tranchée isolante en forme d’anneau entourant la région de collecteur intrinsèque.
A cet égard, on remarque sur la que la hauteur de la deuxième partie 71 de la région de collecteur, par exemple de l’ordre de 95 nanomètres, est plus importante que la hauteur, par exemple 45 nanomètres, de la partie 71 de la région de collecteur du transistor de la .
Sur la , la région isolante 10 ne comporte pas de super tranchée peu profonde et comporte uniquement une région isolante située en surface du substrat SB.
Comme illustré schématiquement sur la , la région de collecteur d’un transistor TR selon un mode de réalisation de l’invention, a un profil de dopage PRF présentant un pic PC situé dans la première partie de la région de collecteur, c’est-à-dire dans le substrat, et une décroissance depuis ce pic PC jusque dans la deuxième partie c’est-à-dire dans la région épitaxiée avec diffusion des dopants.
Par ailleurs, on voit que le profil de dopage a sensiblement la forme d’une gaussienne et est dépourvu de plateau dans la deuxième partie.
Un tel profil de dopage se distingue donc nettement d’un profil de dopage selon l’art antérieur tel qu’illustré sur la et qui serait obtenu par une région épitaxiée dopée in situ du collecteur.
Dans ce cas, le profil de dopage PRF1 de l’art antérieur présente un plateau et un pic PC1 situés dans la région épitaxiée dopée in situ.
Le profil PRF se distingue également nettement d’un profil PRF2 obtenu par un transistor de l’art antérieur dont la région de collecteur est une région épitaxiée puis implantée.
On voit sur cette , que le pic de dopage PC2 se situe cette fois-ci dans la région épitaxiée et implantée.
On se réfère maintenant plus particulièrement aux figures 16 à 19 pour décrire un mode de mise en œuvre de l’invention permettant une réalisation conjointe d’un premier transistor TRA et d’un deuxième transistor TRB situés à deux endroits différents du circuit intégré IC.
Plus particulièrement, comme illustré sur la , après avoir réalisé, d’une façon analogue à ce qui a été décrit en référence à la , les régions isolantes 1A et 2A au sein d’une première partie SBA et les régions isolantes 1B et 2B d’une deuxième partie SBB du substrat, on recouvre la structure obtenue sur la partie gauche de la d’un masque MSKA et, on procède d’une façon analogue à ce qui a été décrit en référence à la , à une implantation de dopants et éventuellement de carbone, de façon à obtenir une première partie dopée 3B de la future région de collecteur du transistor TRB.
Puis, comme illustré sur la partie droite de la , on recouvre la structure obtenue sur la partie droite de la d’un masque MSKB et on procède à une autre implantation, de façon analogue à ce qui a été décrit en référence à la , de dopants et éventuellement de carbone, sur la surface de la structure de la partie gauche de la , débarrassée du masque MSKA.
On obtient alors, pour le futur transistor TRA, une première partie dopée de collecteur 3A.
Puis, on procède à des étapes analogues à celles qui ont été décrites aux figures 3 à 12 de façon à obtenir in fine le transistor bipolaire TRA illustré sur la partie gauche de la et le transistor bipolaire TRB illustré sur la partie droite de la .
Le transistor TRA et le transistor TRB ont des topologies identiques (géométrie des régions de collecteur, etc.) mais des dopages de collecteurs différents. Ceci permet par exemple de réaliser conjointement sur un même substrat et en utilisant une seule épitaxie, un transistor à haute vitesse, (par exemple le transistor TRA) et un transistor à forte tension de claquage collecteur émetteur (par exemple le transistor TRB).
A cet égard, comme illustré sur la , on pourra choisir pour le transistor TRA une deuxième partie 71A de la région de collecteur ayant un premier domaine 710A fortement dopé, par exemple entre 1018 et 1020 atomes par cm3, surmonté d’un domaine 711A plus faiblement dopé, par exemple ayant une concentration de dopants inférieure ou égale à 1017 atomes par cm3.
Par ailleurs, l’épaisseur e1 du domaine 711A est inférieure à 50% de l’épaisseur totale e1+e2 de l’épitaxie, par exemple de l’ordre de 30% de cette épaisseur totale.
En ce qui concerne le transistor TRB, la deuxième partie 71B de sa région de collecteur comporte un premier domaine 710B fortement dopé, par exemple là encore une concentration de dopants comprise entre 1018et 1020atomes par cm3, surmonté d’un domaine 711B moins fortement dopé, par exemple avec une concentration de dopants inférieure ou égale à 1017atomes par cm3.
Par contre, cette fois-ci, l’épaisseur e4 du domaine 710B est inférieure à 50% de l’épaisseur totale e3+e4 de l’épitaxie, par exemple de l’ordre de 10% de cette épaisseur totale.

Claims (11)

  1. Procédé de fabrication d’au moins un transistor bipolaire au sein d’un circuit intégré, comprenant une réalisation d’une région de collecteur comportant une implantation (IMP) de dopants au sein d’un substrat semiconducteur (SB) de façon à former une première partie dopée (3) de la région de collecteur, et une formation d’une deuxième partie dopée (60) de la région de collecteur recouvrant et en contact avec une zone (Z) de la première partie dopée, la formation de la deuxième partie dopée comportant une épitaxie d’un matériau semiconducteur non dopé à partir de la surface de ladite zone et une diffusion (61) de dopants dans le matériau épitaxié depuis la première partie dopée, ladite diffusion étant activée au moins par ladite épitaxie.
  2. Procédé selon la revendication 1, comprenant en outre un contrôle (S10) de ladite diffusion.
  3. Procédé selon la revendication 2, dans lequel ledit contrôle comprend un ajustement (S100) de la dose de dopants et/ou de la profondeur du pic de quantité de dopants implantés dans ladite zone.
  4. Procédé selon la revendication 2 ou 3, dans lequel ledit contrôle comprend en outre une implantation ionique de carbone (S101) dans le substrat de façon à inclure du carbone dans ladite première partie dopée.
  5. Procédé selon les revendications 3 et 4, dans lequel ledit contrôle comprend un ajustement (S102) de la dose de carbone et/ou de la profondeur du pic de quantité de carbone implanté dans ladite zone, relativement à l’ajustement de la dose de dopants et/ou de la profondeur du pic de quantité de dopants implantés dans ladite zone.
  6. Procédé selon l’une des revendications précédentes, dans lequel la deuxième partie de collecteur vient en contact avec une région de base du transistor, et l’épitaxie de matériau non dopé est poursuivie jusqu’à ladite région de base (42).
  7. Procédé selon l’une des revendications 2 à 5, dans lequel la deuxième partie de collecteur vient en contact avec une région de base du transistor, l’épitaxie du matériau non dopé s’arrête à distance de la région de base et ledit contrôle comprend une poursuite de l’épitaxie avec un dopage in situ de carbone dans le matériau non dopé (S103) de façon à former dans ladite deuxième partie une couche supérieure du matériau semiconducteur (601) contenant du carbone venant au contact de la région de base.
  8. Procédé selon l’une des revendications précédentes, comprenant en outre une formation d’un empilement de couches recouvrant ladite première partie dopée, une formation d’une cavité (5) dans ledit empilement jusqu’à découvrir la surface de ladite zone, et la formation de ladite deuxième partie dopée dans ladite cavité.
  9. Procédé selon la revendication 8, comportant préalablement à la formation de ladite deuxième partie, une implantation additionnelle desdits dopants (31) dans la première partie dopée à travers ladite cavité (5).
  10. Procédé selon la revendication 9, comportant également une implantation ionique additionnelle de carbone dans la première partie dopée à travers ladite cavité (5).
  11. Procédé de fabrication d’au moins un premier transistor bipolaire (TRA) et d’au moins un deuxième transistor bipolaire (TRB) au sein d’un circuit intégré (IC), comprenant une fabrication conjointe dudit au moins un premier transistor (TRA) et dudit au moins un deuxième transistor (TRB) avec le procédé selon l’une des revendications 1 à 10, les caractéristiques d’implantation dans le substrat (SB) étant différentes pour ledit au moins un premier transistor et pour ledit au moins un deuxième transistor.
FR2010686A 2020-10-19 2020-10-19 Transistor bipolaire et procédé de fabrication Pending FR3115393A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2010686A FR3115393A1 (fr) 2020-10-19 2020-10-19 Transistor bipolaire et procédé de fabrication
US17/503,621 US11798937B2 (en) 2020-10-19 2021-10-18 Bipolar transistor and manufacturing method
CN202111216099.5A CN114388361A (zh) 2020-10-19 2021-10-19 双极晶体管及制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2010686 2020-10-19
FR2010686A FR3115393A1 (fr) 2020-10-19 2020-10-19 Transistor bipolaire et procédé de fabrication

Publications (1)

Publication Number Publication Date
FR3115393A1 true FR3115393A1 (fr) 2022-04-22

Family

ID=74045770

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2010686A Pending FR3115393A1 (fr) 2020-10-19 2020-10-19 Transistor bipolaire et procédé de fabrication

Country Status (3)

Country Link
US (1) US11798937B2 (fr)
CN (1) CN114388361A (fr)
FR (1) FR3115393A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142036A1 (fr) * 2022-11-10 2024-05-17 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d'espaceurs

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100917A1 (en) * 2001-01-30 2002-08-01 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for si-ge bipolar technology
US20060040453A1 (en) * 2003-04-10 2006-02-23 Josef Bock Bipolar transistor
US20130092939A1 (en) * 2011-10-14 2013-04-18 Dongbu Hitek Co., Ltd. Bipolar transistor and method for manufacturing the same
US20180286968A1 (en) * 2017-03-29 2018-10-04 Globalfoundries Inc. Self-aligned bipolar junction transistors with a base grown in a dielectric cavity
US10224423B1 (en) 2017-10-13 2019-03-05 STMircoelectronics (Crolles 2) SAS Heterojunction bipolar transistor and method of manufacturing the same
FR3087047A1 (fr) 2018-10-08 2020-04-10 Stmicroelectronics Sa Transistor bipolaire
US20200203333A1 (en) * 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050250289A1 (en) * 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US7900167B2 (en) * 2007-10-24 2011-03-01 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
US9761701B2 (en) * 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
US11158722B2 (en) * 2019-12-30 2021-10-26 Globalfoundries U.S. Inc. Transistors with lattice structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100917A1 (en) * 2001-01-30 2002-08-01 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for si-ge bipolar technology
US20060040453A1 (en) * 2003-04-10 2006-02-23 Josef Bock Bipolar transistor
US20130092939A1 (en) * 2011-10-14 2013-04-18 Dongbu Hitek Co., Ltd. Bipolar transistor and method for manufacturing the same
US20180286968A1 (en) * 2017-03-29 2018-10-04 Globalfoundries Inc. Self-aligned bipolar junction transistors with a base grown in a dielectric cavity
US10224423B1 (en) 2017-10-13 2019-03-05 STMircoelectronics (Crolles 2) SAS Heterojunction bipolar transistor and method of manufacturing the same
FR3087047A1 (fr) 2018-10-08 2020-04-10 Stmicroelectronics Sa Transistor bipolaire
US20200203333A1 (en) * 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HEINEMANN, B.: "2016 IEEE International Electron Devices Meeting (IEDM)", 2016, IEEE, article "SiGe HBT with fx/fmax of 505 GHz/720 GHz"
RÜCKERHOLGERBERND HEINEMANN: "High-performance SiGe HBTs for next génération BiCMOS technology", SEMICONDUCTOR SCIENCE AND TECHNOLOGY, vol. 33, no. 11, 2018, pages 114003, XP020331529, DOI: 10.1088/1361-6641/aade64

Also Published As

Publication number Publication date
US11798937B2 (en) 2023-10-24
US20220122969A1 (en) 2022-04-21
CN114388361A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
EP0962967B1 (fr) Procédé de dopage sélectif du collecteur intrinsèque d'un transistor bipolaire vertical à base épitaxiée
JPH07335663A (ja) バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法
US7795703B1 (en) Selective and non-selective epitaxy for base intergration in a BiCMOS process
FR2779572A1 (fr) Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
FR2778022A1 (fr) Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication
JP3530254B2 (ja) エピタキシャル・ベース・バイポーラトランジスタにおけるベース抵抗を低減する方法
FR3115393A1 (fr) Transistor bipolaire et procédé de fabrication
EP1061568A1 (fr) Procédé de fabrication autoaligné de transistors bipolaires
FR2819342A1 (fr) Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation
EP1058302B1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
US7368361B2 (en) Bipolar junction transistors and method of manufacturing the same
FR2858877A1 (fr) Transistor bipolaire a heterojonction
FR3078197A1 (fr) Dispositif de transistor bipolaire et procede de fabrication correspondant
FR2813707A1 (fr) Fabrication d'un transistor bipolaire
US20210091212A1 (en) Asymmetrical lateral heterojunction bipolar transistors
EP1096557A1 (fr) Procédé de définition de deux zones autoalignées à la surface supérieure d'un substrat
US20040201039A1 (en) Silicon-germanium mesa transistor
FR2822292A1 (fr) Procede de fabrication d'un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant
US6830982B1 (en) Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor
US7235861B1 (en) NPN transistor having reduced extrinsic base resistance and improved manufacturability
EP0607075B1 (fr) Composant électronique semi-conducteur à résistance dynamique négative, méthodes d'utilisation et procédé de fabrication correspondants
EP1098364B1 (fr) Procédé de fabrication de composants de puissance verticaux
JP2639041B2 (ja) バラクタダイオードの製造方法
EP0949666A1 (fr) Région de base-émetteur d'un transistor bipolaire submicronique
EP0872893A1 (fr) Transistor PNP latéral dans une technologie BICMOS

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20220422

RX Complete rejection

Effective date: 20220707