FR3142036A1 - Procédé de fabrication d'espaceurs - Google Patents

Procédé de fabrication d'espaceurs Download PDF

Info

Publication number
FR3142036A1
FR3142036A1 FR2211714A FR2211714A FR3142036A1 FR 3142036 A1 FR3142036 A1 FR 3142036A1 FR 2211714 A FR2211714 A FR 2211714A FR 2211714 A FR2211714 A FR 2211714A FR 3142036 A1 FR3142036 A1 FR 3142036A1
Authority
FR
France
Prior art keywords
layer
region
cavity
spacers
upper face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2211714A
Other languages
English (en)
Inventor
Alexis Gauthier
Pascal Chevalier
Edoardo BREZZA
Nicolas Guitard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2211714A priority Critical patent/FR3142036A1/fr
Priority to US18/387,325 priority patent/US20240162329A1/en
Publication of FR3142036A1 publication Critical patent/FR3142036A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

Procédé de fabrication d'espaceurs La présente description concerne un dispositif électronique comprenant une première couche isolante (26) recouvrant une deuxième couche (24) en un matériau semiconducteur dopé, une cavité (8) traversant la première couche (26), des espaceurs (9) étant situés contre les parois latérales de la cavité (8), la cavité (8) comprenant une première région (1) semiconductrice dopée, la première région (1) ayant une concentration de dopage décroissante à partir de la deuxième couche (24). Figure pour l'abrégé : Fig. 3

Description

Procédé de fabrication d'espaceurs
La présente description concerne de façon générale les dispositifs électroniques et plus particulièrement les dispositifs électroniques comprenant des régions dopées et leurs procédés de fabrication.
Un transistor bipolaire est un dispositif électronique à base de semi-conducteur de la famille des transistors. Son principe de fonctionnement est basé sur deux jonctions PN, l'une en direct et l'autre en inverse. La polarisation de la jonction PN inverse par un faible courant électrique (parfois appelé effet transistor) permet de « commander » un courant beaucoup plus important, suivant le principe de l'amplification de courant.
Le fonctionnement des transistors bipolaires dépend d'un grand nombre de caractéristiques des transistors bipolaires. Une telle caractéristique des transistors bipolaires est leur fréquence maximale d'oscillation.
Un mode de réalisation pallie tout ou partie des inconvénients des procédés de fabrication de région semiconductrice dopées connus.
Un mode de réalisation prévoit un dispositif électronique comprenant une première couche isolante recouvrant une deuxième couche en un matériau semiconducteur dopé, une cavité traversant la première couche, des espaceurs étant situés contre les parois latérales de la cavité, la cavité comprenant une première région semiconductrice dopée, la première région ayant une concentration de dopage décroissante à partir de la deuxième couche.
Selon un mode de réalisation, la deuxième couche et la première région font partie du collecteur d'un transistor bipolaire.
Un autre mode de réalisation prévoit un procédé de fabrication d'un dispositif électronique comprenant :
- la formation d'une première couche isolante recouvrant une deuxième couche en un matériau semiconducteur dopé ;
- la formation d'une cavité traversant le première couche ;
- la formation d'espaceurs contre les parois latérales de la cavité ; et
- la croissance épitaxiale d'une première région semiconductrice dopée dans la cavité, à partir de la deuxième couche, la première région ayant une concentration de dopage décroissante à partir de la deuxième couche.
Selon un mode de réalisation, une partie du collecteur du transistor est fabriqué par le procédé précédemment décrit, la deuxième couche et la première région faisant partie du collecteur.
Selon un mode de réalisation, les espaceurs ont un profil décroissant à partir de la deuxième couche.
Selon un mode de réalisation, les espaceurs et la première région remplissent la cavité.
Selon un mode de réalisation, la première région comprend une première face en contact avec la deuxième couche, et une deuxième face opposée à la première face, la surface de la deuxième face étant supérieure à la surface de la première face.
Selon un mode de réalisation, la surface de la deuxième face de la première région est deux fois plus importante que la surface de la première face de la première région.
Selon un mode de réalisation, le procédé comprend la formation de la deuxième couche dans un substrat semiconducteur, la formation d'une troisième couche isolante recouvrant la deuxième couche et la formation d'une deuxième région faisant partie du collecteur du transistor affleurant la face supérieure du substrat.
Selon un mode de réalisation, le procédé comprend une étape de gravure découvrant la face supérieure de la deuxième région.
Selon un mode de réalisation, un empilement de couches est formé sur le substrat, l'empilement comprenant une quatrième couche isolante recouvrant la troisième couche, une cinquième couche en le matériau de la base et une sixième couche isolante, les troisième et quatrième couches formant la première couche.
Selon un mode de réalisation, la cavité traverse l'empilement et la troisième couche de manière à découvrir la deuxième couche.
Selon un mode de réalisation, les espaceurs sont formés de manière à recouvrir au moins partiellement les parois latérales de la cinquième couche, le procédé comprenant la gravure partielle des espaceurs de telle manière que la face supérieure des espaceurs est coplanaire avec la face supérieure de la première couche.
Selon un mode de réalisation, le procédé comprend la formation d'une septième couche, faisant partie de la base du transistor, la septième couche recouvrant la première région.
Selon un mode de réalisation, le procédé comprend la formation de la région d'émetteur en regard de la première région, séparée de la première région par septième couche.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente un mode de réalisation d'une région dopée ;
la représente un dispositif résultant d'une étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un mode de réalisation d'un transistor bipolaire ;
la représente un dispositif résultant d'une étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la ; et
la représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Sauf précision contraire, les expressions "isolant" ou "conducteur" signifient "isolant électriquement" ou "conducteur électriquement".
La représente un mode de réalisation d'une région dopée 1 dans un dispositif 2.
Le dispositif 2 comprend une couche 4 de matériau semiconducteur dopé. La couche 4 est par exemple en silicium dopé, par exemple en silicium dopée de type N. La face supérieure de la couche 4 est de préférence plane.
La couche 4 est recouverte d'une couche 6 en un matériau isolant. La couche 6 est par exemple en oxyde de silicium. Une cavité 8 est située dans la couche 6. La cavité 8 traverse la couche 6 de manière à découvrir la couche 4. Autrement dit, la cavité 8 s'étend du niveau de la face supérieure de la couche 6, c’est-à-dire la face de la couche 6 la plus éloignée de la couche 4, à la face supérieure de la couche 4, c’est-à-dire la face de la couche 4 la plus proche de la couche 6. De préférence, la cavité 8 ne s'étend pas dans la couche 4. Ainsi, le fond de la cavité comprend, de préférence exclusivement, une portion de la face supérieure de la couche 4. Les parois latérales de la cavité 8 comprend, de préférence exclusivement, des portions de la couche 6.
Des espaceurs 9 dits "internes" sont situés contre les parois latérales de la cavité 8. Les espaceurs 9 recouvrent de préférence toutes les parois latérales de la cavité 8. Les espaceurs 9 s'étendent à partir de la face supérieure de la couche 4, de préférence jusqu'au niveau de la face supérieure de la couche 6. De plus, les espaceurs 9 recouvrent la périphérie de la face supérieure de la couche 4. Ainsi, toute la portion périphérique, c’est-à-dire la plus proche des parois latérales de la cavité 8, du fond de la cavité 8 est recouverte par les espaceurs 9. Une portion centrale du fond de la cavité 8 n'est pas recouverte par les espaceurs 9.
Les espaceurs 9 ont un profil décroissant à partir de la face supérieure de la couche 4. Autrement dit, Plus la distance à la couche 4 est importante, plus la distance entre la paroi latérale de la cavité 8 et la région 1, c’est-à-dire la largeur des espaceurs, est faible. Ainsi, la largeur des espaceurs est la plus faible au niveau de la face supérieure de la région 1 et est la plus forte au niveau de la face inférieure de la région 1.
La région 1 est située dans la cavité 8. La région 1 remplie par exemple la cavité 8. La région 1 recouvre, et est en contact avec, la portion centrale du fond de la cavité 8, c’est-à-dire la portion de la face supérieure de la couche 4 formant le fond de la cavité. La région 1 recouvre, et de préférence est en contact avec, les espaceurs 9. La région 1 s'étend de préférence de la face supérieure de la couche 4 au niveau de la face supérieure de la couche 6.
Du fait du profil décroissant des espaceurs 9 à partir de la face supérieure de la couche 4, la région 1 a un profil croissant à partir de la face supérieure de la couche 4. Autrement dit, plus la distance à la face supérieure de la couche 4 augmente, plus la surface de la région 1 augmente. Autrement dit, la région 1 comprend une première face en contact avec la couche 4, et une deuxième face opposée à la première face, la surface de la deuxième face étant supérieure à la surface de la première face. Par exemple, la surface de la deuxième face est deux fois plus importante que la surface de la première face.
La région 1 est en le même matériau que la couche 4. La région 1 est dopée du même type de dopage que la couche 4. Par exemple, la région 1 et la couche 4 sont dopée de type N. Plus précisément, la région 1 et la couche 4 sont dopée par les mêmes dopants.
Le dopage, c’est-à-dire la concentration de dopants, de la région 1 forme un gradient à partir de la couche 4. Plus précisément, le dopage de la région 1 forme un gradient décroissant à partir de la couche 4. Plus la distance à la portion de la couche 4 en contact avec la région 1 est importante, plus le dopage est faible. Le gradient de dopage est schématiquement représenté par des lignes en pointillés, indiquant diverses portions de la région 1, chaque portion correspondant à une gamme, de préférence continue, de concentration de dopants, de préférence distinctes des gammes correspondant aux autres portions. Plus la portion est éloignée de la couche 4, plus la gamme de valeur comprend des valeurs faibles. Ainsi, la région périphérique de la face supérieure de la région 1 a le dopage le plus faible.
Les figures 2A, 2B et 2C représentent des étapes, par exemple successives, d'un procédé de fabrication d'une région dopée telle que celle représentée en .
La représente un dispositif résultant d'une étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, la couche 6 est formée au-dessus de la couche 4. La couche 6 recouvre de préférence toute la couche 4. La couche 6 recouvre au moins l'emplacement de la cavité 8 et le contour de l'emplacement de la cavité 8.
Le dopage de la couche 4 est de préférence sensiblement égal, ou supérieur, au dopage de la couche 4 de la .
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, la cavité 8 est formée dans la couche 6. Par exemple, la cavité 8 est formée par la gravure de la couche 6 à l'emplacement de la cavité 8 jusqu'à atteindre la couche 4.
L'étape de la comprend en outre la formation des espaceurs 9. La formation des espaceurs 9 comprend par exemple la formation, de manière conforme, d'une couche en le matériau des espaceurs, par exemple sur l'ensemble de la structure résultant de la formation de la cavité 8. Ladite couche est ensuite gravée par une gravure anisotrope, de manière à ne conserver que les espaceurs 9.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
L'étape de la comprend la croissance épitaxiale de la région 1 à partir de la couche 4, plus précisément à partir de la portion de la face supérieure de la couche 4 formant le fond de la cavité 8 et n'étant pas recouverte par les espaceurs.
Le profil croissant de la région 1 à partir de la couche 4 entraine la diminution de la concentration avec l'augmentation de la distance à la couche 4 comprenant les dopants. Le dopage de la région 1 forme ainsi un gradient.
La représente un mode de réalisation d'un dispositif électronique 10 comprenant un transistor bipolaire 12.
Le transistor bipolaire 12 est formé dans un substrat 14. Plus précisément, le transistor 12 est formé dans le substrat et sur une face supérieure du substrat 14. Le substrat est en un matériau semiconducteur, par exemple en silicium. Le transistor 12 comprend une région 16 du substrat 14. La région 16 est une région enterrée du substrat 14. Autrement dit, la région 16 ne s'étend pas jusqu'à la face supérieure du substrat 14. La région 16 n'est pas, de préférence, dopée.
Le transistor 12 comprend en outre un mur isolant 18. Le mur 16 est en un matériau isolant électriquement, par exemple en oxyde de silicium. Le mur 16 s'étend dans le substrat 14, par exemple à partir de la face supérieure. Par exemple, le mur 18 entoure latéralement la région 16. A titre de variante, le transistor peut comprendre plusieurs murs 18, les murs 18 délimitant latéralement la région 16 sur au moins certains côtés.
Le dispositif 10 comprend en outre des régions 20 de substrat 14. Les régions 20 sont en un matériau identique à la région 16. De préférence, les régions 20 ont le même de dopage que la région 16. Par exemple, les régions 20 ne sont pas dopées. Les régions 20 sont partiellement séparées de la région 16 par le ou les murs 18. Les régions 20 sont reliées physiquement, et électriquement à la région 16 sous le mur 18. Ainsi, la polarisation de la région 20 entraine la polarisation de la région 16.
Le dispositif 10 comprend une couche 21 conductrice. La couche 21 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la région 20. La couche 21 est en un matériau conducteur électriquement, par exemple en un métal. La couche 21 correspond au contact du substrat du transistor 12, permettant par exemple de polariser les régions 20 et la région 16.
Le transistor 12 comprend en outre une région 22 dans le substrat 14. La région 22 est située à l'intérieur du mur 18. La région 22 s'étend depuis la face supérieure du substrat 14 jusqu'à la région 16. La région 22 s'étend de préférence le long de la face latérale interne du mur 18. La région 22 est donc de préférence en contact avec le mur 18.
La région 22 est en le matériau semiconducteur du substrat 14, par exemple en silicium. La région 22 est dopée d'un premier type de conductivité, de préférence dopée de type n. La région 22 correspond à une partie du collecteur du transistor 12.
Le transistor 12 comprend une couche 23 conductrice. La couche 23 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la région 22. La couche 23 est en un matériau conducteur électriquement, par exemple en un métal. La couche 23 correspond au contact du collecteur du transistor 12.
La région 22 entoure latéralement une partie d'une région 24 du transistor 12. La région 24 est située à l'intérieur du mur 18 et de la région 22. La région 24 s'étend depuis la face supérieure de la région 16 et vers la face supérieure du substrat 14. La région 24 s'étend de préférence le long de la face latérale interne de la région 22. La région 22 est donc de préférence en contact avec la région 24. La région 24 s'étend dans un plan parallèle à la face supérieure de la région 16. La région 24 est de préférence une couche d'épaisseur sensiblement constante. La face supérieure de la région 24 est de préférence plane La région 24 s'étend dans toute la zone entourée par la région 22. La région 24 s'étend sur la région 16. La première partie est donc en contact avec la région 16 et avec la région 22.
La région 24 est en le matériau semiconducteur du substrat 14 et de la région 22, par exemple en silicium. La région 24 est dopée du même type de conductivité que la région 22, par exemple du premier type de conductivité, de préférence dopée de type n. La région 24 correspond à une autre partie du collecteur du transistor 12.
De préférence, la région 24 a un niveau de dopage, c’est-à-dire une concentration en dopants du premier type, inférieure au niveau de dopage, c’est-à-dire à la concentration de dopants, de la région 22.
Le transistor 12 comprend une région 26. La région 26 est en un matériau isolant électriquement, par exemple de l'oxyde de silicium. La région 26 s'étend sur la région 24. La région 26 s'étend de la face supérieure de la région 24 jusqu'à un niveau supérieur au niveau de la face supérieure de la couche 23. La région 26 s'étend de préférence sur toute la périphérie de la région 24, de manière à former une cavité 8 sensiblement en regard du centre de la région 24. La région 26 est ainsi de préférence en contact avec les parois latérales des couches 23 et des régions 22. Une portion de la face supérieure de la région 24 forme ainsi le fond de la cavité 8.
Des espaceurs 9 et la région 1, tels que décrits en relation avec la , sont situés dans la cavité 8. La région 24 correspond alors à la couche 4 de la . La région 1 est donc dopée du même type de dopage que la région 24, c’est-à-dire de type N. Les régions 1, 24 et 22 forment ainsi le collecteur du transistor 12.
La face supérieure de la région 24 est de préférence entièrement recouverte par la région 1, par les espaceurs 9 et par la région 26.
La région 26 s'étend, du côté externe, c’est-à-dire le côté le plus éloigné de la région 1, sur une hauteur plus importante que du côté interne. La région 26 forme ainsi, au niveau de sa face supérieure, une marche. L'ensemble comprenant la région 26 et la région 1 comprend donc une cavité 28, délimité latéralement par la région 26, et plus précisément la partie de la région 26 ayant une hauteur supérieure au reste de la région 26. Le fond de la cavité 28 est formé par la région 26, et plus précisément par la partie de la région 26 ayant la hauteur la plus faible, et par la face supérieure de la région 1.
Le transistor 12 comprend en outre une région 30. La région 30 est située dans la cavité 28. La région 30 est par exemple située, de préférence entièrement, en regard de la cavité 8. La région 30 comprend de préférence une première partie 31 correspondant à une couche et une deuxième partie 33 s'étendant depuis la première partie 31 de manière à former une cavité 31 dans la région 30. Le fond de la cavité 31 est formé par la première partie de la région 30 et les parois latérales de la cavité 31 sont formés par la deuxième partie 33 de la région 30.
La région 30 recouvre, de préférence entièrement, la face supérieure de la région 1. La région 30 ne recouvre par exemple pas la face supérieure de la région 26. La région 30 est de préférence située au centre de la cavité 28. La partie du fond de la cavité 28 recouverte par la région 30 est entourée par une partie du fond de la cavité 28 n'étant pas recouvert par la région 30.
La région 30 est par exemple en le matériau semiconducteur du substrat 14, par exemple en silicium. La région 30 est dopée d'un deuxième type de conductivité, c’est-à-dire le type de conductivité opposé au premier type de conductivité, de préférence dopée de type p. La région 30 correspond à une partie de la base du transistor 12.
Le transistor 12 comprend une région 32 située dans la cavité 28. La région 32 recouvre le fond de la cavité 28 n'étant pas recouvert par la région 30. Ainsi, la région 28 entoure latéralement la première partie de la région 30. Le fond de la cavité 38 est ainsi de préférence entièrement recouvert par les régions 30 et 32. La région 32 ne recouvre de préférence pas la face supérieure de la région 1. La région 32 a par exemple la même hauteur que la première partie de la région 30.
La région 32 est par exemple en silicium polycristallin. La région 32 est dopée du même type de conductivité que la région 30, c’est-à-dire le deuxième type de conductivité, c’est-à-dire le type de conductivité opposé au premier type de conductivité, de préférence dopée de type p. La région 32 correspond à une partie de la base du transistor 12. Les régions 30 et 32 forment ainsi la base du transistor 12.
De préférence, la région 30 a un niveau de dopage, c’est-à-dire une concentration en dopants du deuxième type, inférieure au niveau de dopage, c’est-à-dire à la concentration de dopants, de la région 32.
Le transistor 12 comprend une couche 34 conductrice. La couche 34 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la région 32. La couche 24 est en un matériau conducteur électriquement, par exemple en un métal. La couche 34 correspond au contact de la base du transistor 12.
Le transistor 12 comprend en outre une couche 36 située dans la cavité 31. Autrement dit, la couche 36 recouvre, de préférence entièrement, le fond de la cavité 31. Autrement dit, la couche 36 s'étend sur la première partie de la région 30, entourée latéralement par la deuxième partie 33 de la région 30. La hauteur de la couche 36 est de préférence inférieure à la hauteur de la partie 33. La couche 36 est par exemple en le même matériau que le substrat 14, par exemple en silicium. Le matériau de la couche 36 n'est de préférence pas dopé.
Le transistor 12 comprend une couche 38 isolante. La couche 38 est par exemple en oxyde de silicium. La couche 38 s'étend sur une partie de la couche 36. La couche 38 s'étend sur la périphérie de la couche 36. La couche 38 est de préférence en contact avec la partie 33 sur tout le contour de la cavité 31 et s'étend vers le centre de la couche 36. La couche 38 ne recouvre pas entièrement la couche 36. Une portion centrale de la couche 36 n'est pas recouverte par la couche 38.
Le transistor 12 comprend en outre une région 40. La région 40 recouvre la couche 38 et la portion centrale de la couche 36, c’est-à-dire la portion non recouverte par la couche 38. La région 40 est ainsi en contact avec la couche 36. Par exemple, la région 40 recouvre partiellement la partie 33 de la région 30. Les parois latérales de la région 40 sont ainsi situées en regard des parties 33 de la région 30.
La région 40 est en silicium polycristallin. La région 40 est dopée du même type de conductivité que les régions 22 et 24. La région 40 est par exemple dopée de type n. La région 40 constitue l'émetteur du transistor 12.
Le transistor 12 comprend une couche 42 conductrice. La couche 42 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la région 40. La couche 42 est en un matériau conducteur électriquement, par exemple en un métal. La couche 42 correspond au contact de l'émetteur du transistor 12.
Le transistor 12 comprend en outre des espaceurs 44. Les espaceurs 44 s'étendent sur les parois latérales de la région 40, de préférence sur la totalité des parois latérales de la région 40. Les espaceurs 44 s'étendent, de préférence, verticalement de la partie 33 jusqu'au niveau supérieur de la région 40. Les espaceurs s'étendent, de préférence, horizontalement, des parois latérales de la région 40 jusqu'au niveau de l'interface entre la partie 33 et la couche 34.
La résistance de base extrinsèque et la capacité base collecteur sont des caractéristiques des transistors bipolaires. La fréquence maximale d'oscillation est telle que plus la résistance de base extrinsèque est élevée, plus ladite fréquence est basse et inversement. Similairement, la fréquence maximale d'oscillation est telle que plus la capacité base collecteur est élevée, plus ladite fréquence est basse et inversement. On pourrait choisir d'augmenter le dopage, par exemple en bore, de la région 30, ce qui diminuerait la résistance de base extrinsèque. Cependant, cela augmenterait la résistance base collecteur, en particulier à cause de la diffusion du bore vers le collecteur. La présente d'un gradient de dopage dans la région 1 permet de diminuer le dopage au niveau de l'interface entre le collecteur et la base. La probabilité de diffusion du bore est ainsi inférieure. La fréquence maximale d'oscillation est ainsi augmentée.
Les figures 4A à 4I représentent des étapes, par exemple successives, d'un procédé de fabrication d'un transistor bipolaire tel que celui de la .
La représente un dispositif résultant d'une étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, les murs isolants 18 sont formés dans le substrat 14. Les murs isolants 18 délimitent ainsi une zone dans laquelle seront formés la base, le collecteur et l'émetteur du transistor 12. La hauteur des murs 18 est inférieure à la hauteur du substrat 14. Ainsi, une portion de substrat 14 non représentée s'étend sous les murs 18.
L'étape de la comprend en outre la formation de la région 22 et de la région 24. Les régions 22 et 24 sont par exemple formées par dopage de régions du substrat 14. Les régions 22 et 24 sont de préférence dopées de manière à avoir les niveaux de dopage décrits en relation avec la .
L'étape de la comprend la formation d'une région 46 isolante dans le substrat 14. La région 46 est en le matériau de la région 26, par exemple en oxyde de silicium. La région 46 recouvre, de préférence entièrement, de préférence uniquement, la région 24. Ainsi, la région 46 s'étend de préférence de la face supérieure de région 24 jusqu'au niveau supérieur du substrat 14.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, des éléments 48 sont formés. Les éléments 48 recouvrent, de préférence entièrement les emplacements des couches 22. Autrement dit, les éléments 48 recouvrent la face supérieure du substrat 14 directement autour des murs 18. Les éléments 48 recouvrent par exemple au moins partiellement les murs 18. Les éléments 48 ne recouvrent de préférence pas les régions 22 et la région 46.
Les éléments 48 sont par exemple en un matériau conducteur. Les éléments 48 sont par exemple en silicium polycristallin. Les éléments 48 sont par exemple en un matériau non dopé.
L'étape de la comprend en outre la formation d'un empilement 50 de couches. L'empilement 50 recouvre par exemple entièrement la structure résultant de la formation des éléments 48. En particulier, l'empilement 50 recouvre, de préférence entièrement, les éléments 48, les portions des murs 18 non recouvertes par les éléments 48, les régions 22 et la région 24.
L'empilement 50 comprend une couche inférieure 52. La couche 52 est ainsi la couche de l'empilement la plus proche du substrat 14. La couche 52 recouvre de manière conforme la structure résultant de la formation des éléments 48. La couche 52 est en un matériau isolant, par exemple le même matériau que la région 46, par exemple le même matériau que la région 26 de la . La couche 52 est par exemple en oxyde de silicium.
L'empilement 50 comprend une couche 54 recouvrant la couche 52. La couche 54 recouvre, de préférence entièrement, de préférence de manière conforme, la couche 52. La couche 54 est de préférence en le matériau de la région 32. La couche 54 est de préférence en silicium polycristallin. La couche 54 est de préférence non dopée. Ainsi, la couche 54 est de préférence en silicium polycristallin non dopé.
L'empilement 50 comprend une couche 56 recouvrant la couche 54. La couche 56 recouvre, de préférence entièrement, de préférence de manière conforme, la couche 54. La couche 56 est en un matériau isolant. La couche 56 est en un matériau isolant différent du matériau de la couche 52. La couche 56 est par exemple en nitrure de silicium.
L'empilement 50 comprend une couche 58 recouvrant la couche 56. La couche 58 recouvre, de préférence entièrement, de préférence de manière conforme, la couche 56. La couche 58 est en un matériau isolant. La couche 56 est par exemple en le même matériau que la couche 52. La couche 56 est en un matériau différent du matériau de la couche 56. La couche 56 est par exemple en oxyde de silicium.
L'empilement 50 comprend une couche 60 recouvrant la couche 58. La couche 60 recouvre, de préférence entièrement, de préférence de manière conforme, la couche 58. La couche 60 est en un matériau isolant. La couche 60 est en un matériau isolant différent du matériau de la couche 58. La couche 60 est par exemple en le même matériau que la couche 56. La couche 60 est par exemple en nitrure de silicium.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la . Cette étape correspond sensiblement à l'étape de la .
Au cours de cette étape, une cavité 62, correspondant à la cavité 8 de la , est formée. La cavité 62 s'étend de la face supérieure de la couche 60 à la face supérieure de la région 24. Autrement dit, la cavité traverse les couches de l'empilement 50, c’est-à-dire les couches 60, 58, 56, 54, 52, ainsi que la région 46.
La cavité 62 est située à l'emplacement de la région 1 et des espaceurs 9 de la . Ainsi, les parois latérales de la cavité 62 correspondent partiellement aux parois latérales des espaceurs 9.
L'étape de la comprend en outre la formation des espaceurs 9 dans la cavité 62. La formation des espaceurs 9 comprend par exemple la formation, de manière conforme, d'une couche en le matériau des espaceurs, par exemple sur l'ensemble de la structure résultant de la formation de la cavité 62. Ladite couche est ensuite gravée par une gravure anisotrope, de manière à ne conserver que les espaceurs 9. Une partie de la région 24, de préférence centrale, est ainsi découverte par l'étape de gravure.
Les espaceurs 9 recouvrent, de préférence entièrement, les parois latérales d'au moins la couche 46 et des couches 52 et 54. Dans l'exemple de la , les espaceurs 9 recouvrent au moins partiellement les parois latérales de couches recouvrant la couche 52. Ainsi, les espaceurs 9 recouvrent par exemple au moins partiellement, par exemple entièrement, les parois latérales de la couche 54 et par exemple au moins partiellement les parois latérales de la couche 56.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
L'étape de la comprend la croissance épitaxiale de la région 1 à partir de la couche 24, plus précisément à partir de la portion de la face supérieure de la couche 24 formant le fond de la cavité 62 et n'étant pas recouverte par les espaceurs.
La région 1 s'étend de la région 24 jusqu'au niveau de la face supérieure de la couche 52. La hauteur de la région 1 est donc inférieure à la hauteur sur laquelle s'étendent les espaceurs 9 en contact avec les parois latérales de la cavité 62.
Le profil croissant de la région 1 à partir de la couche 24 entraine la diminution de la concentration avec l'augmentation de la distance à la couche 24 comprenant les dopants. Le dopage de la région 1 forme ainsi un gradient.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, les portions des espaceurs 9 s'étendant au-dessus du niveau de la face supérieure de la région 1 sont gravés. Ainsi, la face supérieure de la région 1 et la face supérieure des espaceurs 9 sont sensiblement coplanaires entre eux. De plus, la face supérieure de la région 1 et la face supérieure des espaceurs 9 sont, de préférence, sensiblement coplanaires avec le niveau de la face supérieure de la couche 52.
Dans le cas où les espaceurs sont formés à l'étape de la de manière à s'étendre jusqu'au niveau de la face supérieure de la couche 52, cette étape peut ne pas être mise en œuvre.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, une région 66 est formée dans la cavité 62. La région 66 correspond à une partie de la région 30 de la . La région 66 est par exemple formée par croissance épitaxiale, à partir de la région 1. La région 66 recouvre, de préférence entièrement, la face supérieure de la région 1 et la face supérieure des espaceurs 9 dans la cavité 62. La région 66 remplit donc le fond de la cavité 62 après la formation de la partie de la région 1. La région 66 s'étend de préférence de la face supérieure de la région 1 jusqu'au niveau de la face supérieure de la couche 54.
La région 66 est en le matériau de la région 30 de la . Ainsi, la région 66 est de préférence en silicium dopé de type n, dans le cas d'un transistor PNP. Le niveau de dopage de la région 66 est par exemple sensiblement égal au niveau de dopage de la région 30 de la . Alternativement, le transistor peut être un transistor NPN, auquel cas la région 66 est dopée de type P.
L'étape de la comprend en outre la formation de la couche 36. La couche 36 est formée sur la face supérieure de la région 66. La couche 36 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la région 66. La couche 36 est par exemple formée par croissance épitaxiale. La hauteur de la couche 36 est par exemple inférieure à l'épaisseur de la couche 54.
L'étape de la comprend la formation d'une couche isolante 68. La couche 68 recouvre de manière conforme la structure résultant de la formation de la couche 36. Ainsi, la couche 68 recouvre la face supérieure de la couche 60, les parois latérales de la cavité 62, c’est-à-dire les faces latérales des couches 60, 58 et 56 situées dans la cavité 62, et la face supérieure de la couche 36. La couche 68 est donc en contact avec les faces latérales des couches 60, 58 et 56.
La couche 68 est par exemple en le même matériau que la couche 58, par exemple en oxyde de silicium. Le matériau de la couche 68 est différent du matériau de la couche 60.
L'étape de la comprend la formation d'une couche isolante 70. La couche 70 recouvre de manière conforme la structure résultant de la formation de la couche 68. Ainsi, la couche 68 recouvre, de préférence entièrement, de préférence uniquement, la face supérieure de la couche 68.
La couche 70 est en un matériau différent du matériau de la couche 68. La couche 70 est par exemple en le même matériau que la couche 60, par exemple en nitrure de silicium.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
L'étape de la comprend une étape de gravure anisotrope de la couche 70. Cette étape de gravure est de préférence configurée pour graver uniquement la couche 70. Cette étape de gravure est par exemple configurée pour ne pas graver la couche 68. La couche 70 est entièrement gravée au cours de cette étape de gravure, à l'exception d'espaceurs 72. Les espaceurs 72 sont situés au niveau des parois latérales de la cavité 62. Les espaceurs recouvrent des portions 74 de la couche 68 ayant, en vue en coupe, une forme de L. Les espaceurs 72 ne remplissent pas entièrement la cavité 62. Ainsi, une partie centrale de la cavité 62 n'est pas recouverte par les espaceurs 72.
L'étape de la comprend ensuite une étape de gravure de la couche 68. La couche 68 est de préférence entièrement gravée à l'exception des portions 74 recouvertes par les espaceurs 72. Les portions 74 comprennent une partie horizontale s'étendant, sous les espaceurs 72, sur la face supérieure de la couche 36, depuis les faces latérales de la cavité 62 vers le centre de la cavité 62. Les parties horizontales des portions 74 sont telles qu'une partie, par exemple une partie sensiblement centrale, de la face supérieure de la couche 36 ne soit pas recouverte par les portions 74. Les portions 74 comprennent en outre une partie verticale s'étendant sur les parois latérales de la cavité 62, par exemple depuis la face supérieure de la couche 36 à la face supérieure de la couche 60.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
L'étape de la comprend une étape de gravure de la couche 60 et des espaceurs 72. Les espaceurs 72 sont en le même matériau que la couche 60. Les espaceurs 72 et la couche 60 peuvent donc être gravés par la même gravure. La gravure est par exemple une gravure humide.
Au cours de cette étape de gravure, la partie verticale des portions 74 est au moins partiellement gravée. Par exemple, la partie verticale des portions 74 est gravée jusqu'au niveau de la face supérieure de la couche 68.
L'étape de la comprend en outre la formation d'une couche 76 sur la structure résultant de la gravure de la couche 60 et des portions 74. La couche 76 recouvre ainsi, de préférence entièrement, de préférence uniquement, la couche 58, les portions 74 et la portion de la couche 36 n'étant pas recouverte par les portions 74.
La couche 76 est en le matériau de la région 40 de la , c’est-à-dire par exemple en silicium polycristallin dopé de type n. Le dopage de la couche 76 est par exemple sensiblement égal, par exemple égal, au dopage de la région 40 de la .
L'étape de la comprend en outre la formation d'une couche 78 isolante. La couche 78 recouvre, de préférence entièrement, de préférence uniquement, la couche 76. La couche 78 est en un matériau isolant, de préférence le même matériau que la couche 58, par exemple l'oxyde de silicium.
La représente un dispositif résultant d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, les couches 76 et 78 sont gravées de manière à former la région 40 recouverte d'une portion de la couche 78. Les couches 76 et 78 sont par exemple gravées simultanément. Les couches 76 et 78 sont gravées de telle manière que les parois latérales de la région 40 et de la couche 78 restantes soient coplanaires.
En outre, les couches 76 et 78 sont de préférence gravées de telle manière que les portions 74 soient entièrement recouvertes par la région 40. Les couches 76 et 78 recouvrent de préférence partiellement la couche 58.
Le procédé comprend en outre des étapes supplémentaires, effectuées après l'étape de la , de manière à obtenir le dispositif de la . En particulier, le procédé comprend :
- le retrait de la couche 58 n'étant pas recouverte par la région 40 ;
- l'encapsulation de la région 40 dans une couche isolante électriquement
- la gravure partielle des couches 52 et 54 de manière à découvrir partiellement les régions 22 ;
- le retrait de la couche 80 d'encapsulation ;
- la formation des espaceurs 44 sur les parois latérales de la région 40 ;
- la croissance de la région 66 et la diffusion des charges de manière à former la région 30 ;
- la formation des couches conductrices 21, 23, 34 et 42.
Selon un autre mode de réalisation, l'empilement 50 de la peut comprendre une couche isolante supplémentaire, recouvrant la couche 60. L'épaisseur de la couche supplémentaire est par exemple sensiblement égale à la somme des épaisseurs de la couche 46 et de la couche 52. L'étape de gravure de l'empilement 50 décrit en relation avec la est telle que la gravure s'arrête au niveau de la face supérieure de la couche 52. Les espaceurs 9 sont ensuite formés comme décrit en relation avec la . Autrement dit, une couche isolante est formée sur l'ensemble de la structure. Ladite couche, la couche supplémentaire et les couches 46 et 52 sont gravées, par une gravure anisotrope, de manière à former les espaceurs sur les parois de la cavité 62.
Un avantage des modes de réalisation décrits est que la capacité base collecteur est inférieure à celle d'un transistor bipolaire connu. La fréquence maximale d'oscillation est donc plus élevée.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, les étapes des figures 2A à 2C peuvent être appliquées à d'autres procédés de fabrication, en particulier d'autres procédés de fabrication de transistors bipolaires, lesdits procédés comprenant :
- la formation d'un empilement comprenant une région dopée correspondant à une partie du collecteur du transistor et une couche isolante traversée par une cavité dans laquelle est formée une autre partie du collecteur ; et
- la formation d'une partie de la base sur l'autre partie du collecteur.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (16)

  1. Dispositif électronique comprenant une première couche isolante (6, 26, 52) recouvrant une deuxième couche (4, 24) en un matériau semiconducteur dopé, une cavité (8, 62) traversant la première couche (6, 26, 52), des espaceurs (9) étant situés contre les parois latérales de la cavité (8, 62), la cavité (8, 62) comprenant une première région (1) semiconductrice dopée, la première région (1) ayant une concentration de dopage décroissante à partir de la deuxième couche (4, 24).
  2. Dispositif selon la revendication 1, dans lequel la deuxième couche (4, 24) et la première région (1) font partie du collecteur d'un transistor bipolaire (12).
  3. Dispositif selon la revendication 1 ou 2, dans lequel les espaceurs (9) ont un profil décroissant à partir de la deuxième couche (4, 24).
  4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel les espaceurs (9) et la première région (1) remplissent la cavité (8, 62).
  5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel la première région (1) comprend une première face en contact avec la deuxième couche (4, 24), et une deuxième face opposée à la première face, la surface de la deuxième face étant supérieure à la surface de la première face.
  6. Dispositif selon la revendication 5, dans lequel la surface de la deuxième face de la première région (1) est deux fois plus importante que la surface de la première face de la première région (1).
  7. Procédé de fabrication d'un dispositif électronique comprenant :
    - la formation d'une première couche (6, 26, 52) isolante recouvrant une deuxième couche (4, 24) en un matériau semiconducteur dopé ;
    - la formation d'une cavité (8, 62) traversant le première couche (6, 26, 52) ;
    - la formation d'espaceurs (9) contre les parois latérales de la cavité (8, 62) ; et
    - la croissance épitaxiale d'une première région (1) semiconductrice dopée dans la cavité (8, 62), à partir de la deuxième couche (4, 24), la première région (1) ayant une concentration de dopage décroissante à partir de la deuxième couche (4, 24).
  8. Procédé de fabrication d'un transistor bipolaire (12), dans lequel une partie (1, 24) du collecteur du transistor est fabriqué par le procédé selon la revendication 7, la deuxième couche (4, 24) et la première région (1) faisant partie du collecteur.
  9. Procédé selon la revendication 8, comprenant la formation de la deuxième couche (24) dans un substrat semiconducteur (14), la formation d'une troisième couche isolante (46) recouvrant la deuxième couche (24) et la formation d'une deuxième région (22) faisant partie du collecteur du transistor (12) affleurant la face supérieure du substrat (14).
  10. Procédé selon la revendication 9, comprenant une étape de gravure découvrant la face supérieure de la deuxième région (22).
  11. Procédé selon la revendication 9 ou 10, dans lequel un empilement (50) de couches est formé sur le substrat (14), l'empilement (50) comprenant une quatrième couche isolante (52) recouvrant la troisième couche (46), une cinquième couche (54) en le matériau de la base et une sixième couche (56) isolante, les troisième (46) et quatrième (52) couches formant la première couche (6, 26, 52).
  12. Procédé selon la revendication 11, dans lequel la cavité (8, 62) traverse l'empilement (50) et la troisième couche (46) de manière à découvrir la deuxième couche (24).
  13. Procédé selon la revendication 12, dans lequel les espaceurs (9) sont formés de manière à recouvrir au moins partiellement les parois latérales de la cinquième couche (54), le procédé comprenant la gravure partielle des espaceurs (9) de telle manière que la face supérieure des espaceurs (9) est coplanaire avec la face supérieure de la première couche (6, 26, 52).
  14. Procédé selon l'une quelconque des revendications 8 à 13, comprenant la formation d'une septième couche (66), faisant partie de la base du transistor, la septième couche (66) recouvrant la première région (1).
  15. Procédé selon la revendication 14, comprenant la formation de la région (40) d'émetteur en regard de la première région (1), séparée de la première région par septième couche (66).
  16. Procédé selon l'une quelconque des revendications 7 à 15, appliqué à la fabrication d'un dispositif selon l'une quelconque des revendications 1 à 6.
FR2211714A 2022-11-10 2022-11-10 Procédé de fabrication d'espaceurs Pending FR3142036A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2211714A FR3142036A1 (fr) 2022-11-10 2022-11-10 Procédé de fabrication d'espaceurs
US18/387,325 US20240162329A1 (en) 2022-11-10 2023-11-06 Manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211714A FR3142036A1 (fr) 2022-11-10 2022-11-10 Procédé de fabrication d'espaceurs
FR2211714 2022-11-10

Publications (1)

Publication Number Publication Date
FR3142036A1 true FR3142036A1 (fr) 2024-05-17

Family

ID=84887405

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2211714A Pending FR3142036A1 (fr) 2022-11-10 2022-11-10 Procédé de fabrication d'espaceurs

Country Status (2)

Country Link
US (1) US20240162329A1 (fr)
FR (1) FR3142036A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658917B2 (ja) * 1987-09-01 1994-08-03 日本電気株式会社 バイポーラトランジスタおよびその製造方法
US20170236923A1 (en) * 2016-02-16 2017-08-17 Stmicroelectronics Sa Bipolar transistor and method of manufacturing the same
US20190140072A1 (en) * 2017-11-06 2019-05-09 Stmicroelectronics (Crolles 2) Sas Heterojunction bipolar transistor with counter-doped collector region and method of making same
US20220122969A1 (en) * 2020-10-19 2022-04-21 Stmicroelectronics (Crolles 2) Sas Bipolar transistor and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658917B2 (ja) * 1987-09-01 1994-08-03 日本電気株式会社 バイポーラトランジスタおよびその製造方法
US20170236923A1 (en) * 2016-02-16 2017-08-17 Stmicroelectronics Sa Bipolar transistor and method of manufacturing the same
US20190140072A1 (en) * 2017-11-06 2019-05-09 Stmicroelectronics (Crolles 2) Sas Heterojunction bipolar transistor with counter-doped collector region and method of making same
US20220122969A1 (en) * 2020-10-19 2022-04-21 Stmicroelectronics (Crolles 2) Sas Bipolar transistor and manufacturing method

Also Published As

Publication number Publication date
US20240162329A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
EP3273483B1 (fr) Procédé de fabrication d'un transistor bipolaire de type pnp en parallèle de la fabrication d'un transistor bipolaire de type npn et de transistors mos à canal n et à canal p
FR3047838A1 (fr) Transistor bipolaire et son procede de fabrication
FR2797094A1 (fr) Procede de fabrication de composants unipolaires
FR3087047A1 (fr) Transistor bipolaire
EP3629380A1 (fr) Structure de diode
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR3087048A1 (fr) Transistor bipolaire
FR2824666A1 (fr) Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
FR3091024A1 (fr) Photodiode à avalanche à photon unique
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2795233A1 (fr) Procede de fabrication autoaligne de transistors bipolaires
EP1058302B1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
FR3142036A1 (fr) Procédé de fabrication d'espaceurs
FR2807567A1 (fr) Procede de realisation d'un transistor bipolaire
FR2858877A1 (fr) Transistor bipolaire a heterojonction
EP0228748B1 (fr) Procédé de fabrication d'un transistor latéral intégré et circuit intégré le comprenant
FR3142035A1 (fr) Procédé de fabrication d'un transistor
FR2864345A1 (fr) Realisation de la peripherie d'une diode schottky a tranchees mos
FR3064399A1 (fr) Transistor quantique vertical
EP1475830A2 (fr) Procédé de fabrication d'un transistor bipolaire
FR3131658A1 (fr) Procédé de formation d'une cavité
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
FR3098015A1 (fr) Procédé de réalisation d’une diode
EP0037764B1 (fr) Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire
EP0607075B1 (fr) Composant électronique semi-conducteur à résistance dynamique négative, méthodes d'utilisation et procédé de fabrication correspondants

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240517