FR2824666A1 - Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant - Google Patents

Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant Download PDF

Info

Publication number
FR2824666A1
FR2824666A1 FR0106141A FR0106141A FR2824666A1 FR 2824666 A1 FR2824666 A1 FR 2824666A1 FR 0106141 A FR0106141 A FR 0106141A FR 0106141 A FR0106141 A FR 0106141A FR 2824666 A1 FR2824666 A1 FR 2824666A1
Authority
FR
France
Prior art keywords
insulating
region
intrinsic
extrinsic
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0106141A
Other languages
English (en)
Other versions
FR2824666B1 (fr
Inventor
Olivier Menut
Herve Jaouen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0106141A priority Critical patent/FR2824666B1/fr
Priority to US10/142,249 priority patent/US6897545B2/en
Publication of FR2824666A1 publication Critical patent/FR2824666A1/fr
Application granted granted Critical
Publication of FR2824666B1 publication Critical patent/FR2824666B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Le transistor comprend une région d'émetteur 17 disposée dans un premier baquet isolant 11, 150 ménagé dans un substrat semi-conducteur, une région de collecteur extrinsèque 16 disposée dans un deuxième baquet isolant 3, 150 ménagé dans le substrat semiconducteur SB et séparé latéralement du premier baquet par une zone 20 du substrat, une région de collecteur intrinsèque située dans ladite zone séparatrice de substrat 20 au contact de la région de collecteur extrinsèque, une région de base intrinsèque 100, plus fine latéralement que verticalement, située au contact de la région de collecteur intrinsèque et au contact de la région d'émetteur en s'appuyant sur le flanc vertical du premier baquet isolant situé en vis-à-vis d'un flanc vertical du deuxième baquet isolant, une région de base extrinsèque 60 s'étendant sensiblement perpendiculairement à la région de base intrinsèque dans la partie supérieure de la zone séparatrice de substrat, et des plots de contact C, B, E respectivement situés au contact des régions de collecteur extrinsèque, d'émetteur et de base extrinsèque.

Description

photodiode et un transistor MOS selon la revendication 1.
B 01/0694 FR
Transistor bIpolaire à fonctionnement latéral et procédé de
fabrication correspondant.
L'invention concerne les circuits intogrés, et plus
particulièrement les transistors bipolaires à fonctionnement latéral.
Par rapport aux transistors MOS, les transistors bipolaires sont utilisés pour l'obtention de forts courants débités. Actuellement, les transistors bipolaires présentent une structure verticale comportant généralement une couche enterrce de collecteur extrinsèque surmontée d'une région de collecteur intrinsèque ménagée dans le substrat semi conducteur. La région de collecteur intrinsèque est elle-même surmontée
d'une région de base recouverte d'un bloc émetteur.
Outre le fait que de tels transistors bipolaires à structure et fonctionnement verticaux présentent des capacités collecteur/substrat et des couches de collecteur enterrces induisant des contraintes d'isolation, il est nocessaire, lorsque l'on veut augmenter le courant débité, d'augmenter la largeur de la base intrinsèque, c'est-à-dire augmenter l'encombrement surfacique du transistor. Et, ceci pose un problème en terme de densité d'intogration;
L'invention vise à apporter une solution à ce problème.
L'invention vise ainsi à proposer une structure radicalement différente de transistor bipolaire, dans laquelle l'augmentation du courant débité par le transistor ne conduit pas à une augmentation de
l'encombrement surfacique de celui-ci.
Un autre but de l'invention est de proposer une structure de transistor bipolaire ne présentant ni collecteur enterré et une capacité
collecteur/substrat extrêmement réduite, voire nulle.
L'invention propose donc un transistor bipolaire à fonctionnement latéral, comprenant: - une région d'émetteur disposce dans un premier baquet isolant ménagé dans un substrat semiconducteur, - une région de collecteur extrinsèque disposce dans un deuxième baquet isolant ménagé dans le substrat semiconducteur et séparé latéralement du premier baquet par une zone du substrat, dite zone séparatrice ou pilier séparateur, - une région de collecteur intrinsèque situce dans ladite zone séparatrice de substrat au contact de la région de collecteur extrinsèque, - une région de base intrinsèque, plus fine latéralement que verticalement, située au contact de la région de collecteur intrinsèque et au contact de la région d'émetteur en s'appuyant sur le flanc vertical du premier baquet isolant situé en vis-à-vis d'un flanc vertical du deuxième baquet isolant, - une région de base extrinsèque s'étendant sensiblement perpendiculairement à la région de base intrinsèque dans la partie supérieure de la zone séparatrice de substrat, et - des plots de contact respectivement situés au contact des
régions de collecteur extrinsèque, d'émetteur et de base extrinsèque.
Le fonctionnement du transistor est un fonctionnement latéral, en ce sens que le courant circule horizontalement (latéralement) entre l'émetteur, la base intrinsèque et le collecteur intrinsèque. Par contre, le transistor selon l'invention n'a rien à voir structurellement avec les transistors latéraux classiques qui comportent une région de collecteur et une région d'émetteur noyées dans une vase région semiconductrice formant la base. En effet, dans le transistor selon l'invention, la base active, c'est-à-dire la base intrinsèque, est une fine couche verticale disposce entre le collecteur intrinsèque et l'émetteur. En fait, le transistor selon l'invention présente un empilement collecteur intrinsèque-base intrinsèque-émetteur, situé non pas dans la direction verticale comme dans le cas des transistors à fonctionnement et à structure verticaux, mais
dans la direction horizontale (latérale).
Et, la hauteur de la base intrinsèque détermine l'intensité du courant débité par le transistor. En conséquence, si l'on souhaite obtenir un courant déhité plus important, il convient alors de réaliser une base intrinsèque plus haute, ce qui ne modifie pas l'encombrement surfacique
du transistor.
Par ailleurs, le transistor ne présente aucune couche de collecteur enterrce et la disposition du collecteur extrinsèque dans un baquet isolant, conduit à minimiser, voire à annuler la capacité collecteur/substrat. Bien que la base intrinsèque puisse être une base silicium implantée, il est particulièrement avantageux, en particulier pour augmenter les performances du transistor, notamment en terme de vitesse, de réaliser la région de base intrinsèque en utilisant un alliage de silicium germanium. Selon un mode de réalisation de l'invention, le rapport entre la hauteur (comptée verticalement) et l'épaisseur (comptée latéralement) de la base intrinsèque est au moins supérieur à cinq et de préférence supérieur
ou égal à dix environ.
Ainsi, à titre indicatif, l'épaisseur de la base intrinsèque peut être de l'ordre de 50 nm. La hauteur de la base intrinsèque peut être de l'ordre de 500 nm. L'épaisseur du collecteur intrinsèque peut être par exemple de l'ordre de 500 nm. Cette épaisseur peut être plus importante, par exemple de l'ordre du micron, notamment lorsqu'on utilise une
technique d'isolation du type "tranchée profonde" ("deop trench").
L'épaisseur du collecteur intrinsèque, c'est-à-dire l'épaisseur de la zone séparatrice du substat, peut par ailleur être ajustée en fonction des tensions d'alimentation souhaitées. Ainsi, plus cette zone séparatrice de substrat (pilier de substrat) est large, plus la tension de claquage est
élevoe et plus la tension d'alimentation du transistor peut être élevoe.
L'invention a également pour objet un circuit intogré comportant
au moins un transistor tel que défini ci-avant.
L'invention propose également un pro cédé de fabric ati on d'un transistor bipolaire à fonctionnement latéral, comprenant: - la formation dans un substrat semiconducteur d'une zone dite séparatrice incorporant la région de collecteur intrinsèque du transistor, - la formation d'une région de base extrinsèque s'étendant dans la partie supérieure de la zone séparatrice de substrat, - la formation d'une région de base intrinsèque, plus fine latéralement que verticalement, situce au contact de la région de collecteur intrinsèque et s'étendant sensiblement perpendiculairement à la région de base extrinsèque, - la forrnation dans le substrat semiconducteur, d'un premier 3 5 baquet i sol ant situé d'un côté de la zone séparatrice du substrat, ledit baquet comportant une première cavité déLouchant sur la région de base intrinsèque au niveau d'un premier flanc vertical du baquet, - la formation dans le substrat semiconducteur de l'autre côté de la zone séparatrice de substrat, d'un deu xi ème b aquet is ol ant comportant une deuxième cavité débouchant sur la zone séparatrice du substrat au niveau d'un deuxième flanc vertical du baquet situé en vis-à-vis du premier flanc vertical, - le remplissage des première et deuxième cavités par un matériau semiconducteur de façon à former respectivement une région d'émetteur au contact de la région de base intrinsèque, une région de collecteur extrinsèque au contact de la région de collecteur intrinsèque, et - la formation de plots de contact respectivement situés au contact des régions de collecteur extrinsèque, d'émetteur et de base extrinsèque. Selon un mode de mise en oeuvre de l'invention, la formation de chaque baquet isolant comporte: - la formation dans le substrat d'une zone isolante adjacente à ladite zone séparatrice de substrat, par exemple par une technique de tranchées peu profondes (Shallow Trench Isolation, en langue anglaise), ou bien par une technique de tranchées profondes (deop trench, en langue anglaise), - une première gravure de la partie supérieure de la zone isolante de façon à former une cavité supérieure, - la formation d'espaceurs isolants, par exemple en nitrure de siliclum, sur les bords de la cavité supérieure et au contact de la région de base extrinsèque, et - une deuxième gravure de la partie inférieure de la zone isolante dans le prolongement de la cavité supérieure de façon à former une cavité inférieure, les cavités supérieure et inférieure formant ensemble ladite
cavité débouchante du baquet isolant.
Lorsqu'on veut réaliser une région de base intrinsèque comportant un alliage de silicium-germanium, il est particulièrement avantageux de prévoir: - une gravure initiale de la zone isolante du premier baquet isolant de façon à former une cavité initiale découvrant le flanc vertical de s la zone séparatrice de substrat, - une épitaxie d'une couche d'un alliage de silicium-germanium
- sur ledit flanc vertical.
Et, on comble ladite cavité initiale avec du matériau isolant avant de procéder à ladite première gravure permettant de former ladite
cavité supérieure de la zone isolante du premier baquet isolant.
D'autres avantages et caractéristiques de l'invention
apparâîtront à l'examen de la description détaillée de modes de mise en
oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels: - les figures 1 à 17 illustrent schématiquement les principales étapes d'un mode de mi s e en oeuvre du procédé sel on l 'invention, permettant d'obtenir un mode de réalisation d'un transistor selon l'invention. Sur la figure 1, la référence SB désigne un substrat semi conducteur, par exemple dopé N. au sein duquel va être réalisé un
transistor bipolaire selon l'invention, de type NPN.
On forme, de façon classique et connue en soi, sur la surface supérieure du substrat SB, un masque 1, par exemple en nitrure de siliclum, ayant typiquement une épaisseur comprise entre 50 et 400 . Ce masque de nitrure de silicium 1 va permettre de définir les emplacements des futurs baquets isolants au sein desquels seront réalisés respectivement
le collecteur extrinsèque et l'émetteur du transistor.
On procède ensuite (figure 2) à une gravure du silicium du substrat SB, de façon à former deux cavités 2, mutuellement séparces par
un pi lier de s ilicium 20, encore dénommé zone séparatrice de sub strat.
On remplit ensuite les cavités 2 par un matériau isolant, par exemple du dioxyde de silicium, de façon à former deux zones isolantes 3 adjacentes à la zone séparatrice 20. La formation de ces zones isolantes 3 s'effectue de façon classique et connue en soi et est par ailleurs équivalente à la formation de zones isolantes du type tranchées peu profondes (Shallow Trench Isolation). Plus précisément, on dépose dans les cavités 2 le dioxyde de silicium, puis on effectue un polissage mécano
chimique de façon à obtenir la structure illustrce sur la figure 3.
Après avoir défini un masque d'implantation 4 (figure 4) de façon classique et connue en soi, on procède à une implantation de dopants , par exemple du bore, de façon à réaliser une couche 6 dopée P+, dans la partie supérieure de la zone séparatrice 20. Cette couche 6 va former la future base extrinsèque du transistor bipolaire. I1 convient de noter ici que S l'ouverture du masque n'a pas besoin d'être très précise, pour autant
qu'elle déborde du pilier 20.
L'étape suivante (figure 5) consiste à déposer une autre couche de masque 7, permettant d'effectuer une gravure initiale de la zone isolante 3 situce à droite de la figure 5. Là encore, l'ouverture du masque 7
n'a pas besoin d'être très précise.
Une fois le masque 7 réalisé, on procède à une gravure initiale anisotrope (connue et classique en soi) de la zone isolante 3, de façon à former une cavité initiale 9 découvrant le flanc vertical droit de la zone séparatrice de substrat 20. La profondeur de cette gravure initiale va conditionner la hauteur de la future base intrinsèque du transistor, et par conséquent va conditionner l'intensité du courant débité. En d'autres termes, plus on souhaite obtenir un courant déhité fort, plus il convient d'augmenter la profondeur de la gravure initiale, c'est-à-dire la hauteur de
la cavité initiale 9.
Lorsqu'on souhaite réaliser une base intrinsèque en silicium germanium, on procède alors à une épitaxie sélective, classique et connue en soi, d'un empilement de couches 10 comportant une couche formoe d'un al li age de si li ci um-germanium encadrce par deux couches de silicium, sur ledit flanc vertical droit découvert du pilier de substrat 20, de façon à
former cette base intrinsèque 10.
L' alli age de si licium-germanium a été par exemple dopé in situ de type P. I1 convient de noter ici que bien que la formation d'une base intrinsèque en silicium-germanium présente des avantages pour la performance du transistor bipolaire, il serait possible, dans certaines applications, de réaliser une base intrinsèque en silicium, par exemple par une implantation oblique de dopants de type P sur le flanc vertical droit
découvert du pilier de substrat 20.
L'étape suivante (figure 8) consiste à combler la cavité initiale 9 avec du matériau isolant, par exemple du dioxyde de silicium, de façon à obtenir la zone isolante 11 illustrce sur la figure 8. Ce comblement s'effectue l à encore de façon cl as s ique et connue en soi par un remplis s age
de dioxyde de silicium suivi d'un polissage mécano-chimique.
On procède ensuite (figure 9) à une gravure du masque de nitrure de silicium 7 sur la partie gauche de la figure 8, de façon à définir une ouverture 12 au-dessus de la zone isolante 3. Là encore, cette ouverture n'a
nullement besoin d'être précise.
On procède ensuite (figure 10) à une gravure du dioxyde de silicium en utilisant le masque de nitrure de siliclum 7, de façon à réaliser
dans les zones isolantes 3 et 11, deux cavités supérieures 13 et 14.
On effectue ensuite un dépôt conforme d'une autre couche de nitrure de silicium 15 (épaisseur de l'ordre de une à quelques centaines d'Angstrom par exemple) sur la structure de la figure 10, puis on procède (figure 12) à une gravure anisotrope contrôlée en temps de la couche 1 S. de 1S façon à laisser subsister sur les flancs verticaux des cavités supérieures 13
et 14 des espaceurs isolants 150.
On effectue ensuite (figure 13) une deuxième gravure de la zone isolante 3 et de la zone isolante 11, dans le prolongement des cavités
supérieures 13 et 14, de façon à former des cavités inférieures 130 et 140.
Cette gravure, classique en soi, est principalement anisotrope mais logèrement isotrope. La cavité inférieure 130 débouche sur le flanc vertical gauche du pilier séparateur de substrat 20, tandis que la cavité
inférieure 140 débouche sur la base intrinsèque 10.
La zone isolante 11 ainsi que les espaceurs 150 forment un premier baquet isolant comportant une cavité débouchant sur la base intrinsèque 10 du transistor, cette cavité déLouchante étant formoe par la
cavité supérieure 14, et par la cavité inférieure débouchante 140.
Par ailleurs, la zone isolante 3 et les espaceurs isolants 150 forment un deuxième baquet isolant comportant également une cavité déLouchant sur le flanc vertical du pilier séparateur de substrat 20 situé en vis-à-vis du flanc vertical sur lequel s'appuie la base intrinsèque 10. La cavité débouchante du deuxième baquet isolant est formoe par la cavité
supérieure 13 et par la cavité inférieure débouchante 130.
On procède ensuite (figure 14) à un remplissage des cavités par un matériau semiconducteur, par exemple du polysilicium 16 et 17, dopé
N. Puis on effectue un polissage mécano-chimique.
On procède ensuite (figure 15) à une surgravure du polysilicium 16 et 17 avant d'effectuer (figure 16) un recuit classique conduisant à une diffusion des dopants. Ainsi, plus précisément, on obtient un S élargissement de la base extrinsèque 60, un élargissement de la base intrinsèque 100 et une zone diffusce 160 dans le pilier 20 du substrat issu du collecteur extrinsèque du transistor formé par le matériau 16. De même, on obtient une zone diffusce 170 provenant de la région d'émetteur
17 du transistor.
L'étape suivante, illustrce sur la figure 17, consiste en la réalisation de plots de contacts métalliques (par exemple en tungstène) C, B et E, ménagé au sein d'une couche isolante superficielle 70 et venant respectivement au contact du collecteur extrinsèque 16, de la base
extrinsèque 60 et de l'émetteur 17.
Le transistor T selon l'invention, tel qu'illustré sur la figure 17, est donc un transistor bipolaire à fonctionnement latéral, comprenant une région d'émetteur 17 disposce dans un premier baquet isolant formé des
zones 11 et 150.
Ce transistor comporte par ailleurs une région de collecteur extrinsèque 16 disposce dans une deuxième baquet isolant formé des
zones 3 et 150.
Les deux baquets isolants sont séparés latéralement par la zone séparatrice de substrat 20, comportant la région de collecteur intrinsèque qui est au contact à la fois de la région de collecteur extrinsèque et de la
base intrinsèque 100.
La base intrinsèque 100, plus fine latéralement que verticalement, est situce au contact de la région d'émetteur en s'appuyant
sur le flanc vertical du premier baquet isolant.
Le transistor comporte par ailleurs une région de base extrinsèque 60 s'étendant sensiblement perpendiculairement à la région de base intrinsèque 100 dans la partie supérieure de la zone séparatrice de substrat 20. I1 convient de noter ici que la région de base extrinsèque est isolée électriquement de la région de collecteur extrinsèque 16 et de la
région d'émetteur 17 par les espaceurs isolants 150.
Le transistor selon l'invention est par conséquent remarquable en ce sens qu'il ne présente pas de couche de collecteur enterrce. I1 présente une cap ac ité de collecteur/sub strat quasi null e. I1 offre enfin la possibilité d'augmenter le courant débité par une simple augmentation de la profondeur de la gravure laissant découvrir l'un des flancs verticaux du pilier de substrat 20. Bien entendu, l'invention permet également la réalisation d'un transistor PNP moyennant des modifications de types de conductivité de
certaines couches, à la portée de l'homme du métier.
Par ailleurs, on peut utiliser des tranchées profondes (profondeur de l'ordre de 3 à 4,um) au lieu des tranchées peu profondes pour réaliser les zones isolantes 3. Ceci donne plus de latitude pour
l'opération de gravure de la cavité initiale 9.

Claims (8)

REVENDICATIONS
1. Transistor bipolaire à fonctionnement latéral, caractérisé par le fait qu'il comprend une région d'émetteur (17) disposce dans un premier baquet isolant (11, 150) ménagé dans un substrat semiconducteur, une région de collecteur extrinsèque (16) disposée dans un deuxième baquet isolant (3, 150) ménagé dans le substrat semiconducteur (SB) et séparé latéralement du premier baquet par une zone (20) du substrat, une région de collecteur intrinsèque situce dans ladite zone séparatrice de substrat (20) au contact de la région de collecteur extrinsèque, une région de base intrinsèque (100), plus fine latéralement que verticalement, situce au contact de la région de collecteur intrinsèque et au contact de la région d'émetteur en s'appuyant sur le flanc vertical du premier baquet isolant situé en vis-à-vis d'un flanc vertical du deuxième baquet isolant, une région de base extrinsèque (60) s'étendant sensiblement perpendiculairement à la région de base intrinsèque dans la partie supérieure de la zone séparatrice de substrat, et des plots de contact (C, B. E) respectivement situés au contact des régions de collecteur extrinsèque,
d'émetteur et de base extrinsèque.
2. Transistor selon la revendication 1, caractérisé par le fait que la région de base intrinsèque (100) est formoe par un alliage de silicium germanium.
3. Transistor selon la revendication 1 ou 2, caractérisé par le fait que le rapport entre la hauteur et l'épaisseur de la base intrinsèque (100) est au moins supérieur à cinq, et de préférence supérieur ou égal à dix environ.
4. Transistor selon la revendication 3, caractérisé par le fait que l'épaisseur de la base intrinsèque (100) est de l'ordre de 50 nm, par le fait que la hauteur de la base intrinsèque est de l'ordre de 500 nm, par le fait que l'épaisseur maximale du collecteur intrinsèque est de l'ordre du micron.
5. Circuit intogré comportant au moins un transistor selon l'une
des revendications 1 à 4.
6. Procédé de fabrication d'un transistor bipolaire à fonctionnement latéral, caractérisé par le fait qu'il comprend - la formation dans un substrat semiconducteur (SB) d'une zone (20) dite séparatrice incorporant la région de collecteur intrinsèque du transistor, - la formation d'une région de base extrinsèque (60) s'étendant dans la partie supérieure de la zone séparatrice de substrat - la formation d'une région de base intrinsèque (100), plus fine latéralement que verticalement, situce au contact de la région de collecteur intrinsèque et s'étendant sensiblement perpendiculairement à la région de base extrinsèque, - la formation dans le substrat semiconducteur, d'un premier baquet isolant (11, 150) situé d'un côté de la zone séparatrice du substrat, ledit baquet comportant une première cavité (14, 140) débouchant sur la région de base intrinsèque au niveau d'un premier flanc vertical du baquet, - la formation dans le substrat semiconducteur de l'autre côté de la zone séparatrice de substrat, d'un deuxième baquet isolant (3, 150) comportant une deuxième cavité ( 13, 130) débouchant sur la zone séparatrice du substrat au niveau d'un deuxième flanc vertical du baquet situé en vis-à-vis dudit premier flanc vertical, - le remplissage des première et deuxième cavités par un matériau semiconducteur (16, 17) de façon à former respectivement une région d'émetteur (17) au contact de la région de base intrinsèque, et une région de collecteur extrinsèque (16) au contact de la région de collecteur intrinsèque, et - la formation de plots de contact (C, B. E) respectivement situés au contact des régions de collecteur extrinsèque, d'émetteur et de base extrinsèque.
7. Procédé selon la revendication 6, caractérisé par le fait que la forrnation de chaque baquet isolant comporte - la formation dans le substrat d'une zone isolante (3, 11) adjacente à ladite zone séparatrice de substrat, - une première gravure de la partie supérieure de la zone isolante de façon à former une cavité supérieure (13, 14), - la formation d'espaceurs isolants (150) sur les bords de la cavité supérieure et au contact de la région de base extrinsèque, et - une deuxième gravure de la partie inférieure de la zone isolante dans le prolongement de la cavité supérieure de façon à forrner une cavité inférieure (130, 140), les cavités supérieure et inférieure formant
ensemble ladite cavité débouchante du baquet isolant.
8. Procédé selon la revendication 7, caractérisé par le fait que la formation de la région de base intrinsèque comporte - une gravure initiale de la zone isolante (3) du premier baquet isolant de façon à former une cavité initiale (9) découvrant le flanc vertical de la zone séparatrice de substrat, - une épitaxie d'une couche ( 10) d'un alliage de silicium germanium sur ledit flanc vertical, et par le fait qu'on comble ladite cavité initiale (9) avec du matériau isolant avant de procéder à ladite première gravure permettant de former ladite cavité supérieure de la zone isolante du premier baquet
FR0106141A 2001-05-09 2001-05-09 Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant Expired - Fee Related FR2824666B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0106141A FR2824666B1 (fr) 2001-05-09 2001-05-09 Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
US10/142,249 US6897545B2 (en) 2001-05-09 2002-05-09 Lateral operation bipolar transistor and a corresponding fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0106141A FR2824666B1 (fr) 2001-05-09 2001-05-09 Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
FR2824666A1 true FR2824666A1 (fr) 2002-11-15
FR2824666B1 FR2824666B1 (fr) 2003-10-24

Family

ID=8863091

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0106141A Expired - Fee Related FR2824666B1 (fr) 2001-05-09 2001-05-09 Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant

Country Status (2)

Country Link
US (1) US6897545B2 (fr)
FR (1) FR2824666B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000676A (zh) * 2012-12-12 2013-03-27 清华大学 侧向双极晶体管及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908824B2 (en) * 2003-11-06 2005-06-21 Chartered Semiconductor Manufacturing Ltd. Self-aligned lateral heterojunction bipolar transistor
US6972237B2 (en) * 2003-12-01 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Lateral heterojunction bipolar transistor and method of manufacture using selective epitaxial growth
US7230312B2 (en) * 2003-12-31 2007-06-12 Micron Technology, Inc. Transistor having vertical junction edge and method of manufacturing the same
US7494887B1 (en) * 2004-08-17 2009-02-24 Hrl Laboratories, Llc Method and apparatus for fabricating heterojunction bipolar transistors with simultaneous low base resistance and short base transit time
US8852124B2 (en) * 2006-10-13 2014-10-07 Roche Diagnostics Operations, Inc. Tape transport lance sampler
TWI435435B (zh) 2007-12-20 2014-04-21 Asahi Kasei Emd Corp 半導體裝置及半導體裝置之製造方法
US8105911B2 (en) * 2008-09-30 2012-01-31 Northrop Grumman Systems Corporation Bipolar junction transistor guard ring structures and method of fabricating thereof
US8492794B2 (en) 2011-03-15 2013-07-23 International Business Machines Corporation Vertical polysilicon-germanium heterojunction bipolar transistor
US8441084B2 (en) * 2011-03-15 2013-05-14 International Business Machines Corporation Horizontal polysilicon-germanium heterojunction bipolar transistor
US9059230B1 (en) * 2014-01-10 2015-06-16 International Business Machines Corporation Lateral silicon-on-insulator bipolar junction transistor process and structure
US10900952B2 (en) * 2019-05-16 2021-01-26 International Business Machines Corporation Dual surface charge sensing biosensor
US11462632B2 (en) 2020-12-22 2022-10-04 Globalfoundries U.S. Inc. Lateral bipolar junction transistor device and method of making such a device
US11424349B1 (en) * 2021-02-17 2022-08-23 Globalfoundries U.S. Inc. Extended shallow trench isolation for ultra-low leakage in fin-type lateral bipolar junction transistor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0552697A2 (fr) * 1992-01-24 1993-07-28 International Business Machines Corporation Transistor bipolaire latéral du type silicium sur isolant, ayant un émetteur en polysilicium
US5316957A (en) * 1988-01-29 1994-05-31 Texas Instruments Incorporated Method of forming a recessed contact bipolar transistor
US5494837A (en) * 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
US5496745A (en) * 1994-12-19 1996-03-05 Electronics And Telecommunications Research Institute Method for making bipolar transistor having an enhanced trench isolation
US5786258A (en) * 1992-05-01 1998-07-28 Sony Corporation Method of making an SOI transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422502A (en) * 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
JPH1032274A (ja) * 1996-04-12 1998-02-03 Texas Instr Inc <Ti> Ｃｍｏｓプロセスによるバイポーラートランジスタ作製方法
US5994162A (en) * 1998-02-05 1999-11-30 International Business Machines Corporation Integrated circuit-compatible photo detector device and fabrication process
KR100270965B1 (ko) * 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316957A (en) * 1988-01-29 1994-05-31 Texas Instruments Incorporated Method of forming a recessed contact bipolar transistor
EP0552697A2 (fr) * 1992-01-24 1993-07-28 International Business Machines Corporation Transistor bipolaire latéral du type silicium sur isolant, ayant un émetteur en polysilicium
US5786258A (en) * 1992-05-01 1998-07-28 Sony Corporation Method of making an SOI transistor
US5494837A (en) * 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
US5496745A (en) * 1994-12-19 1996-03-05 Electronics And Telecommunications Research Institute Method for making bipolar transistor having an enhanced trench isolation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000676A (zh) * 2012-12-12 2013-03-27 清华大学 侧向双极晶体管及其制备方法
CN103000676B (zh) * 2012-12-12 2015-05-27 清华大学 侧向双极晶体管及其制备方法

Also Published As

Publication number Publication date
FR2824666B1 (fr) 2003-10-24
US20030025125A1 (en) 2003-02-06
US6897545B2 (en) 2005-05-24

Similar Documents

Publication Publication Date Title
EP1145300B1 (fr) Procede de fabrication d&#39;un transistor mis sur un substrat semi-conducteur
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
EP3769339B1 (fr) Dispositif d&#39;affichage emissif a led et procede de fabrication d&#39;un tel dispositif
FR2824666A1 (fr) Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
FR2821483A1 (fr) Procede de fabrication d&#39;un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2823010A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP1406307A1 (fr) Circuit intégré à couche enterrée fortement conductrice
FR2778022A1 (fr) Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2985089A1 (fr) Transistor et procede de fabrication d&#39;un transistor
FR2806831A1 (fr) Procede de fabrication d&#39;un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant
FR2894069A1 (fr) Fabrication de transistors mos
EP1292991B1 (fr) Procédé de fabrication d&#39;un transistor MOS vertical à grille enterrée
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP1146561A1 (fr) Procédé de réalisation d&#39;un transistor bipolaire
EP1058302A1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
EP1223614B1 (fr) Procédé de fabrication d&#39;un substrat monocristallin, et circuit intégré comportant un tel substrat
FR2858877A1 (fr) Transistor bipolaire a heterojonction
EP1037265B1 (fr) Condensateur DRAM en forme de cuvette et son procédé de manufacture
FR2800197A1 (fr) Procede de definition de deux zones autoalignees a la surface superieure d&#39;un substrat
FR2822292A1 (fr) Procede de fabrication d&#39;un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d&#39;integration accrue
FR2826178A1 (fr) Procede de dopage d&#39;un element actif de circuit integre a auto-alignement et circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20080131