FR3087047A1 - Transistor bipolaire - Google Patents

Transistor bipolaire Download PDF

Info

Publication number
FR3087047A1
FR3087047A1 FR1859284A FR1859284A FR3087047A1 FR 3087047 A1 FR3087047 A1 FR 3087047A1 FR 1859284 A FR1859284 A FR 1859284A FR 1859284 A FR1859284 A FR 1859284A FR 3087047 A1 FR3087047 A1 FR 3087047A1
Authority
FR
France
Prior art keywords
collector
layer
insulating
formation
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1859284A
Other languages
English (en)
Other versions
FR3087047B1 (fr
Inventor
Alexis Gauthier
Pascal Chevalier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1859284A priority Critical patent/FR3087047B1/fr
Priority to CN201910939656.2A priority patent/CN111009574B/zh
Priority to CN202410098662.0A priority patent/CN117912945A/zh
Priority to CN201921652468.3U priority patent/CN210723039U/zh
Priority to US16/591,312 priority patent/US11296205B2/en
Publication of FR3087047A1 publication Critical patent/FR3087047A1/fr
Application granted granted Critical
Publication of FR3087047B1 publication Critical patent/FR3087047B1/fr
Priority to US17/685,780 priority patent/US11837647B2/en
Priority to US18/383,926 priority patent/US20240063290A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

La présente description concerne un procédé de fabrication d'un transistor bipolaire (100) comprenant une étape de formation d'une première partie (104) d'un collecteur s'étendant sous une tranchée isolante (106), et une étape de formation d'une deuxième partie (110) du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.

Description

DESCRIPTION
TITRE : Transistor bipolaire
Domaine technique [0001] La présente description concerne de façon générale les composants électroniques et plus précisément les transistors bipolaires et leur procédé de fabrication.
Technique antérieure [0002] Un transistor bipolaire est un dispositif électronique à base de semiconducteur de la famille des transistors. Son principe de fonctionnement est basé sur deux jonctions PN, l'une en direct et l'autre en inverse.
Résumé de l'invention [0003] Un mode de réalisation pallie tout ou partie des inconvénients des transistors bipolaires connus et/ou des procédés de fabrication de transistors bipolaires connus.
[0004] Un mode de réalisation prévoit un procédé de fabrication d'un transistor bipolaire dans lequel la formation du collecteur comprend une étape de formation d'une première couche dopée de manière sensiblement homogène au fond d'une cavité, et une étape de formation d'une deuxième couche dopée de manière graduelle par diffusion des dopants de la première couche.
[0005] Selon un mode de réalisation, le procédé comprend en outre la formation d'une tranchée isolante en remplissant la cavité avec un matériau isolant.
[0006] Selon un mode de réalisation, le procédé comprend en outre la formation d'une partie du collecteur traversant la tranchée isolante.
[0007] Selon un mode de réalisation, la première couche est au moins partiellement retirée.
B17504- 18-GR3-0363 [0008] Selon un mode de réalisation, la première couche est entièrement retirée.
[0009] Selon un mode de réalisation, la première couche est retirée après le remplissage de la cavité avec le matériau isolant.
[0010] Selon un mode de réalisation, des poches d'air sont formées aux emplacements des parties retirées de la première couche.
[0011] Selon un mode de réalisation, le procédé comprend l'implantation de dopants dans des régions en contact avec la deuxième couche.
[0012] Un autre mode de réalisation prévoit un transistor bipolaire dont un collecteur comprend une région dopée de manière sensiblement homogène en contact avec une couche dopée de manière graduelle.
[0013] Selon un mode de réalisation, la région est en contact avec une tranchée isolante.
[0014] Un mode de réalisation prévoit un procédé de fabrication d'un transistor bipolaire comprenant une étape de formation d'une première partie d'un collecteur s'étendant sous une tranchée isolante, et une étape de formation d'une deuxième partie du collecteur traversant la tranchée isolante les première et deuxième parties du collecteur étant en contact physique.
0015] Selon un mode de réalisation, la formation de la
deuxième partie comprend la formation d'une première cavité
dans la tranchée isolante continue.
0016] Selon un mode de réalisation, la formation de la
première partie est effectuée avant la gravure de la première cavité.
B17504- 18-GR3-0363 [0017] Selon un mode de réalisation, la première partie du collecteur est formée par implantation.
[0018] Selon un mode de réalisation, la formation de la deuxième partie du collecteur comprend la gravure d'un élément de conduction et la formation d'une première poche d'air entre la deuxième partie du collecteur et l'élément de conduction.
[0019] Selon un mode de réalisation, la formation de la première partie du collecteur comprend la formation d'une deuxième cavité dans laquelle est déposée une couche de silicium polycristallin dopé N et qui est ensuite remplie par un matériau isolant.
[0020] Selon un mode de réalisation, la formation de la première partie du collecteur comprend la diffusion de dopants de la couche de silicium polycristallin.
[0021] Selon un mode de réalisation, la formation de la deuxième partie du collecteur comprend la gravure de la couche de silicium polycristallin et la formation d'une deuxième poche d'air entre la deuxième partie du collecteur et une région de la première partie du collecteur.
[0022] Un autre mode de réalisation prévoit un transistor bipolaire comprenant une première partie d'un collecteur s'étendant sous une tranchée isolante et une deuxième partie du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.
[0023] Selon un mode de réalisation, la deuxième partie du collecteur est séparée d'un élément de conduction par une poche d'air.
[0024] Selon un mode de réalisation, la deuxième partie du collecteur comprend une région dopée N de manière sensiblement homogène et une couche, au moins partiellement en contact avec ladite région, dopée N de manière graduelle.
Brève description des dessins
B17504- 18-GR3-0363 [0025] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0026] [Fig. 1] la figure 1 représente schématiquement un mode de réalisation d'un transistor bipolaire ;
[0027] [Fig. 2] la figure 2 représente deux structures résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1 ;
[0028] [Fig. 3] la figure 3 représente deux structures résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1 ;
[0029] [Fig. 4] la figure 4 représente deux structures résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1 ;
[0030] [Fig. 5] la figure 5 représente deux structures résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1 ;
[0031] [Fig. 6] la figure 6 représente une structure résultant d'une autre étape d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1 ;
[0032] [Fig. 7] la figure 7 représente schématiquement un autre mode de réalisation d'un transistor bipolaire ;
[0033] [Fig. 8] la figure 8 représente deux structures résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 7 ;
B17504- 18-GR3-0363 [0034] [Fig. 9] la figure 9 représente deux structures résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 7 ;
[0035] [Fig. 10] la figure 10 représente schématiquement un autre mode de réalisation d'un transistor bipolaire ;
[0036] [Fig. 11] la figure 11 représente deux structures résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 10 ;
[0037] [Fig. 12] la figure 12 représente deux structures résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 10 .
Description des modes de réalisation [0038] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0039] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
[0040] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
[0041] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que
B17504- 18-GR3-0363 les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal vertical, etc., il est fait référence sauf précision contraire à l'orientation des figures.
[0042] Sauf précision contraire, les expressions environ, approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
[0043] La figure 1 représente schématiquement un mode de réalisation d'un transistor bipolaire 100.
[0044] Le transistor 100 est formé dans et sur un substrat semiconducteur 102, de préférence en silicium. Le transistor 100 comprend un collecteur. Le collecteur comprend une première partie 104. La première partie 104 est un caisson dopé N enterré dans le substrat 102, c'est-à-dire sous une partie 108 du substrat 102. La première partie 104 est par exemple dopée avec des atomes d'arsenic ou de phosphore. Une tranchée isolante 106 est située sur une partie du caisson 104. Plus précisément, la tranchée isolante 106 traverse la partie 108 du substrat 102 de manière à atteindre le caisson 104. La tranchée isolante est par exemple une super tranchée isolante peu profonde (Super Shallow Trench Isolation SSTI) .
[0045] La première partie 104 est par exemple enterrée à une profondeur comprise entre environ 100 et environ 200 nm. La tranchée 106 a par exemple une hauteur comprise entre environ 50 et environ 150 nm.
[0046] Le collecteur comprend, en outre, une deuxième partie 110 traversant la tranchée isolante 106. La tranchée isolante 106 forme ainsi un anneau autour de la deuxième partie 110. La deuxième partie 110 du collecteur est en un matériau
B17504- 18-GR3-0363 semiconducteur dopé N. La hauteur de la deuxième partie du collecteur est telle que la deuxième partie dépasse, en hauteur, la tranchée isolante 106.
[0047] La partie inférieure de la deuxième partie 110 du collecteur, c'est-à-dire la partie entourée par la tranchée isolante 106, est en contact physique direct avec la tranchée isolante 106, de préférence en tout point. De préférence, la partie inférieure de la deuxième partie 110 du collecteur et la tranchée isolante 106 ne sont pas séparées par un autre matériau.
[0048] La deuxième partie 110 du collecteur est recouverte d'une base 112 et d'une couche d'encapsulation 114. La deuxième partie 110, la base 112 et la couche 114 ont des dimensions horizontales, c'est-à-dire en vue de dessus, sensiblement égales. La base est en un matériau semiconducteur dopé P, par exemple à base de silicium, par exemple en silicium-germanium dopé au bore. La couche d'encapsulation 114 est par exemple en silicium intrinsèque.
[0049] Des éléments de conduction 116, par exemple en un matériau semiconducteur dopé P, sont situés sur la tranchée isolante 106 et sont en contact physique avec la base 112. Les éléments de conduction 116 sont isolés de la deuxième partie 110 du collecteur, par exemple, par un élément isolant 118 et une poche d'air 120.
[0050] Le transistor 100 comprend de plus un émetteur 122. L'émetteur 122 est en un matériau semiconducteur dopé N, par exemple dopé d'atomes d'arsenic ou de phosphore. L'émetteur 122 est isolé des éléments de conduction 116 par une région isolante 124. La surface de l'interface entre l'émetteur 122 et la couche d'encapsulation 114 dépend des dimensions d'éléments isolants 126. Les éléments isolants 126 comprennent une partie inférieure s'étendant sur la couche d'encapsulation 114. La surface de l'interface entre
B17504- 18-GR3-0363 l'émetteur et la couche d'encapsulation 114 dépend donc plus précisément de la distance entre les parties inférieures.
[0051] Des contacts 128, comprenant par exemple chacun un via 130 conducteur et un plot de contact 132, permettent le contact électrique entre différentes parties du transistor 100 et des éléments extérieurs, par exemple par l'intermédiaire d'un réseau d'interconnexion. Plus précisément, des contacts sont situés sur la partie 108 du substrat de manière à former un contact électrique avec le collecteur. D'autres contacts sont formés sur les éléments de conduction 116 de manière à former un contact électrique avec la base. D'autres contacts sont formés sur l'émetteur 122 de manière à former une connexion électrique avec l'émetteur.
[0052] La figure 2 représente deux structures 2A et 2B résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1.
[0053] La structure 2A résulte d'une étape au cours de laquelle la tranchée isolante 106 est formée dans le substrat 102. La tranchée isolante 106 est continue, c'est-à-dire qu'elle ne comprend pas, à cette étape, d'ouverture et ne forme donc pas un anneau. La tranchée isolante correspond de préférence à un volume sensiblement convexe. La tranchée 106 est par exemple formée en gravant une cavité dans le substrat 102 et en la remplissant d'un matériau isolant, par exemple de l'oxyde de silicium.
[0054] Le caisson 104 est ensuite formé dans le substrat 102. Le caisson 104 est par exemple formé par implantation de dopants. Le caisson 104 s'étend sous la tranchée isolante 106. Plus précisément, le caisson 104 s'étend de manière continue de la partie 108 d'un côté de la tranchée à la partie 108 du côté opposé de la tranchée 106.
B17504- 18-GR3-0363
[0055] La structure 2B résulte d'une étape au cours de
laquelle un empilement de couches est formé sur le substrat
102. L'empilement comprend :
- une couche isolante 200, de préférence en le même matériau
que la tranchée isolante 106, par exemple en oxyde de
silicium ;
- une couche de conduction 202, de préférence en un matériau
semiconducteur dopé P, par exemple en silicium
polycristallin dopé P ;
- une couche isolante 204, par exemple en oxyde de silicium ;
- une couche isolante 206, par exemple en nitrure de silicium ;
- une couche isolante 208, par exemple en oxyde de silicium ; et
- une couche isolante 210, par exemple en nitrure de silicium.
0056] De préférence, les couches 204 et 208 sont en le même matériau, et les couches 206 et 210 sont en le même matériau.
De préférence, le matériau des couches 204 et 208 peut être gravé de manière sélective par rapport au matériau des couches 206 et 210.
[0057] La couche isolante 200 a par exemple une épaisseur
comprise entre environ 20 et environ 30 nm, de préférence 24 nm. La couche conductrice 202 a par exemple une épaisseur comprise entre environ 5 et environ 15 nm, de préférence 10 nm. La couche isolante 204 a par exemple une épaisseur comprise
entre environ 8 et environ 15 nm, de préférence 12 nm. La
couche isolante 206 a par exemple une épaisseur comprise entre
environ 15 et environ 25 nm, de préférence 20 nm. La couche
isolante 208 a par exemple une épaisseur comprise entre
environ 25 et environ 37 nm, de préférence 32 nm. La couche
isolante 210 a par exemple une épaisseur comprise entre environ 40 et environ 50 nm, de préférence 44 nm.
B17504- 18-GR3-0363 [0058] La figure 3 représente deux structures 3A et 3B résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1.
[0059] La structure 3A résulte d'une étape au cours de laquelle une cavité 300 est formée. La cavité 300 traverse les couches isolantes 210, 208, 206 et 204, la couche conductrice 202, la couche isolante 200 et la tranchée isolante 106. Le caisson 104 constitue le fond de la cavité 300. Les dimensions horizontales de la cavité, c'est-à-dire les dimensions en vue de dessus, correspondent sensiblement aux dimensions de la base du transistor que l'on cherche à former.
[0060] La deuxième partie 110 du collecteur est ensuite formée, par exemple par épitaxie, dans la cavité 300. De préférence, la deuxième partie 110 est formée par un procédé comprenant au moins une gravure d'un matériau semiconducteur et une croissance épitaxiale. Ainsi, au cours de l'étape résultant en la structure 3A, la couche 202 est partiellement gravée à partir de la cavité 300 et la deuxième partie 110 du collecteur est formée par croissance épitaxiale. De préférence, la deuxième partie 110 s'étend depuis le fond de la cavité 300 jusqu'à la couche isolante 204. Par exemple, l'épaisseur de la deuxième partie 110 est comprise entre environ 120 et environ 180 nm, de préférence environ 150 nm. Ce procédé de fabrication par épitaxie entraîne la formation de poches d'air 120 aux emplacements où la couche 202 est gravée. Ainsi, la couche conductrice 202 est isolée de la deuxième partie 110 du collecteur par la poche d'air 120.
0061] L, a structure 3B résulte d'une étape au cours de
laquelle la base 112 est formée dans la cavité 300, sur la
deuxième partie 110 du collecteur. La base 112 est de
préférence en contact avec la deuxième partie 110. La base
112 est par exemple formée par épitaxie. La base 112 s'étend
B17504- 18-GR3-0363 par exemple de la face supérieure de la deuxième partie 110 du collecteur jusqu'à la couche isolante 208. La couche d'encapsulation 114 est ensuite formée sur la base 112. L'épaisseur de la base 112 est par exemple comprise entre environ 18 et environ 26 nm, de préférence environ 22 nm. L'épaisseur de la couche d'encapsulation est par exemple comprise entre environ 10 et environ 20 nm, de préférence environ 15 nm.
[0062] Une couche isolante 302 est ensuite formée de manière conforme sur la structure. Plus précisément, la couche 302 s'étend sur la couche isolante 210, sur les parois de la cavité 300 et sur la couche d'encapsulation 114. Des espaceurs 304, par exemple en nitrure de silicium, sont formés dans la cavité 300 sur la couche 302. Plus précisément, les espaceurs sont formés partiellement sur les parois de la cavité et partiellement sur le fond de la cavité. La distance, au niveau du fond de la cavité, entre les espaceurs, est sensiblement égale à la distance entre les parties inférieures des éléments isolants 126 (figure 1).
[0063] La figure 4 représente deux structures 4A et 4B résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1.
[0064] La structure 4A résulte d'une étape au cours de laquelle les parties de la couche 302 non protégées par les espaceurs 304 sont gravées. Les éléments isolants 126 sont ainsi formés. La couche 210 et les espaceurs 304 sont ensuite retirés.
[0065] La structure 4B résulte d'une étape au cours de laquelle une couche 400 en le matériau de l'émetteur 122 (figure 1) est formée sur la structure. Cette couche 400 remplit la cavité 300 et recouvre la couche 208. La couche 400 est ensuite recouverte d'une couche isolante 402, par exemple en oxyde de silicium.
B17504- 18-GR3-0363 [0066] La figure 5 représente deux structures 5A et 5B résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1.
[0067] La structure 5A résulte d'une étape au cours de laquelle les couches 402, 400 et 208 sont gravées de manière à conserver les parties situées en regard de la deuxième partie 110 du collecteur et de préférence des parties adjacentes. Des parties de la couche 206, en particulier les parties situées en regard de la partie 108 du substrat, sont ainsi découvertes. Des éléments isolants 500, provenant de la couche isolante 208, sont conservés, de manière à isoler électriquement les faces latérales de la base 112 et de la couche d'encapsulation 114.
[0068] Une couche isolante 502 est ensuite formée de manière conforme sur les parois latérales des couches 402, 400 et des éléments isolants 500 et sur la face supérieure de la couche 402 .
[0069] La structure 5B résulte d'une étape au cours de laquelle la couche isolante 206 est entièrement retirée, formant ainsi une cavité sous les éléments isolants 500 et sous une partie de la couche 502. Cette cavité s'étend jusqu'à la base 112.
[0070] Un élément de conduction 504, de préférence en silicium polycristallin dopé P, est formé, par exemple par épitaxie, dans cette cavité. La couche isolante 204 est ensuite gravée, à l'exception d'une partie 506 située sous l'élément de conduction 504. La partie 506 permet d'isoler électriquement l'un de l'autre l'élément de conduction 504 et la deuxième partie 110 du collecteur.
[0071] La figure 6 représente une structure résultant d'une autre étape d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 1.
B17504- 18-GR3-0363 [0072] Au cours de cette étape, une couche conductrice 600, de préférence en un matériau semiconducteur dopé de type P, est formée, par exemple par épitaxie, sur la couche 202. Les couches 600, 202 et 200 sont partiellement gravées, de préférence de manière à conserver au moins les parties situées en regard de la tranchée isolante 106.
[0073] Des étapes ultérieures peuvent ensuite être effectuées.
Au cours de ces étapes, les contacts 128 sont par exemple formés.
[0074] La figure 7 représente schématiquement un autre mode de réalisation d'un transistor bipolaire 700. Le transistor 700 comprend des éléments similaires à des éléments du transistor 100. Ces éléments seront désignés par les mêmes références et ne seront pas détaillés de nouveau.
[0075] Le transistor 700 est formé, comme le transistor 100, dans et sur le substrat 102. Des tranchées isolantes 702 sont situées dans le substrat 102. De préférence, les tranchées isolantes 702 ont la forme d'un anneau. Les tranchées isolantes sont de préférence des tranchées isolantes peu profondes (Shallow Trench Insulation - STI) . Les tranchées ont par exemple une hauteur comprise entre environ 250 et environ 350 nm, par exemple environ 300 nm. Les tranchées 702 sont par exemple en oxyde de silicium.
[0076] Des couches 704 et 706 en un matériau semiconducteur, par exemple dopé N, sont situés sous les tranchées isolantes 702. Plus précisément, la couche 704 est en contact avec les tranchées isolantes 702 et la couche 706 est en contact avec la couche 704. Les couches 704 et 706 suivent de manière conforme les parois latérales et la face inférieure des tranchées isolantes 702. La couche 704 est dopée de manière sensiblement homogène, c'est-à-dire que la concentration de dopants est sensiblement égale dans l'ensemble de la couche. Par exemple, la concentration en dopant dans la couche 704
B17504- 18-GR3-0363 est comprise entre environ 3χ10Λ19 et environ 3χ10Λ20 dopants/cmA3. La couche 706 est dopée de manière graduelle, c'est-à-dire que la concentration en dopants diminue graduellement lorsque l'on s'éloigne de la couche 704. Par exemple, la concentration en dopants dans la couche 706 est comprise entre environ 5χ10Λ18 et environ 5χ10Λ19 dopants/cmA3. Les couches 704 et 706 sont par exemple dopées avec des atomes d'arsenic ou de phosphore.
[0077] Le substrat 102 comprend une portion 708, située entre les tranchées isolantes 702, et des portions 710, situées de l'autre côté des tranchées isolantes par rapport à la portion 708. Les portions 710 sont par exemple à l'extérieur de l'anneau formé par les tranchées 702. Les portions 708 et 710 sont dopées de type N, par exemple avec des atomes d'arsenic ou de phosphore. La portion 708 est en contact avec les couches 706 et affleure la face supérieure du substrat 102. Les portions 710 sont chacune en contact avec une des couches 706 et affleurent la face supérieure du substrat 102. Ainsi, les portions 710 sont électriquement connectées entre elles par l'intermédiaire des couches 704 et 706 et de la portion 708 .
[0078] La portion 708, et de préférence au moins une partie des couches 704 et 706, sont recouvertes d'une couche 712 similaire à la deuxième partie 110 du collecteur du transistor 100. La couche 712, les portions 708 et 710 et les couches 704 et 706 forment le collecteur du transistor 700. La couche 712 a par exemple une épaisseur comprise entre environ 35 et environ 45 nm, de préférence 40 nm.
[0079] La figure 8 représente deux structures 8A et 8B résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 7.
[0080] La structure 8A résulte d'une étape au cours de laquelle des cavités sont formées dans le substrat 102
B17504- 18-GR3-0363 sensiblement aux emplacements des tranchées isolantes 702.
Les couches 704 sont formées de manière conforme sur le fond des cavités. A cette étape, la concentration en dopants est par exemple comprise entre environ 4χ10Λ20 et environ 6χ10Λ20 atomes/cmA3. La cavité est ensuite remplie de matériau isolant par exemple d'oxyde de silicium, de manière à former les tranchées isolantes 702.
[0081] La structure 8B résulte d'une étape au cours de laquelle les dopants de la couche 704 se diffusent dans le substrat 102 et forment ainsi la couche 706. La diffusion pourra se poursuivre au cours du procédé de fabrication lorsque les conditions, par exemple de température, le permettent.
[0082] La figure 9 représente deux structures 9A et 9B résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 7.
[0083] La structure 9A résulte d'une étape au cours de laquelle les couches 200, 202, 204, 206, 208 et 210, décrites précédemment, sont formées. De plus, une cavité 900 est formée en regard de la portion 708 et éventuellement d'une partie des couches 704 et 706. La cavité 900 traverse les couches 200, 202, 204, 206, 208 et 210. Le fond de la cavité 900 comprend ainsi la portion 708 et des parties des couches 704 et 706.
[0084] La structure 9B résulte d'une étape au cours de laquelle la couche 712 est formée dans la cavité 900 par exemple par épitaxie. La base 112 et la couche d'encapsulation 114 sont ensuite formées dans la cavité 900, par exemple par épitaxie.
[0085] La formation de la base 112 et de la couche d'encapsulation 114 est décrite en relation avec la formation de la structure 3B. Le procédé de fabrication du transistor
B17504- 18-GR3-0363
700 comprend ensuite les mêmes étapes que le procédé de fabrication du transistor 100. Plus précisément, le procédé de fabrication du transistor 700 comprend l'ensemble des étapes à partir de la formation de la base 112. Ces étapes ne seront donc pas détaillées de nouveau.
[0086] Le procédé de fabrication du transistor 700 comprend de plus la formation des portions 708 et 710 par implantation de dopants. Les régions 708 et 710 étant à la surface du substrat 102, l'implantation peut être faite avec une faible puissance, ce qui entraîne la formation de moins de défauts que la formation d'un caisson enterré.
[0087] La figure 10 représente schématiquement un autre mode de réalisation d'un transistor bipolaire 1000. Le transistor 1000 comprend des éléments similaires à des éléments des transistors 100 et 700. Ces éléments seront désignés par les mêmes références et ne seront pas détaillés de nouveau.
[0088] Le transistor 1000 comprend, comme le transistor 100, la tranchée isolante 106 traversée par la deuxième partie 110 du collecteur, la face inférieure de la deuxième partie 110 étant en contact avec la première partie du collecteur. Cependant, la première partie du collecteur comprend, dans ce mode de réalisation, une couche 1002 en un matériau semiconducteur dopé de type N, de préférence du silicium, s'étendant sous la tranchée isolante 106 et sous la deuxième partie 110 du collecteur. La concentration en dopant dans la couche 1002 est graduelle, c'est-à-dire que la concentration en dopants diminue graduellement lorsque l'on s'éloigne de la tranchée isolante 106. Par exemple, la concentration en dopant de la couche 1002 est comprise entre environ 5χ10Λ18 et environ 5χ10Λ19 dopants/cmA3. Plus précisément, dans le plan de coupe de la figure 10, la couche 1002 s'étend d'un côté de la tranchée isolante 106 au côté opposé. Les extrémités de la couche 1002 sont en contact avec la face supérieure du
B17504- 18-GR3-0363 substrat 102. Les extrémités de la couche 1002 sont séparées de la tranchée isolante 106 par des régions 1004 en un matériau semiconducteur dopé N, par exemple du silicium polycristallin. Les régions 1004 sont dopées de manière sensiblement homogène, c'est-à-dire que la concentration de dopants est sensiblement égale dans l'ensemble des régions. Par exemple, la concentration en dopants dans les régions 1004 est comprise entre environ 10Λ19 et environ 10Λ20 dopants/cmA3. Les parties de la couche 1002 n'étant pas en contact avec des régions 1004 ou avec la deuxième partie 110 sont séparées des tranchées isolantes 106 par des poches d'air 1006.
[0089] Des régions 1008 du substrat 102, dopées N, peuvent être situées en contact avec les extrémités de la couche 1002. Ainsi, les contacts 128 situés sur le substrat 102 peuvent être connectés par l'intermédiaire des régions 1008, des régions 1004 et de la couche 1002.
[0090] La figure 11 représente deux structures 11A et 11B résultant d'étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 10.
[0091] La structure 11A résulte d'une étape au cours de laquelle une cavité est formée dans le substrat 102. La cavité est continue, c'est-à-dire qu'elle forme un volume sensiblement convexe.
[0092] Une couche 1100 est formée sur les parois et le fond de la cavité. La couche 1100 est en un matériau semiconducteur dopé N, de préférence en silicium polycristallin. La concentration de dopants est sensiblement homogène dans la couche 1100. La concentration de dopants est par exemple comprise entre environ 10Λ19 et environ 10Λ20 dopants/cmA3. La cavité est ensuite remplie de matériau isolant de manière à former la tranchée isolante 106.
B17504- 18-GR3-0363 [0093] La structure 11B résulte d'une étape au cours de laquelle la couche 1002 est formée par diffusion des dopants de la couche 1100. La diffusion pourra se poursuivre au cours du procédé de fabrication lorsque les conditions, par exemple de température, le permettent.
[0094] La figure 12 représente deux structures 12A et 12B résultant d'autres étapes d'un mode de réalisation d'un procédé de fabrication du mode de réalisation de la figure 10 .
[0095] La structure 12A résulte d'une étape au cours de laquelle les couches 200, 202, 204, 206, 208 et 210, décrites précédemment, sont formées. Une cavité 1200 est ensuite formée en regard d'une partie de la tranchée isolante 106. La cavité 1200 s'étend jusqu'à la couche 1002, c'est-à-dire que la cavité 1200 traverse les couches 210, 208, 206, 204, 202 et 200, la tranchée isolante 106, la couche 1100 et éventuellement tout ou partie de la couche 1002.
[0096] La structure 12B résulte d'une étape au cours de laquelle la deuxième partie 110 du collecteur est formée, par exemple par un procédé tel que celui décrit en relation avec la formation de la structure 3A.
[0097] De préférence, la deuxième partie 110 est formée par un procédé comprenant au moins une gravure des matériaux semiconducteurs et une croissance épitaxiale. Ainsi, au cours de l'étape résultant en la structure 12B, la couche 202 et la couche 1100 sont partiellement gravées à partir de la cavité 1200 et la deuxième partie 110 du collecteur est formée par croissance épitaxiale. Ce procédé de fabrication par épitaxie entraîne la formation de poches d'air 120 et 1006 aux emplacements où les couches 202 et 1100 sont gravées. A titre de variante, la couche 1100 peut être entièrement gravée et remplacée par des poches d'air.
B17504- 18-GR3-0363 [0098] La base 112 et la couche d'encapsulation 114 sont ensuite formées, comme cela a été décrit précédemment. Le procédé de fabrication du transistor 1000 comprend ensuite les mêmes étapes que le procédé de fabrication du transistor 100. Plus précisément, le procédé de fabrication du transistor 1000 comprend l'ensemble des étapes à partir de la formation de la base 112. Ces étapes ne seront donc pas détaillées de nouveau.
[0099] Le procédé de fabrication du transistor 1000 peut additionnellement comprendre une étape d'implantation de dopants de type N dans le substrat de manière à former les régions 1008. Cette implantation est par exemple similaire à celle des dopants des portions 708 et 710 du mode de réalisation de la figure 1, et est donc une implantation à faible puissance.
[0100] Un autre procédé de fabrication d'un transistor bipolaire comprendrait la formation d'une tranchée isolante en forme d'anneau dans le substrat et ensuite la formation d'une première partie du collecteur. La première partie du collecteur serait un caisson enterré dopé N, s'étendant sous la tranchée isolante, sous la partie du substrat située dans l'anneau formé par la tranchée isolante et sous la partie du substrat situé autour de la tranchée isolante. Une deuxième partie du collecteur serait ensuite formée par épitaxie sur le substrat 102, au-dessus de la partie du substrat située dans l'anneau formé par la tranchée isolante, et serait donc séparée de la première partie du collecteur par une région de substrat intrinsèque.
[0101] Un avantage des modes de réalisation décrits est que les première et deuxième parties du collecteur sont en contact En particulier, les première et deuxième parties du collecteur ne sont pas séparées par une région en matériau semiconducteur intrinsèque, tel que cela serait le cas dans l'autre procédé
B17504- 18-GR3-0363 décrit ci-dessus. Ainsi, la capacité du collecteur des modes de réalisation est inférieure à celle du transistor obtenu par l'autre procédé.
[0102] Un avantage du mode de réalisation de la figure 1 est que le dopage de la première partie 104 du collecteur est sensiblement homogène sous les tranchées et sous la deuxième partie du collecteur, ce qui n'est pas le cas si la tranchée à une forme d'anneau lors du dopage, comme dans le cas de l'autre procédé de fabrication.
[0103] Un autre avantage des modes de réalisation des figures 1 et 10 est que la formation de la deuxième partie 110 du collecteur ne risque pas d'entrainer des problèmes d'alignement. En effet, dans l'autre procédé de fabrication, la deuxième partie du collecteur, formée sur le substrat, peut ne pas être correctement alignée avec la partie du substrat située dans l'anneau formé par la tranchée isolante.
[0104] Un avantage des modes de réalisation des figures 7 et est que la première partie du collecteur comprend moins de défauts que dans le cas de l'autre procédé de fabrication. En effet, la formation des couches 706 et 1002 par diffusion et la formation des portions 708, 710 et 1008 par implantation à faible puissance entraîne la formation de peu de défaut, comparées à la formation du caisson enterré de l'autre procédé de fabrication.
[0105] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art.
[0106] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme
B17504- 18-GR3-0363 du métier à partir des indications fonctionnelles données ci dessus.

Claims (11)

  1. REVENDICATIONS
    1. Procédé de fabrication d'un transistor bipolaire (100,
    1000) comprenant une étape de formation d'une première partie (104, 1002, 1004) d'un collecteur s'étendant sous une tranchée isolante (106), et une étape de formation d'une deuxième partie (110) du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.
  2. 2. Procédé selon la revendication 1, dans lequel la formation de la deuxième partie (110) comprend la formation d'une première cavité (300, 1200) traversant la tranchée isolante (106) jusque-là continue.
  3. 3. Procédé selon la revendication 2, la formation de la première partie est effectuée avant la gravure de la première cavité (300, 1200) .
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la première partie (104) du collecteur est formée par implantation.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la formation de la deuxième partie du collecteur comprend la gravure d'un élément de conduction (202) et la formation d'une première poche d'air (120) entre la deuxième partie (110) du collecteur et l'élément de conduction (202) .
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la formation de la première partie (1002, 1004) du collecteur comprend la formation d'une deuxième cavité dans laquelle est déposée une couche (1100) de silicium polycristallin dopé N et qui est ensuite remplie par un matériau isolant.
    B17504- 18-GR3-0363
  7. 7. Procédé selon la revendication 6, dans lequel la formation de la première partie (1002, 1004) du collecteur comprend la diffusion de dopants de la couche (1100) de silicium polycristallin.
  8. 8. Procédé selon la revendication 6 ou 7, dans lequel la formation de la deuxième partie (110) du collecteur comprend la gravure de la couche (1100) de silicium polycristallin et la formation d'une deuxième poche d'air (1006) entre la deuxième partie (110) du collecteur et une région (1004) de la première partie (1002, 1004) du collecteur.
  9. 9. Transistor bipolaire comprenant une première partie (104, 1002, 1004) d'un collecteur s'étendant sous une tranchée isolante (106) et une deuxième partie (110) du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.
  10. 10. Transistor selon la revendication 9, dans lequel la deuxième partie (110) du collecteur est séparée d'un élément de conduction (116) par une poche d'air (120) .
  11. 11. Transistor selon la revendication 9 ou 10, dans lequel la deuxième partie du collecteur comprend une région (1004) dopée N de manière sensiblement homogène et une couche (1002), au moins partiellement en contact avec ladite région, dopée N de manière graduelle.
FR1859284A 2018-10-08 2018-10-08 Transistor bipolaire Active FR3087047B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1859284A FR3087047B1 (fr) 2018-10-08 2018-10-08 Transistor bipolaire
CN202410098662.0A CN117912945A (zh) 2018-10-08 2019-09-30 双极晶体管
CN201921652468.3U CN210723039U (zh) 2018-10-08 2019-09-30 双极晶体管
CN201910939656.2A CN111009574B (zh) 2018-10-08 2019-09-30 双极晶体管
US16/591,312 US11296205B2 (en) 2018-10-08 2019-10-02 Bipolar transistor
US17/685,780 US11837647B2 (en) 2018-10-08 2022-03-03 Bipolar transistor
US18/383,926 US20240063290A1 (en) 2018-10-08 2023-10-26 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1859284A FR3087047B1 (fr) 2018-10-08 2018-10-08 Transistor bipolaire

Publications (2)

Publication Number Publication Date
FR3087047A1 true FR3087047A1 (fr) 2020-04-10
FR3087047B1 FR3087047B1 (fr) 2021-10-22

Family

ID=65244169

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1859284A Active FR3087047B1 (fr) 2018-10-08 2018-10-08 Transistor bipolaire

Country Status (3)

Country Link
US (3) US11296205B2 (fr)
CN (3) CN210723039U (fr)
FR (1) FR3087047B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113539A1 (fr) 2020-08-24 2022-02-25 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire
FR3115393A1 (fr) 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3087047B1 (fr) 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147892A1 (en) * 2009-12-21 2011-06-23 Chiu Tzuyin Bipolar Transistor with Pseudo Buried Layers
US20130187198A1 (en) * 2012-01-25 2013-07-25 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US20130270649A1 (en) * 2012-04-11 2013-10-17 Stmicroelectronics Sa Bipolar transistor manufacturing method
US20150311911A1 (en) * 2006-09-27 2015-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Quantum Tunneling Devices and Circuits with Lattice-Mismatched Semiconductor Structures
US20160190277A1 (en) * 2014-06-04 2016-06-30 Infineon Technologies Dresden Gmbh Bipolar transistor structure and a method of manufacturing a bipolar transistor structure
US20170236923A1 (en) * 2016-02-16 2017-08-17 Stmicroelectronics Sa Bipolar transistor and method of manufacturing the same

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465214A (en) 1967-03-23 1969-09-02 Mallory & Co Inc P R High-current integrated-circuit power transistor
US4887144A (en) 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication
JP2809025B2 (ja) * 1992-02-28 1998-10-08 日本電気株式会社 バイポーラトランジスタ
JPH0897224A (ja) 1994-09-29 1996-04-12 Mitsubishi Electric Corp バイポーラトランジスタおよびその製造方法
DE19632412A1 (de) * 1996-08-05 1998-02-12 Sifu Hu Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
FR2799048B1 (fr) 1999-09-23 2003-02-21 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire vertical auto-aligne
US6521974B1 (en) 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
JP2002141476A (ja) 2000-11-07 2002-05-17 Hitachi Ltd ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法
US20030082882A1 (en) 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
US6870184B2 (en) 2003-07-30 2005-03-22 Innovative Technology Licensing, Llc Mechanically-stable BJT with reduced base-collector capacitance
JP2005259755A (ja) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US6940149B1 (en) 2004-03-11 2005-09-06 International Business Machines Corporation Structure and method of forming a bipolar transistor having a void between emitter and extrinsic base
CN100533680C (zh) * 2005-01-18 2009-08-26 Nxp股份有限公司 双极晶体管及其制造方法
US7622357B2 (en) 2006-05-25 2009-11-24 International Business Machines Corporation Semiconductor device structures with backside contacts for improved heat dissipation and reduced parasitic resistance
US7718496B2 (en) 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
DE102009001552A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US8067290B2 (en) 2009-01-27 2011-11-29 Infineon Technologies Ag Bipolar transistor with base-collector-isolation without dielectric
US8106455B2 (en) 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN102117749B (zh) 2009-12-31 2012-07-11 上海华虹Nec电子有限公司 双极晶体管的集电区和集电区埋层的制造工艺方法
CN102376775B (zh) 2010-08-26 2014-04-16 上海华虹宏力半导体制造有限公司 BiCMOS工艺中的寄生PIN器件及制造方法
CN102412274B (zh) 2011-01-13 2014-02-26 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
US8916951B2 (en) * 2011-09-23 2014-12-23 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor formed with multiple epitaxial layers
CN103066101B (zh) 2011-10-24 2016-08-17 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法
CN103035689B (zh) * 2012-05-23 2015-06-03 上海华虹宏力半导体制造有限公司 锗硅hbt的集电区引出结构及其制造方法
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US9219078B2 (en) 2013-04-18 2015-12-22 International Business Machines Corporation Simplified multi-threshold voltage scheme for fully depleted SOI MOSFETs
FR3005201A1 (fr) 2013-04-24 2014-10-31 St Microelectronics Crolles 2 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant
FR3005203B1 (fr) * 2013-04-26 2017-01-06 Commissariat Energie Atomique Circuit integre sur soi comprenant un transistor de protection contre des decharges electrostatiques
KR102056582B1 (ko) 2013-06-05 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9105677B2 (en) 2013-10-22 2015-08-11 International Business Machines Corporation Base profile of self-aligned bipolar transistors for power amplifier applications
ES2732019T3 (es) 2013-12-27 2019-11-20 Abengoa Bioenergia Nuevas Tecnologias Sa Proceso para la preparación de alcoholes superiores a partir de alcoholes inferiores por condensación de Guerbet
JP6219224B2 (ja) 2014-04-21 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9761701B2 (en) * 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
US9245951B1 (en) * 2014-09-16 2016-01-26 Globalfoundries Inc. Profile control over a collector of a bipolar junction transistor
US9543403B2 (en) 2015-01-21 2017-01-10 Globalfoundries Inc. Bipolar junction transistor with multiple emitter fingers
US9722057B2 (en) 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
US9368608B1 (en) 2015-06-25 2016-06-14 Globalfoundries Inc. Heterojunction bipolar transistor with improved performance and breakdown voltage
US10115810B2 (en) 2017-02-20 2018-10-30 Globalfoundries Inc. Heterojunction bipolar transistor with a thickened extrinsic base
US10186605B1 (en) 2017-10-13 2019-01-22 Stmicroelectronics (Crolles 2) Sas Cyclic epitaxy process to form air gap isolation for a bipolar transistor
US10224423B1 (en) 2017-10-13 2019-03-05 STMircoelectronics (Crolles 2) SAS Heterojunction bipolar transistor and method of manufacturing the same
FR3087048B1 (fr) 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3087047B1 (fr) * 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311911A1 (en) * 2006-09-27 2015-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Quantum Tunneling Devices and Circuits with Lattice-Mismatched Semiconductor Structures
US20110147892A1 (en) * 2009-12-21 2011-06-23 Chiu Tzuyin Bipolar Transistor with Pseudo Buried Layers
US20130187198A1 (en) * 2012-01-25 2013-07-25 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US20130270649A1 (en) * 2012-04-11 2013-10-17 Stmicroelectronics Sa Bipolar transistor manufacturing method
US20160190277A1 (en) * 2014-06-04 2016-06-30 Infineon Technologies Dresden Gmbh Bipolar transistor structure and a method of manufacturing a bipolar transistor structure
US20170236923A1 (en) * 2016-02-16 2017-08-17 Stmicroelectronics Sa Bipolar transistor and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113539A1 (fr) 2020-08-24 2022-02-25 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire
FR3115393A1 (fr) 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication
US11798937B2 (en) 2020-10-19 2023-10-24 Stmicroelectronics (Crolles 2) Sas Bipolar transistor and manufacturing method

Also Published As

Publication number Publication date
CN111009574A (zh) 2020-04-14
US20220190140A1 (en) 2022-06-16
US20200111890A1 (en) 2020-04-09
CN210723039U (zh) 2020-06-09
CN117912945A (zh) 2024-04-19
CN111009574B (zh) 2024-01-30
US20240063290A1 (en) 2024-02-22
US11837647B2 (en) 2023-12-05
US11296205B2 (en) 2022-04-05
FR3087047B1 (fr) 2021-10-22

Similar Documents

Publication Publication Date Title
EP3273483B1 (fr) Procédé de fabrication d'un transistor bipolaire de type pnp en parallèle de la fabrication d'un transistor bipolaire de type npn et de transistors mos à canal n et à canal p
FR3087047A1 (fr) Transistor bipolaire
FR3087048A1 (fr) Transistor bipolaire
FR3047838A1 (fr) Transistor bipolaire et son procede de fabrication
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP0996146A1 (fr) Procédé de formation d'un caisson isolé dans une plaquette de silicium
EP0843350A1 (fr) Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS
FR2795233A1 (fr) Procede de fabrication autoaligne de transistors bipolaires
EP1058302A1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
EP3745468A1 (fr) Structure de transistor
EP1146561A1 (fr) Procédé de réalisation d'un transistor bipolaire
FR3091024A1 (fr) Photodiode à avalanche à photon unique
FR2858877A1 (fr) Transistor bipolaire a heterojonction
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3098014A1 (fr) Composé intermétallique
EP0848429B1 (fr) Transistor bipolaire à isolement par caisson
EP0872893A1 (fr) Transistor PNP latéral dans une technologie BICMOS
FR3113539A1 (fr) Transistor bipolaire
EP2479785A1 (fr) Dispositif à effet de champ muni d'une zone barrière de diffusion de dopants localisée et procédé de réalisation
EP0037764B1 (fr) Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire
EP4020598A1 (fr) Diodes fines
FR3098015A1 (fr) Procédé de réalisation d’une diode
EP4243061A1 (fr) Transistor mos sur structure soi
EP3872843A1 (fr) Procédé de fabrication d'un transistor bipolaire et transistor bipolaire susceptible d'être obtenu par un tel procédé
FR3098016A1 (fr) Procédé de réalisation d’une diode

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200410

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6