FR3005201A1 - Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant - Google Patents

Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant Download PDF

Info

Publication number
FR3005201A1
FR3005201A1 FR1353728A FR1353728A FR3005201A1 FR 3005201 A1 FR3005201 A1 FR 3005201A1 FR 1353728 A FR1353728 A FR 1353728A FR 1353728 A FR1353728 A FR 1353728A FR 3005201 A1 FR3005201 A1 FR 3005201A1
Authority
FR
France
Prior art keywords
layer
gate
region
metal
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1353728A
Other languages
English (en)
Inventor
Sylvain Baudot
Pierre Caubet
Florian Domengie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1353728A priority Critical patent/FR3005201A1/fr
Priority to US14/254,994 priority patent/US9257518B2/en
Publication of FR3005201A1 publication Critical patent/FR3005201A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

Le procédé de réalisation d'au moins un transistor MOS, comprend une formation de régions dopées de source et de drain comportant un recuit d'activation des dopants (RC) et, préalablement à ladite formation des régions de source et de drain, une formation au dessus d'un substrat d'une région diélectrique (2) et une formation d'une grille (3) comportant une formation d'une région de grille métallique (30). La formation de la région de grille métallique (30) comprend une formation d'une couche d'un premier matériau (301) destiné à diminuer la valeur absolue de la tension de seuil du transistor, et une configuration d'une partie (302) de la région de grille métallique de façon à former également une barrière de diffusion au dessus de ladite couche du premier matériau.

Description

Procédé de réalisation d'un transistor MOS à grille métallique, en particulier un transistor PMOS, et circuit intégré correspondant L'invention concerne les circuits intégrés, notamment la réalisation de transistors MOS à grilles métalliques. Un transistor MOS, qu'il soit un transistor NMOS ou PMOS, possède classiquement des régions de source et de drain ainsi qu'une grille isolée du substrat par une région diélectrique, communément désignée par l'homme du métier sous le vocable « oxyde de grille ». Le polysilicium dopé a été longtemps utilisé comme matériau de grille, notamment pour les noeuds technologiques de 120 nm à 45 nm. En tant que matériau semi-conducteur, son niveau de Fermi est ajustable dans toute la bande interdite du silicium par l'implantation de dopants, ce qui permet d'ajuster des caractéristiques électrique désirées notamment la tension de seuil. A l'origine, le dioxyde de silicium (Si02) a été employé comme oxyde de grille. Cependant, avec l'évolution technologique, l'épaisseur de l'oxyde de grille diminue, ce qui a pour effet d'augmenter le courant de fuite tunnel. Il a été alors nécessaire d'employer un oxyde de grille de permitivité diélectrique plus élevée. C'est la raison pour laquelle dans un premier temps l'oxyde de grille a été nitruré pour devenir de l'oxynitrure de silicium (SiON), ce qui permet d'augmenter sa constante diélectrique relative.
Cependant, les transistors présentant des grilles polysilicium ainsi que des oxydes de grilles formés de SiON présentent un courant de fuite important associé à un phénomène de désertion (« depletion », en langue anglaise) du polysilicium, ce qui conduit à des tensions de seuil importantes pour les transistors.
Il a alors été envisagé d'insérer entre l'oxynitrure de silicium et la grille en polysilicium un matériau à forte permittivité (dit matériau « High-K » en langue anglaise) présentant des constantes diélectriques relatives K supérieures à 10.
Ceci permet de réduire le courant de fuite tunnel mais laisse subsister le phénomène de désertion de la grille en polysilicium, conduisant donc toujours à une tension de seuil élevée. De façon à diminuer la tension de seuil du transistor, il est alors proposé, en particulier pour des noeuds technologiques 28 nanomètres et inférieurs, de remplacer la grille en polysilicium par une couche métallique d'un matériau « milieu de bande » (« mid gap » en langue anglaise) c'est-à-dire dont le travail de sortie se situe sensiblement entre le niveau de la bande de conduction du silicium et le niveau de la bande de valence du silicium. Deux solutions existent principalement pour réaliser une grille métallique. Une première solution consiste à déposer l'empilement région diélectrique/grille métallique après la réalisation des régions dopées de source et de drain et le recuit d'activation des dopants. Il s'agit d'une architecture dite « gate last » selon un acronyme anglosaxon bien connu de l'homme du métier. Ceci permet d'élargir le champ des métaux possibles ayant un travail de sortie élevé pour ajuster les caractéristiques du dispositif.
Par contre, un tel procédé de fabrication est significativement plus complexe et les règles de conception des circuits plus contraignantes. Une autre solution consiste à réaliser la grille métallique avant la réalisation des régions dopées de source et de drain et le recuit d'activation des dopants. Une telle architecture est dite « gate first » selon une dénomination anglosaxonne bien connue de l'homme du métier. Une telle architecture simplifie la fabrication et la conception des circuits. Cependant, elle fait subir à l'empilement grille/diélectrique le recuit d'activation des dopants à plus de 10000. Il s'agit là d'une contrainte majeure qui limite le choix des matériaux. A titre d'exemple non limitatif, le couple TiN/HfSiON a été retenu pour sa stabilité thermique, le nitrure de titane présentant, lorsqu'il est recuit à plus de 1000°C, un travail de sortie proche de 4,6 eV.
Un tel empilement de grille permet ainsi de réduire le courant de fuite et d'éviter le phénomène de désertion, ce qui permet de diminuer la tension de seuil du transistor. Selon un mode de mise en oeuvre et de réalisation, il est proposé de diminuer encore la valeur absolue de la tension de seuil d'un transistor, c'est-à-dire de diminuer la tension de seuil positive d'un transistor NMOS ou d'augmenter la tension de seuil négative d'un transistor PMOS. A cet égard il a été observé que la présence d'une variation locale de potentiel (ou dipôle) dans la région diélectrique du transistor provenant d'une adjonction d'un matériau spécifique dans la région de grille métallique, par exemple de l'aluminium pour un transistor PMOS ou du lanthane pour un transistor NMOS, permettait de diminuer la valeur absolue de la tension de seuil du transistor. Cela étant, les inventeurs ont observé, dans les architectures de grille du type « gate first », que la quantité d'aluminium par exemple, ou de lanthane par exemple, présente in fine dans la région diélectrique, était bien inférieure à la quantité de ce même matériau introduit dans la région de grille métallique lors du procédé de fabrication. Et, les inventeurs ont alors identifié la cause de ce problème comme venant du recuit d'activation des dopants qui provoque une diffusion des atomes de ce matériau non seulement vers la région diélectrique, mais également vers la région supérieure de la grille. En conséquence, les inventeurs proposent de configurer une partie de la région de grille métallique de façon à former également une barrière de diffusion au-dessus de la couche du matériau destinée à diminuer la valeur absolue de la tension de seuil du transistor. Ainsi, selon un aspect, il est proposé un procédé de réalisation d'au moins un transistor MOS, par exemple un transistor NMOS ou un transistor PMOS, comprenant une formation de régions dopées de source et de drain comportant un recuit d'activation des dopants et, préalablement à ladite formation des régions de source et de drain, une formation au-dessus d'un substrat d'une région diélectrique et une formation d'une grille comportant une formation d'une région de grille métallique. Il s'agit donc là notamment d'une architecture de grille du type « gate first ».
Selon une caractéristique générale de cet aspect, la formation de la région de grille métallique comprend une formation d'une couche d'un premier matériau, par exemple de l'aluminium dans le cas d'un transistor PMOS, ou bien du lanthane dans le cas d'un transistor NMOS, destinée à diminuer la valeur absolue de la tension de seuil du transistor, et une configuration d'une partie de la région de grille métallique de façon à former également une barrière de diffusion au-dessus de ladite couche du premier matériau. Ainsi, la combinaison de la couche du premier matériau et de la barrière diffusion permet de limiter, voire de supprimer, toute diffusion du premier matériau vers la région supérieure de la grille métallique et de concentrer cette diffusion en direction de la région diélectrique. Par ailleurs, c'est une partie de la région de grille métallique qui est configurée pour former cette barrière de diffusion, de façon à conserver les propriétés de grille du matériau de grille.
Ainsi, selon un mode de mise en oeuvre, on configure une première couche métallique de grille formée au-dessus de ladite couche du premier matériau en tant que barrière de diffusion. Et, cette première couche métallique de grille, dont l'épaisseur est à titre indicatif de l'ordre de quelques dizaines d'Angstrôms, par exemple comprise entre 20 et 40 Angstrôms, est par exemple une couche de nitrure de titane ayant une densité supérieure à 4,5 g/cm3, préférentiellement supérieure à 4,8 g/cm3, et typiquement égale à 4,9 g/cm3. Une telle densité de nitrure de titane peut être obtenue par un dépôt physique en phase vapeur à une pression de l'ordre de 10 mTorr, alors qu'habituellement le nitrure de titane est déposé à une pression de 3 mTorr. Bien que la couche de nitrure de titane initiale ait été densifiée pour atteindre par exemple une densité de 4,9 g/cm3, et former ainsi ladite barrière de diffusion, le nitrure de titane ainsi densifié conserve ses propriétés de matériau de grille, et notamment son travail de sortie qui est de l'ordre de 4,6 eV. Par ailleurs, la composition chimique du nitrure de titane ainsi densifié n'est pas modifiée par rapport au nitrure de titane initial. Ainsi, à titre indicatif, le pourcentage d'azote dans le nitrure de titane reste de l'ordre de 51 à 52% atomique Par ailleurs la contrainte du nitrure de titane ainsi densifié est peu modifiée par rapport à celle du nitrure de titane classique, et reste donc compatible avec celle d'un matériau de grille. A titre indicatif la valeur de cette contrainte compressive est de l'ordre de -1.5 à -2.5 GPa Comme indiqué ci-avant, ledit au moins transistor MOS peut être un transistor PMOS.
Dans ce cas, à titre d'exemple non limitatif, la formation de la région diélectrique peut comprendre une formation d'une couche d'interface comportant un oxyde de silicium, par exemple du SiON, surmontée d'un matériau diélectrique à forte permitivité, par exemple de l'oxynitrure de silicium-hafnium (HfSiON) ou bien du dioxyde d'hafnium (Hf02). Et la formation de la région métallique de grille comprend alors avantageusement une formation d'une couche métallique initiale en nitrure de titane au-dessus de la région diélectrique et une formation d'une couche d'aluminium en tant que couche dudit premier matériau au-dessus de la couche métallique initiale, et une formation de la couche barrière en nitrure de titane ayant une densité supérieure à 4,5 g/cm3, par exemple 4,9 g/cm3 au-dessus de ladite couche du premier matériau. La couche initiale de titane, quoique non indispensable, est avantageuse car elle permet de limiter encore les courants de fuite, ce qui est intéressant dans certaines applications. Selon un mode de mise en oeuvre, on peut réaliser, conjointement au transistor PMOS, au moins un transistor NMOS comportant également une formation de régions dopées de source et de drain incluant ledit recuit d'activation des dopants, et préalablement à ladite formation des régions de source et de drain, une formation d'une région diélectrique ainsi qu'une formation d'une grille au-dessus de ladite région diélectrique comportant une formation d'une région de grille métallique incluant une formation d'une couche d'un deuxième matériau, par exemple une couche de lanthane, destinée à diminuer la valeur absolue de la tension de seuil du transistor NMOS.
La formation de la région de grille métallique du transistor NMOS peut comprendre également la formation d'au moins une deuxième couche métallique de grille, par exemple en nitrure de titane, au-dessus de la couche du deuxième matériau, par exemple le lanthane. La formation de la région de grille métallique du transistor PMOS comprend alors une formation au-dessus de la première couche métallique de grille, c'est-à-dire celle formant barrière de diffusion, de la couche du deuxième matériau, par exemple le lanthane, surmontée de ladite deuxième couche métallique de grille, c'est-à-dire une autre couche de nitrure de titane.
Selon un autre aspect, il est proposé un circuit intégré comprenant au moins un transistor MOS comportant une région diélectrique disposée au-dessus d'un substrat et une grille située au-dessus de la région diélectrique et comportant une région métallique de grille.
Selon une caractéristique générale de cet autre aspect, la région métallique de grille comporte une couche d'un premier matériau destinée à diminuer la valeur absolue de la tension de seuil du transistor, la région diélectrique incorpore une quantité dudit premier matériau, par exemple de l'aluminium, et une partie de ladite région métallique de grille est configurée pour former également une barrière de diffusion au-dessus de ladite couche du premier matériau. Selon un mode de réalisation, la région métallique de grille comprend, au-dessus de la couche de premier matériau, une première couche métallique de grille configurée pour former ladite barrière de diffusion, par exemple du nitrure de titane densifié ayant une densité de l'ordre par exemple de 4,9 g/cm3 tout en ayant un travail de sortie de l'ordre de 4,6 eV, un pourcentage d'azote de l'ordre de 51 à 52% atomique et une contrainte compressive de l'ordre de -1.5 à -2.5 GPa Lorsque le transistor est un transistor PMOS, la région métallique de grille peut comprendre une couche métallique de grille initiale en nitrure de titane au-dessus de la région diélectrique (formée par exemple d'un oxyde de silicium surmonté d'un matériau diélectrique à forte permittivité), une couche d'aluminium en tant que couche dudit premier matériau au-dessus de la couche métallique initiale et la couche barrière en nitrure de titane densifiée avec une densité supérieure à 4,5 g/cm3. Le transistor PMOS comprend alors par exemple un pic de concentration d'aluminium à l'interface entre le matériau diélectrique à forte permitivité et la couche métallique de grille initiale en nitrure de titane. Par ailleurs, la dose d'aluminium dans le matériau diélectrique à forte permitivité est avantageusement supérieure à 1015 atomes/cm2. Selon un mode de réalisation, le circuit intégré comprend en outre au moins un transistor NMOS comportant une grille au dessus d'une région diélectrique, ladite grille possédant une région métallique de grille incluant une couche d'un deuxième matériau destiné à diminuer la valeur absolue de la tension de seuil du transistor NMOS et au moins une deuxième couche métallique de grille, et la région métallique de grille dudit au moins un transistor PMOS comprend au dessus de ladite première couche métallique de grille, ladite couche du deuxième matériau surmontée de ladite deuxième couche métallique de grille. La couche du deuxième matériau peut être une couche de lanthane et ladite deuxième couche métallique de grille peut être une couche de nitrure de titane. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 6 ont trait à différents modes de mise en oeuvre du procédé et de réalisation d'un circuit intégré selon l'invention. Les figures 1 et 2 illustrent schématiquement un exemple de réalisation d'une grille métallique du type architecture « gate first », d'un transistor TR, que ce transistor soit un transistor NMOS ou PMOS.
Plus précisément, on forme au-dessus d'un substrat semiconducteur 1 d'une plaquette (« wafer » en langue anglaise), une région diélectrique 2 composée ici d'une couche d'interface 20, par exemple en oxynitrure de silicium SiON surmontée d'une couche d'un matériau à forte permittivité (High-K) dont la constante diélectrique relative K est par exemple supérieure à 10. Ce matériau 21 peut être de l'oxynitrure de silicium-hafnium (HfSiON). Puis, on forme sur la région diélectrique 2, un empilement formé de métal généralement surmonté de silicium amorphe. Après gravure de l'empilement ainsi formé, on obtient la structure illustrée sur la figure 1, c'est à dire une région de grille métallique 30 surmontée généralement par une région de grille 31 comportant du silicium amorphe (a-Si), les régions 30 et 31 formant la grille 3 du transistor TR. Puis, comme illustré sur la figure 2, on réalise sur les flancs de la grille 3 des régions latérales isolantes 4 (« spacer », en langue anglaise) et l'on procède ensuite à une implantation de dopants de part et d'autre de la grille de façon à former des régions de source S et de drain D. Cette opération est suivie d'un recuit d'activation des dopants RC, généralement effectué à une température supérieure à 1000°C, par exemple 1050°C. Les étapes ultérieures de réalisation du transistor sont classiques et connues en soi et ne sont pas détaillées ici.
On se réfère maintenant plus particulièrement à la figure 3 pour illustrer plus en détails un exemple de formation de la région métallique de grille 30 du transistor TR. On suppose dans l'exemple illustré sur la figure 3, que le transistor TR est un transistor PMOS d'un circuit intégré CI réalisé dans une technologie 28 nm, du type substrat massif ou du type silicium sur isolant (SOI : Silicon On Insulator), par exemple du type silicium sur isolant totalement déserté (FD SOI : Fully Depleted SOI). Pour former la région de grille métallique 30, on forme tout d'abord, sur la région diélectrique 2, et plus particulièrement sur le matériau 21 à forte permitivité électrique, une couche initiale métallique, par exemple en nitrure de titane 300. Cette formation peut s'effectuer de façon classique par un dépôt physique en phase vapeur à une pression de l'ordre de 3 mTorr. Cette couche 300 peut avoir par exemple une épaisseur de l'ordre de 10 Angstrôms. Puis, on dépose une couche d'aluminium 301 destinée, comme on le verra plus en détails ci-après, à diminuer la valeur absolue de la tension de seuil du transistor. L'épaisseur de cette couche d'aluminium peut être typiquement de l'ordre de quelques Angstrôms, par exemple 2,2 Angstrôms. Puis, on dépose sur la couche d'aluminium 301, une couche métallique 302 formant barrière de diffusion, et formée ici de TiN densifié par rapport au TiN de la couche 300. L'épaisseur de cette couche formant barrière de diffusion est par exemple de l'ordre de 25 Angstrôms. La densité du TiN de la couche 302 est supérieure à la densité d'une couche classique de TiN telle que la couche 300, c'est-à-dire 4,5 g/cm'. La densité est préférentiellement supérieure à 4,8 g/cm', par exemple égale à 4,9 g/cm'.
Cette couche de TiN plus dense peut être obtenue par un dépôt plasma en phase vapeur avec des conditions de pression modifiées. Plus précisément, comme illustré sur la figure 4, la plaquette 54 sur laquelle va être déposée la couche 302 est disposée dans un réacteur 5 équipé d'une pompe 50 et d'une valve 51. A l'autre extrémité du réacteur est disposée une cible 53 en titane ainsi qu'un aimant rotatif 54. Un flux d'argon Ar, par exemple avec un débit de 20 sccm (« standard cubic centimeters per minute » : c'est-à-dire 20 cm3/mn dans les conditions standards suivantes 0°C et 101,325 KPa) et d'azote N2, par exemple avec un débit de 45 sccm, est introduit dans la chambre et vient bombarder la cible 53. La puissance en courant continu est par exemple de 700W et la puissance radiofréquence est par exemple de 600W. Le nitrure de titane est alors déposé sur la plaquette 54 (les débits et puissances donnés ci-dessus à titre d'exemple correspondent à un réacteur destiné à traiter des plaquettes de 300 mm de diamètre ; l'homme de l'art sera bien sûr les adapter pour des réacteurs destinés à traiter des plaquettes de diamètre différent). Par rapport aux conditions de dépôt classique d'une couche de nitrure de titane, la pression dans la chambre 55 est ici de 10 mTorr (obtenue par exemple en ajustant la position de la valve) alors qu'elle est classiquement de 3 mTorr. Par ailleurs, la température du substrat est de l'ordre de 20°C. Les inventeurs ont en effet observé que de telles conditions permettaient d'augmenter la densité d'une couche de 25 Angstrôms pour atteindre de l'ordre de 4,9 à 5 g/cm'. Une augmentation de la pression trop importante, par exemple 15 mTorr, aurait conduit à une dégradation du TiN formé. Et, il est remarquable de constater que ce TiN ainsi densifié conserve ses propriétés de matériau de grille, à savoir un travail de sortie de l'ordre de 4,6 eV, une proportion d'azote de l'ordre de 51 à 52% atomique, et une contrainte compressive de l'ordre de-1.5 à -2.5 GPa Bien que cela ne soit pas indispensable, la formation de la région métallique de grille 30 du transistor PMOS TR de la figure 3 se poursuit par la formation au-dessus de la couche 302 d'une couche 303 de lanthane elle-même surmontée d'une couche 304 de nitrure de titane classique, par exemple ayant une épaisseur de 65 Angstrôms. En fait, comme on va le voir plus en détails ci-après, ces deux couches 303 et 304 proviennent de la formation conjointe de transistors NMOS sur la plaquette.
Après recuit d'activation des dopants, l'aluminium contenu dans la couche 301 diffuse essentiellement (flèches Df figure 3) vers la région diélectrique 2 en raison de la présence de la barrière de diffusion 302.
Cela étant, après ce recuit, il subsiste néanmoins dans la région métallique de grille 30 un reliquat de couche d'aluminium 301 entre les deux couches 300 et 302 de TiN. Par ailleurs, comme le montre la courbe CV de la figure 5, la présence de cette barrière de diffusion au-dessus de la couche 301 se traduit, dans le transistor TR réalisé, par la présence d'un pic d'aluminium à l'interface entre le nitrure de titane TiN de la couche 300 et l'oxynitrure de silicium-hafnium 21 de la région diélectrique 2. Par ailleurs, la dose d'aluminium dans la région diélectrique est supérieure à 1015 atomes/cm2 et égale dans cet exemple à 1,1 1015 atomes/cm2. Il a par ailleurs été montré que la présence de la barrière de diffusion 302 a permis une diminution de la valeur absolue de la tension de seuil du transistor de l'ordre de 60 mV. Il est bien entendu possible, comme illustré sur la figure 6, de réaliser conjointement des transistors NMOS TR2 et PMOS TR1 sur une même plaquette. A cet égard, après avoir formé sur le substrat 1 du circuit intégré la région diélectrique 20, 21, on forme, sur l'ensemble de la plaquette au-dessus de la région diélectrique, l'empilement de couches 300, 301 et 302. Puis, cet empilement de couches, destiné au transistor PMOS, est retiré aux emplacements dans lesquels devront être réalisés les grilles des transistors NMOS. On dépose alors sur l'ensemble de la plaquette, c'est-à-dire sur la région diélectrique 20, 21 en ce qui concerne les transistors NMOS et sur la couche 302 en ce qui concerne les transistors PMOS, une couche 600 formée d'un matériau destiné à abaisser la valeur absolue de la tension de seuil du transistor NMOS, en l'espèce une couche de lanthane La, par exemple de 4 Angstrôms, surmontée d'une couche classique de nitrure de titane TiN 601, par exemple de 65 Angstrôms d'épaisseur.
On recouvre ensuite l'ensemble d'une couche de polysilicium 7 Et, après recuit d'activation des dopants, on retrouve l'interface entre l'oxynitrure de silicium et le matériau à forte permitivité relative, des dipôles DPP d'aluminium sous la grille du transistor PMOS et des dipôles DPN de lanthane sous les grilles des transistors NMOS. L'invention n'est pas limitée aux modes de mise en oeuvre et de réalisation qui viennent décrits mais en embrasse toutes les variantes.
Ainsi, il aurait été possible de former une barrière de diffusion au-dessus de la couche de lanthane pour réaliser les transistors NMOS, par exemple également en nitrure de titane densifié. Par ailleurs, bien que l'on ait décrit de l'aluminium comme matériau destiné à diminuer la valeur absolue de la tension de seuil d'un transistor PMOS, on aurait pu utiliser les matériaux suivants : Rh, Re, Ni, Au, Pd, Ir, Ru, Os, Pt... De même, en ce qui concerne les transistors NMOS, on aurait pu utiliser à la place du lanthane La, les matériaux suivants : Zr, ti, Cr, Mo, Ag, Co.
Enfin, on pourrait remplacer le nitrure de titane par un autre métal milieu de bande, comme par exemple le cuivre ou le tungstène.

Claims (21)

  1. REVENDICATIONS1. Procédé de réalisation d'au moins un transistor MOS, comprenant une formation de régions dopées de source et de drain comportant un recuit d'activation des dopants (RC) et, préalablement à ladite formation des régions de source et de drain, une formation d'une région diélectrique (2) au dessus d'un substrat et une formation d'une grille (3) au-dessus de la région diélectrique comportant une formation d'une région de grille métallique (30), caractérisé en ce que la formation de la région de grille métallique (30) comprend une formation d'une couche d'un premier matériau (301) destiné à diminuer la valeur absolue de la tension de seuil du transistor, et une configuration d'une partie (302) de la région de grille métallique de façon à former également une barrière de diffusion au dessus de ladite couche du premier matériau.
  2. 2. Procédé selon la revendication 1, dans lequel on configure une première couche métallique de grille (302) formée au dessus de ladite couche du premier matériau en tant que barrière de diffusion.
  3. 3. Procédé selon la revendication 2, dans lequel l'épaisseur de la première couche métallique (302) est comprise entre 20 et 40 Angstrôms.
  4. 4. Procédé selon l'une des revendications précédentes, dans lequel la première couche métallique de grille (302) est une couche de nitrure de titane ayant une densité supérieure à 4,5 g/cm3, préférentiellement supérieure à 4,8 g/ cm', par exemple égale à 4,9 g/ CM3 .
  5. 5. Procédé selon la revendication 4, dans lequel la formation de la couche de nitrure de titane (302) comprend un dépôt physique en phase vapeur à une pression de l'ordre de 10 mTorr.
  6. 6. Procédé selon la revendication 4 ou 5, dans lequel le travail de sortie du nitrure de titane (302) est de l'ordre de 4,6 eV et lepourcentage d'azote dans le nitrure de titane est de l'ordre de 51% atomique à 52% atomique.
  7. 7. Procédé selon l'une des revendications précédentes, dans lequel ledit au moins un transistor MOS (TR) est un transistor PMOS.
  8. 8. Procédé selon la revendication 7 prise en combinaison avec l'une des revendications 3 à 6, dans lequel la formation de la région diélectrique comprend une formation d'une couche d'interface (20) comportant un oxyde de silicium surmontée d'un matériau diélectrique à forte permittivité (21), et la formation de la région métallique de grille (30) comprend une formation d'une couche métallique initiale (300) en nitrure de titane au dessus de la région diélectrique, une formation d'une couche d'aluminium (301) en tant que couche dudit premier matériau au dessus de la couche métallique initiale, et une formation de la couche barrière en nitrure de titane (302) ayant une densité supérieure à 4,5 g/ cm' au dessus de ladite couche du premier matériau.
  9. 9. Procédé selon la revendication 7 ou 8, comprenant en outre une réalisation d'au moins un transistor NMOS (TR2) comportant une formation de régions dopées de source et de drain incluant ledit recuit d'activation des dopants et, préalablement à ladite formation des régions de source et de drain, une formation d'une région diélectrique, et une formation d'une grille au dessus de ladite région diélectrique comportant une formation d'une région de grille métallique incluant une formation d'une couche (600) d'un deuxième matériau destiné à diminuer la valeur absolue de la tension de seuil du transistor NMOS, et d'au moins une deuxième couche métallique de grille (601) au dessus de la couche de deuxième matériau, et la formation de la région de grille métallique (30) dudit au moins un transistor PMOS comprend une formation au dessus de ladite première couche métallique de grille (302) de ladite couche du deuxième matériau (600) surmontée de ladite deuxième couche métallique de grille (601).
  10. 10. Procédé selon la revendication 9, dans lequel la couche (600) du deuxième matériau est une couche de lanthane, et laditedeuxième couche métallique de grille (601) est une couche de nitrure de titane.
  11. 11. Circuit intégré comprenant au moins un transistor comportant une région diélectrique (2) disposée au dessus d'un substrat et une grille (3) située au dessus de la région diélectrique et comportant une région métallique de grille (30), caractérisé en ce que la région métallique de grille (30) comporte une couche d'un premier matériau (301) destiné à diminuer la valeur absolue de la tension de seuil du transistor, en ce que ladite région diélectrique (2) incorpore une quantité dudit premier matériau, et en ce qu'une partie (302) de ladite région métallique de grille est configurée pour former également une barrière de diffusion au dessus de ladite couche du premier matériau.
  12. 12. Circuit selon la revendication 11, dans lequel la région métallique de grille comprend au dessus de la couche de premier matériau (301) une première couche métallique de grille (302) configurée pour former ladite barrière de diffusion.
  13. 13. Circuit selon la revendication 12, dans lequel l'épaisseur de la première couche métallique (302) est comprise entre 20 et 40 Angstrôms.
  14. 14. Circuit selon la revendication 12 ou 13, dans lequel la première couche métallique de grille (302) comprend du nitrure de titane ayant une densité supérieure à 4,5 g/ cm3, préférentiellement supérieure à 4,8 g/ cm3, par exemple égale à 4,9 g/ cm3.
  15. 15. Circuit intégré selon la revendication 14, dans lequel le travail de sortie du nitrure de titane est de l'ordre de 4,6 eV et le pourcentage d'azote dans le nitrure de titane est de l'ordre de 51% à 52% atomique.
  16. 16. Circuit selon l'une des revendications 11 à 15, dans lequel ledit au moins un transistor est un transistor PMOS.
  17. 17. Circuit selon la revendication 16 prise en combinaison avec l'une des revendications 12 à 15, dans lequel la région diélectrique comprend une couche d'interface (20) comportant un oxyde de silicium surmontée d'un matériau diélectrique à forte permittivité (21), et larégion métallique de grille comprend une couche métallique de grille initiale (300) en nitrure de titane au dessus de la région diélectrique, une couche d'aluminium (301) en tant que couche dudit premier matériau au dessus de la couche métallique initiale, et la couche barrière en nitrure de titane (302) ayant une densité supérieure à 4,5 g/ cm3 au dessus de ladite couche du premier matériau.
  18. 18. Circuit selon la revendication 17, dans lequel le transistor PMOS comprend un pic de concentration d'aluminium à l'interface entre le matériau diélectrique à forte permittivité (21) et la couche métallique de grille initiale en nitrure de titane (300).
  19. 19. Circuit selon la revendication 17 ou 18, dans lequel la dose d'aluminium dans le matériau diélectrique à forte permittivité (21) est supérieure à 1015at/ cm2.
  20. 20. Circuit selon l'une des revendications 16 à 19, comprenant en outre au moins un transistor NMOS (TR2) comportant une grille au dessus d'une région diélectrique, ladite grille possédant une région métallique de grille incluant une couche (600) d'un deuxième matériau destiné à diminuer la valeur absolue de la tension de seuil du transistor NMOS et au moins une deuxième couche métallique de grille (601), et la région métallique de grille dudit au moins un transistor PMOS (TR1) comprend au dessus de ladite première couche métallique de grille (302), ladite couche du deuxième matériau (600) surmontée de ladite deuxième couche métallique de grille (601).
  21. 21. Circuit selon la revendication 20, dans lequel la couche du deuxième matériau (600) est une couche de lanthane, et ladite deuxième couche métallique de grille (601) est une couche de nitrure de titane.
FR1353728A 2013-04-24 2013-04-24 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant Withdrawn FR3005201A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1353728A FR3005201A1 (fr) 2013-04-24 2013-04-24 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant
US14/254,994 US9257518B2 (en) 2013-04-24 2014-04-17 Method for producing a metal-gate MOS transistor, in particular a PMOS transistor, and corresponding integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1353728A FR3005201A1 (fr) 2013-04-24 2013-04-24 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant

Publications (1)

Publication Number Publication Date
FR3005201A1 true FR3005201A1 (fr) 2014-10-31

Family

ID=48782429

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1353728A Withdrawn FR3005201A1 (fr) 2013-04-24 2013-04-24 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant

Country Status (2)

Country Link
US (1) US9257518B2 (fr)
FR (1) FR3005201A1 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768171B2 (en) * 2015-12-16 2017-09-19 International Business Machines Corporation Method to form dual tin layers as pFET work metal stack
EP3300113A1 (fr) * 2016-09-27 2018-03-28 STMicroelectronics (Crolles 2) SAS Circuit integre a transistors mos et son procede de fabrication
US10665450B2 (en) * 2017-08-18 2020-05-26 Applied Materials, Inc. Methods and apparatus for doping engineering and threshold voltage tuning by integrated deposition of titanium nitride and aluminum films
KR102379707B1 (ko) * 2017-09-13 2022-03-28 삼성전자주식회사 반도체 소자
US20190259618A1 (en) * 2018-02-19 2019-08-22 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of a work function metal for a mosfet gate having a uniaxial grain orientation
US10811413B2 (en) 2018-08-13 2020-10-20 International Business Machines Corporation Multi-threshold vertical FETs with common gates
FR3087048B1 (fr) 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3087047B1 (fr) 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire
FR3113539B1 (fr) 2020-08-24 2022-09-23 St Microelectronics Crolles 2 Sas Transistor bipolaire
US20220262928A1 (en) * 2021-02-14 2022-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Device Providing Multiple Threshold Voltages And Methods Of Making The Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030125A1 (en) * 2000-03-14 2001-10-18 D'couto Gerard Chris PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter
US20100133623A1 (en) * 2008-11-28 2010-06-03 Seiji Inumiya Semiconductor device and method for manufacturing same
US20100320547A1 (en) * 2009-06-18 2010-12-23 International Business Machines Corporation Scavanging metal stack for a high-k gate dielectric
US20110163452A1 (en) * 2010-01-07 2011-07-07 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device, and substrate processing apparatus
US20110195549A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack for high-k/metal gate last process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169796A (en) * 1991-09-19 1992-12-08 Teledyne Industries, Inc. Process for fabricating self-aligned metal gate field effect transistors
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US20070161233A1 (en) * 2005-12-28 2007-07-12 Seok Ka M Semiconductor Device and Method of Manufacturing the Same
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US20130264620A1 (en) * 2012-04-06 2013-10-10 Texas Instruments Incorporated Integrated circuit having ferroelectric memory with dense via barrier
KR20130127261A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20140021470A1 (en) * 2012-07-17 2014-01-23 International Business Machines Corporation Integrated circuit device including low resistivity tungsten and methods of fabrication
US8853752B2 (en) * 2012-10-26 2014-10-07 Globalfoundries Inc. Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface
US8895434B2 (en) * 2012-11-14 2014-11-25 International Business Machines Corporation Replacement metal gate structure for CMOS device
KR20140122585A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030125A1 (en) * 2000-03-14 2001-10-18 D'couto Gerard Chris PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter
US20100133623A1 (en) * 2008-11-28 2010-06-03 Seiji Inumiya Semiconductor device and method for manufacturing same
US20100320547A1 (en) * 2009-06-18 2010-12-23 International Business Machines Corporation Scavanging metal stack for a high-k gate dielectric
US20110163452A1 (en) * 2010-01-07 2011-07-07 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device, and substrate processing apparatus
US20110195549A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack for high-k/metal gate last process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAMANUJA N ET AL: "Synthesis and characterization of low pressure chemically vapor deposited titanium nitride films using TiCl4 and NH3", MATERIALS LETTERS, NORTH HOLLAND PUBLISHING COMPANY. AMSTERDAM, NL, vol. 57, no. 2, 1 December 2002 (2002-12-01), pages 261 - 269, XP004391306, ISSN: 0167-577X, DOI: 10.1016/S0167-577X(02)00776-0 *

Also Published As

Publication number Publication date
US20140319616A1 (en) 2014-10-30
US9257518B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
FR3005201A1 (fr) Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP1837916B1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
FR2799305A1 (fr) Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2912838A1 (fr) Procede de realisation de grille de transistor
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
EP0635880B1 (fr) Procédé de fabrication d'un transistor en technologie silicium sur isolant
WO2011114046A1 (fr) Procédé de réalisation d'une électrode conductrice
FR2806833A1 (fr) Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
FR2996679A1 (fr) Procede de depot d'une couche de tialn peu diffusive et grille isolee comprenant une telle couche
FR2795868A1 (fr) Transistor mosfet a effet canal court compense par le materiau de grille
FR3030882A1 (fr) Circuit integre comportant des transistors pmos a tensions de seuil distinctes
EP1463102A2 (fr) Procédé de fabrication d'un transistor à grille métallique, et transistor correspondant
EP2830086A1 (fr) Procédé de fabrication d'un espaceur pour cellule mémoire électronique a double grille et cellule mémoire électronique associée
WO2000057480A1 (fr) Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
FR2853452A1 (fr) Procede de fabrication d'un dispositif semiconducteur comprenant un dielectrique de grille en materiau a haute permittivite dielectrique
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP3065180B1 (fr) Transistor à connexions mis et procédé de fabrication
FR2673326A1 (fr) Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication.
FR2974446A1 (fr) Procédé de réalisation de l'isolant de grille d'un transistor mos

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20141231