FR2813707A1 - Fabrication d'un transistor bipolaire - Google Patents
Fabrication d'un transistor bipolaire Download PDFInfo
- Publication number
- FR2813707A1 FR2813707A1 FR0011419A FR0011419A FR2813707A1 FR 2813707 A1 FR2813707 A1 FR 2813707A1 FR 0011419 A FR0011419 A FR 0011419A FR 0011419 A FR0011419 A FR 0011419A FR 2813707 A1 FR2813707 A1 FR 2813707A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- substrate
- germanium
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 16
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 16
- 238000000137 annealing Methods 0.000 title claims abstract description 14
- 238000002513 implantation Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000407 epitaxy Methods 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 125000004432 carbon atom Chemical group C* 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un transistor bipolaire dans un substrat de silicium monocristallin (1) d'un premier type de conductivité, comportant une étape d'implantation de carbone à la surface du substrat suivie d'une étape de recuit, avant de former par épitaxie la base du transistor sous la forme d'un multicouche (T) semiconducteur monocristallin comportant au moins une couche inférieure (4), une couche médiane (5) fortement dopée du second type de conductivité, et une couche supérieure (6) qui contacte un émetteur (9) fortement dopé du premier type de conductivité.
Description
<Desc/Clms Page number 1>
FABRICATION D'UN TRANSISTOR BIPOLAIRE La présente invention concerne la fabrication de compo- sants à jonction destinés à être très rapides et devant donc notamment avoir une base très mince. La jonction peut être une homo-jonction ou une hétéro-jonction, c'est-à-dire être une jonction entre des régions constituées d'un même semiconducteur ou de semiconducteurs distincts. Plus particulièrement, la présente invention concerne la fabrication de transistors bipolaires à émetteur et collecteur en silicium et à base formée par épi- taxie de silicium (hcKno-épitaxie) ou de silicium-germanium (hétéro-épitaxie).
FABRICATION D'UN TRANSISTOR BIPOLAIRE La présente invention concerne la fabrication de compo- sants à jonction destinés à être très rapides et devant donc notamment avoir une base très mince. La jonction peut être une homo-jonction ou une hétéro-jonction, c'est-à-dire être une jonction entre des régions constituées d'un même semiconducteur ou de semiconducteurs distincts. Plus particulièrement, la présente invention concerne la fabrication de transistors bipolaires à émetteur et collecteur en silicium et à base formée par épi- taxie de silicium (hcKno-épitaxie) ou de silicium-germanium (hétéro-épitaxie).
Lors de la formation d'un tel transistor bipolaire, on forme par épitaxie, sur un substrat semiconducteur monocristallin de silicium d'un premier type de conductivité, par exemple N, une base dopée de type P. Lors des recuits ultérieurs, les atomes dopants de type P, généralement du bore, tendent à diffuser depuis la couche de base, d'une part, vers le substrat (collecteur) sous-jacent et, d'autre part, vers l'émetteur superposé. Il est donc difficile d'obtenir une base qui soit mince et fortement dopée.
Pour permettre une réduction de l'épaisseur de la base et, plus particulièrement, pour éviter que les atomes de bore placés dans la base au mont de sa formation par épitaxie ne diffusent
<Desc/Clms Page number 2>
dans le collecteur sous-jacent, il a été proposé dans la demande de brevet français non publiée N 9912115 déposée le 29 septembre 1999 aux noms de France Télécom et du Commissariat à l'Énergie Atomique, d'implanter dans une base de silicium-germanium des atomes de carbone.
I1 est en effet connu que les atones de carbone se substituent à des atones interstitiels de silicium plus facilement que des atomes dopants tels que le bore et limitent la diffusion du bore.
Toutefois, le carbone doit être implanté dans la base de silicium-germanium. Son implantation est donc effectuée à des doses et à des énergies relativement élevées (par exemple, 1015 atomes/=2 sous 35 keV). Une telle implantation crée de nombreux défauts dans toute la structure du réseau cristallin de la base. Pour permettre une réorganisation du réseau et "réparer" totalement de tels défauts, il faudrait soumettre la structure à un recuit relativement long à une température élevée ce qui est impossible si on veut limiter la diffusion du bore. La base présente donc inévitablement de nombreux défauts cristallins, ce qui nuit aux performances du transistor. De tels défauts apparaissent également dans le cas d'un transistor à homo-jonction dont la base est en silicium.
La présente invention vise donc à proposer un nouveau procédé de fabrication d'un transistor bipolaire qui permet d'obtenir une base mince et fortement dopée.
La présente invention vise également un tel procédé qui permet d'obtenir une base relativement homogène, et sans défauts. Pour atteindre ces objets, la présente invention prévoit un procédé de fabrication d'un transistor bipolaire dans un substrat de silicium monocristallin d'un premier type de conductivité, comportant une étape d'implantation de carbone à la surface du substrat suivie d'une étape de recuit, avant de former par épitaxie la base du transistor sous la forme d'un multicouche semiconducteur monocristallin comportant au moins une couche inférieure, une couche médiane fortement dopée du second type de
<Desc/Clms Page number 3>
conductivité, et une couche supérieure qui contacte un émetteur fortement dopé du premier type de conductivité.
Selon un mode de réalisation de la présente invention, l'étape d'implantation de carbone à la surface du substrat consiste à implanter une dose de 2 à 8.1014/cm2 à une énergie inférieure à 20 keV, de préférence comprise entre 2 et 10 keV.
Selon un mode de réalisation de la présente invention, le procédé comporte en outre les étapes suivantes définir une fenêtre d'émetteur ; déposer un matériau conducteur de façon à remplir la fenêtre, le graver et former des espaceurs à la périphérie du matériau conducteur ; former dans le substrat, de part et d'autre de la fenêtre, une zone de base extrinsèque ; et procéder à un recuit.
Selon un mode de réalisation de la présente invention, l'étape de définition de la fenêtre d'émetteur comprend les étapes suivantes déposer une première couche isolante ; déposer une seconde couche isolante gravable sélectivement par rapport à la première couche ; et graver les première et seconde couches isolantes de façon à découvrir partiellement une région sélectionnée de la couche supérieure.
Selon un mode de réalisation de la présente invention, la première couche isolante est de l'oxyde de silicium et la deuxième couche isolante est du nitrure de silicium.
Selon un mode de réalisation de la présente invention, le multicouche est en silicium.
Selon un mode de réalisation de la présente invention, le multicouche comporte du germanium.
Selon un mode de réalisation de la présente invention, la couche inférieure est une couche de silicium-germanium d'une épaisseur de l'ordre de 20 rnn ; la couche médiane est une couche de silicium-germanium d'une épaisseur de l'ordre de 10 nm ; et la couche
<Desc/Clms Page number 4>
supérieure est une couche de silicium ou de silicium-germanium d'une épaisseur de l'ordre de 15 nm.
La présente invention prévoit également un transistor bipolaire à hétéro-jonction, comprenant un collecteur enterré dans un substrat de silicium, un multicouche de base de silicium formé par épitaxie sur le substrat et sous-jacent à un émetteur de silicium, la surface du substrat comprenant en outre une zone dans laquelle des atomes de carbone sont présents.
Selon un mode de réalisation de la présente invention, le multicouche comporte du germanium.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles les figures 1A à 1D illustrent, en vue en coupe schéma- tique et partielle, un transistor bipolaire à différentes étapes de sa fabrication selon la présente invention.
Ccfnre cela est habituel dans la représentation des circuits intégrés, les figures ne sont pas tracées à l'échelle. En outre, de mêmes références désignent de mêmes éléments.
Comme l'illustre la figure IA, on commence par définir une région active dans un substrat de silicium 1. La région active est délimitée, par exemple, par des zones d'isolement de champ 2 en oxyde de silicium (Si02). Le substrat 1 est faiblement dopé d'un premier type de conductivité, par exemple N. Le substrat est destiné à constituer le collecteur du transistor bipolaire final. Selon l'invention, on implante dans le substrat 1 du carbone. Cette implantation est effectuée à faible dose et à faible énergie dans une zone superficielle 3 de faible épaisseur. La zone 3 est, par exemple, formée en implantant de 1 à 10.1014 atanes/cm2 @ de préférence de 2 à 8.1014 at. /cn2, de carbone à une énergie inférieure à 20 keV, de préférence comprise entre 2 et 10 keV.
<Desc/Clms Page number 5>
On procède ensuite à un recuit propre à "réparer" les défauts de surface du substrat 1 provoqués par l'implantation de carbone. Un tel recuit est effectué dans des conditions de tempé- rature propres à permettre une recristallisation homogène du substrat tout en évitant la formation dans celui-ci de précipités de carbure de silicium (SiC). Ce recuit peut être effectué sans contraintes particulières car, à ce stade de fabrication, la structure ne ccxnprend aucune jonction. Fer. outre, l'implantation de carbone étant effectuée à faible énergie et faible dose, la proportion de défauts est relativement faible. on pourra, par exemple, effectuer un recuit à une température de l'ordre de 900 C pendant environ 30 s.
Aux étapes suivantes, illustrées en figure 1B, on forme, par des dépôts épitaxiaux successifs, un multicouche de base T semiconducteur monocristallin. Le multicouche T comprend au moins, de bas en haut, une couche inférieure 4 en contact avec le substrat 1, c'est-à-dire avec la zone superficielle 3 comportant les atomes de carbone, une couche médiane 5 et une couche supérieure 6. La couche inférieure 4 est non dopée ou peu dopée. La couche médiane 5 est très fortement dopée du type de conductivité opposé à celui du substrat 1 sous-jacent. Par exemple, la couche 5 est dopée de type P (P+), par exemple avec du bore. La couche supérieure 6 peut être dopée de type P.
Aux étapes suivantes illustrées en figure 1C, on dépose successivement une couche 7 d'un premier matériau isolant puis une couche 8 d'un deuxième matériau isolant. Les premier et deuxième matériaux isolants sont gravables sélectivement l'un par rapport à l'autre. La couche 7 est gravable sélectivement par rapport à la couche supérieure 6 du multicouche T sous-jacent. Les matériaux isolants des couches 7 et 8 sont également grava- bles sélectivement par rapport à un matériau ultérieurement déposé.
Les couches 7 et 8 sont gravées de façon à définir une fenêtre d'émetteur. On implante ensuite à haute dose et à haute énergie des dopants de type N de façon à former, dans le substrat
<Desc/Clms Page number 6>
1, sous la fenêtre d'émetteur, une zone de collecteur enterrée (non représentée).
On dépose ensuite une couche 9 de silicium de façon à former un émetteur. Cette couche 9 est ensuite gravée de façon à déborder de part et d'autre de la fenêtre d'émetteur (la figure 1C représente la structure après cette gravure). La région d'émetteur 9 ainsi formée présente, au-dessus de la jonction base-émetteur 6-9, une zone à structure monocristalline 91 et, sur la couche isolante 8, une zone 92 à structure polycristalline ou amorphe. La région d'émetteur 9 est fortement dopée de type N, par exemple à l'arsenic.
Aux étapes suivantes, illustrées en figure 1D, on forme un espaceur 10 autour de la région d'émetteur 9. L'espaceur 10 est, par exemple, de même nature que la couche isolante 8 sous-jacente. Celle-ci est alors éliminée simultanément partout, sauf autour de l'émetteur 9, sous l'espaceur 10, ainsi que les portions sous-jacentes de la couche 7.
On implante alors du bore à forte dose de part et d'autre de la région d'émetteur 9 et de la jonction collecteur-base 1-4 sous-jacente. On forme ainsi une région 11 fortement dopée de base extrinsèque du transistor.
Cette implantation de formation de la base extrinsèque 11 doit être suivie d'un recuit d'activation. Pendant ce recuit, des atomes dopants de bore tendent à diffuser et donc à élargir la région de base fortement dopée 5 en amenant des atomes de bore à doper la partie de la couche N 4 et du substrat 1 sous la région 5 dans la zone située sous la fenêtre d'émetteur. Cette diffusion résulterait d'un double phénomène : diffusion directe verticale des atomes de bore et diffusion latérale d'atones interstitiels de silicium à partir de la région perturbée où l'implantation de base extrinsèque a été réalisée, ces atomes interstitiels favorisent ensuite la diffusion du bore de la couche 5 vers la couche 4 et le substrat 1.
On s'aperçoit que les atomes de carbone situés dans la région 3 permettent de contrecarrer les deux effets susmen-
<Desc/Clms Page number 7>
tionnés. Ainsi, les atomes de carbone par leur réaction avec les atones interstitiels de silicium permettent de bloquer la diffusion de ces atones interstitiels mais ont vraisemblablement aussi un effet sur la diffusion directe de bore.
Ainsi, la présente invention permet de soumettre la structure à un recuit d'une durée et d'une température appropriée à une activation adéquate de l'arsenic dans l'émetteur 9 et du bore dans la base extrinsèque 11 sans provoquer d'extension indésirable de la base intrinsèque. Dans le cas d'une technologie BICMOS, ce recuit peut également être adapté à l'activation du bore et de l'arsenic dans les transistors MOS. Toutes choses étant égales par ailleurs, le carbone de la zone 3 de surface du substrat 1 (collecteur) permet donc de réduire l'épaisseur de la base par rapport à un transistor obtenu avec des procédés classiques. Grâce au carbone de la zone 3, il est également avantageusement possible d'augmenter le dopage de la couche médiane 5 sans provoquer d'élargissement de la base par rapport à un transistor obtenu avec des procédés classiques. Les perfor- mances des transistors résultants sont améliorées.
A titre d'exemple non-limitatif, le multicouche de base T pourra comprendre une couche inférieure 4 de silicium-germanium d'une épaisseur de l'ordre de 20 nm, une couche médiane de base intrinsèque 5 de silicium-germanium d'une épaisseur de l'ordre de 10 nm, et une couche supérieure 6 de silicium ou de silicium- germanium de l'ordre de 15 nm d'épaisseur. La couche 7 est une couche d'oxyde de silicium. La couche 8 est une couche de nitrure de silicium (Si3N4). L'espaceur 10 est en nitrure de silicium et permet d'espacer la base extrinsèque 11 de la jonction collecteur-base 1-4 d'environ 0,2 ym.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'hamtne de l'art. En particulier, la description précédente traite un cas particulier de formation d'un transistor bipolaire à hétéro-jonction silicium/silicium-germanium uniquement à titre d'exemple non-limitatif. L'hontne de l'art comprendra que le
<Desc/Clms Page number 8>
procédé particulier décrit peut être adapté en fonction de la filière technologique considérée. Par exemple, le multicouche de base peut comprendre une couche supplémentaire de silicium non dopée interposée entre le substrat (collecteur) et la couche inférieure 4 de silicium-germanium non dopée ou peu dopée.
En outre, l'honyne de l'art comprendra que la présente invention concerne la formation d'une quelconque jonction par épitaxie d'une couche monocristalline sur un substrat monocris- tallin. Ainsi, comme cela a également été indiqué précédemment, la présente invention ne s'applique pas exclusivement à des composants à hétéro-jonction, mais également à des composants à homo-jonction. Par exemple, le multicouche de base de l'exemple précédent peut être formé par épitaxie de diverses couches de silicium, chacune de ces couches étant dopée différemment.
En d'autres termes et de façon plus générale, le multicouche de base est constitué de diverses régions d'un premier semiconducteur monocristallin (silicium dans le cas considéré) dans lesquelles des profils de dopants (bore) et d'au moins un deuxième semiconducteur monocristallin (germanium) distinct du premier peuvent être adaptés de toute façon appropriée en fonction de la filière technologique et des performances recherchées. Les profils de germanium et de bore peuvent être complexes et comprendre des zones à composition graduelle.
En outre, avant toute opération d'implantation, on pourra prévoir une étape particulière de formation d'un isolant mince sacrificiel de protection et de reconcentration en surface. Par exemple, avant de former la zone superficielle 3 comportant du carbone, on provoquera la croissance d'un oxyde de silicium par un traitement thermique rapide. Cet oxyde sacrificiel sera ultérieurement éliminé avant l'épitaxie de formation de la base.
Par ailleurs, la formation du collecteur enterré peut être effectuée en deux implantations, une première implantation étant effectuée avant la formation de la zone 3, suivie de l'implantation à travers la fenêtre telle que décrite précé- demment.
<Desc/Clms Page number 9>
Claims (10)
1. Procédé de fabrication d'un transistor bipolaire sur un substrat de silicium monocristallin (1) d'un premier type de conductivité, caractérisé en ce qu'il comporte une étape d'implantation de carbone à la surface dudit substrat suivie d'une étape de recuit, avant de former par épitaxie la base du transistor sous la forme d'un multicouche (T) semiconducteur comportant au moins une couche inférieure (4), une couche médiane (5) fortement dopée du second type de conductivité, et une couche supérieure (6) qui contacte un émetteur (9) fortement dopé du premier type de conductivité.
2. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'implantation de carbone à la surface du substrat consiste à implanter une dose de 2 à 8.1014/cm2 à une énergie inférieure à 20 keV, de préférence comprise entre 2 et 10 keV.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre les étapes suivantes définir une fenêtre d'émetteur ; déposer un matériau conducteur (9) de façon à remplir ladite fenêtre, le graver et former des espaceurs (10) à la périphérie du matériau conducteur ; former dans le substrat, de part et d'autre de la fenêtre, une zone de base extrinsèque (11) ; et procéder à un recuit.
4. Procédé selon la revendication 3, caractérisé en ce que l' étape de définition de la fenêtre d'émetteur comprend les étapes suivantes déposer une première couche isolante (7) ; déposer une seconde couche isolante (8) gravable sélectivement par rapport à la première couche ; et graver les première et seconde couches isolantes de façon à découvrir partiellement une région sélectionnée de la couche supérieure (6).
<Desc/Clms Page number 10>
5. Procédé selon la revendication 4, caractérisé en ce que la première couche isolante (7) est de l'oxyde de silicium et en ce que la deuxième couche isolante (8) est du nitrure de silicium.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le multicouche (T) est en silicium.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le multicouche (T) comporte du germanium.
8. Procédé selon la revendication 1, caractérisé en ce que la couche inférieure (4) est une couche de silicium-germanium d'une épaisseur de l'ordre de 20 nm ; en ce que la couche médiane (5) est une couche de silicium-germanium d'une épaisseur de l'ordre de 10 nm ; et en ce que la couche supérieure (6) est une couche de silicium ou de silicium-germanium d'une épaisseur de l'ordre de 15 nm.
9. Transistor bipolaire à hétéro-jonction, caractérisé en ce qu'il ccxnprend un collecteur enterré dans un substrat (1) de silicium, un multicouche de base (T) formé par épitaxie sur ledit substrat et sous-jacent à un émetteur (9) de silicium, la surface dudit substrat ccxnprenant en outre une zone (3) dans laquelle des atones de carbone sont présents.
10. Transistor selon la revendication 9, caractérisé en ce que le multicouche cowporte du germanium.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0011419A FR2813707B1 (fr) | 2000-09-07 | 2000-09-07 | Fabrication d'un transistor bipolaire |
| US09/947,190 US6642096B2 (en) | 2000-09-07 | 2001-09-05 | Bipolar transistor manufacturing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0011419A FR2813707B1 (fr) | 2000-09-07 | 2000-09-07 | Fabrication d'un transistor bipolaire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2813707A1 true FR2813707A1 (fr) | 2002-03-08 |
| FR2813707B1 FR2813707B1 (fr) | 2002-11-29 |
Family
ID=8854065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0011419A Expired - Fee Related FR2813707B1 (fr) | 2000-09-07 | 2000-09-07 | Fabrication d'un transistor bipolaire |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6642096B2 (fr) |
| FR (1) | FR2813707B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101810A1 (fr) * | 2001-06-11 | 2002-12-19 | International Business Machines | Implantations de carbone pour l'amelioration de la capacite de transistors dipolaires sige |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030007758A (ko) * | 2001-03-30 | 2003-01-23 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 낮은 온도 Ｓｉ 및 ＳｉＧｅ 에피택시에서 ｎ-타입오토도핑의 억제 |
| TWI223446B (en) * | 2002-11-05 | 2004-11-01 | Ind Tech Res Inst | Method of ultra thin base fabrication for Si/SiGe hetro bipolar transistor |
| KR100654354B1 (ko) * | 2005-07-25 | 2006-12-08 | 삼성전자주식회사 | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 |
| US8299500B2 (en) | 2005-08-23 | 2012-10-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor having interstitial trapping layer in base region |
| US7378324B2 (en) * | 2006-03-30 | 2008-05-27 | International Business Machines Corporation | Selective links in silicon hetero-junction bipolar transistors using carbon doping and method of forming same |
| US9425260B2 (en) | 2014-03-13 | 2016-08-23 | International Business Machines Corporation | Application of super lattice films on insulator to lateral bipolar transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026457A1 (fr) * | 1996-12-09 | 1998-06-18 | Institut für Halbleiterphysik Frankfurt (Oder) GmbH | Transistor hetero-bipolaire au silicium-germanium, et mode de fabrication de ses differentes couches epitactiques |
| US5959333A (en) * | 1997-05-30 | 1999-09-28 | Advanced Micro Devices, Inc. | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3855009A (en) * | 1973-09-20 | 1974-12-17 | Texas Instruments Inc | Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers |
| DE3825701A1 (de) * | 1987-07-29 | 1989-02-09 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines bipolaren transistors |
| DE69107779T2 (de) * | 1990-10-31 | 1995-09-21 | Ibm | Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren. |
| US5670788A (en) * | 1992-01-22 | 1997-09-23 | Massachusetts Institute Of Technology | Diamond cold cathode |
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
| JPH10242153A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 |
| JPH11297976A (ja) * | 1998-04-07 | 1999-10-29 | Sony Corp | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
| FR2795233B1 (fr) * | 1999-06-18 | 2001-08-24 | St Microelectronics Sa | Procede de fabrication autoaligne de transistors bipolaires |
-
2000
- 2000-09-07 FR FR0011419A patent/FR2813707B1/fr not_active Expired - Fee Related
-
2001
- 2001-09-05 US US09/947,190 patent/US6642096B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026457A1 (fr) * | 1996-12-09 | 1998-06-18 | Institut für Halbleiterphysik Frankfurt (Oder) GmbH | Transistor hetero-bipolaire au silicium-germanium, et mode de fabrication de ses differentes couches epitactiques |
| US5959333A (en) * | 1997-05-30 | 1999-09-28 | Advanced Micro Devices, Inc. | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor |
Non-Patent Citations (4)
| Title |
|---|
| KNOLL D ET AL: "Comparison of SiGe and SiGe:C heterojunction bipolar transistors", THIN SOLID FILMS,ELSEVIER-SEQUOIA S.A. LAUSANNE,CH, vol. 369, no. 1-2, July 2000 (2000-07-01), pages 342 - 346, XP004200386, ISSN: 0040-6090 * |
| KURATA H ET AL: "Shallow p-type SiGeC layers synthesized by ion implantation of Ge, C, and B in Si", APPLIED PHYSICS LETTERS, 13 SEPT. 1999, AIP, USA, vol. 75, no. 11, pages 1568 - 1570, XP002169805, ISSN: 0003-6951 * |
| LANZEROTTI L D ET AL: "SUPPRESSION OF BORON OUTDIFFUSION IN SIGE HBTS BY CARBON INCORPORATION", INTERNATIONAL ELECTRON DEVICES MEETING (IEDM),US,NEW YORK, IEEE, 8 December 1996 (1996-12-08), pages 249 - 252, XP000753756, ISBN: 0-7803-3394-2 * |
| LIEFING R ET AL: "IMPROVED DEVICE PERFORMANCE BY MULTISTEP OR CARBON CO-IMPLANTS", IEEE TRANSACTIONS ON ELECTRON DEVICES,US,IEEE INC. NEW YORK, vol. 41, no. 1, 1994, pages 50 - 55, XP000423608, ISSN: 0018-9383 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101810A1 (fr) * | 2001-06-11 | 2002-12-19 | International Business Machines | Implantations de carbone pour l'amelioration de la capacite de transistors dipolaires sige |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2813707B1 (fr) | 2002-11-29 |
| US6642096B2 (en) | 2003-11-04 |
| US20020042178A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552375B2 (en) | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer | |
| US6559021B2 (en) | Method of producing a Si-Ge base heterojunction bipolar device | |
| EP0090940B1 (fr) | Procédé de réalisation de régions émetteur et base intrinsique d'un transistor bipolaire | |
| EP0962967B1 (fr) | Procédé de dopage sélectif du collecteur intrinsèque d'un transistor bipolaire vertical à base épitaxiée | |
| FR2652448A1 (fr) | Procede de fabrication d'un circuit integre mis haute tension. | |
| US5571744A (en) | Defect free CMOS process | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR2779573A1 (fr) | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication | |
| JP3530254B2 (ja) | エピタキシャル・ベース・バイポーラトランジスタにおけるベース抵抗を低減する方法 | |
| JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
| EP0577498B1 (fr) | Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant | |
| US5453389A (en) | Defect-free bipolar process | |
| FR2813707A1 (fr) | Fabrication d'un transistor bipolaire | |
| EP1061568A1 (fr) | Procédé de fabrication autoaligné de transistors bipolaires | |
| FR3078197A1 (fr) | Dispositif de transistor bipolaire et procede de fabrication correspondant | |
| EP1058302A1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| EP1006573B1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| FR3115393A1 (fr) | Transistor bipolaire et procédé de fabrication | |
| EP0403368A1 (fr) | Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation | |
| FR2760130A1 (fr) | Transistor mos a faible resistance de drain | |
| EP1098364B1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| FR2868203A1 (fr) | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090529 |