FR2760130A1 - Transistor mos a faible resistance de drain - Google Patents

Transistor mos a faible resistance de drain Download PDF

Info

Publication number
FR2760130A1
FR2760130A1 FR9702458A FR9702458A FR2760130A1 FR 2760130 A1 FR2760130 A1 FR 2760130A1 FR 9702458 A FR9702458 A FR 9702458A FR 9702458 A FR9702458 A FR 9702458A FR 2760130 A1 FR2760130 A1 FR 2760130A1
Authority
FR
France
Prior art keywords
spacers
mos transistor
source
regions
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9702458A
Other languages
English (en)
Other versions
FR2760130B1 (fr
Inventor
Michel Marty
Thierry Schwartzmann
Jean Marc Francou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Priority to FR9702458A priority Critical patent/FR2760130B1/fr
Publication of FR2760130A1 publication Critical patent/FR2760130A1/fr
Application granted granted Critical
Publication of FR2760130B1 publication Critical patent/FR2760130B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention concerne un transistor MOS comprenant de part et d'autre de sa grille des espaceurs en forme de L (71, 72) , la branche verticale du L s'appuyant contre la grille. Les régions dopées de source et de drain comportent une première zone (73, 74) d'un premier niveau de dopage sensiblement sous la branche horizontale de chaque L, et une deuxième zone (75, 76) d'un deuxième niveau de dopage supérieur au premier au-delà du L.

Description

TRANSISTOR MOS À FAIBLE RÉSISTANCE DE DRAIN
La présente invention concerne les transistors MOS dans des circuits intégrés et leurs procédés de fabrication.
La figure 1 représente la structure d'un transistor MOS du type le plus courant à l'heure actuelle. Ce transistor est formé dans un substrat 1, faiblement dopé selon un type de conductivité souhaité, par exemple le type N s'il s'agit de former un transistor MOS à canal P. Le substrat correspond généralernent soit directement à une portion de couche épitaxiée, éventuellement redopée pour obtenir une conductivité de zone de canal souhaitée, soit à un caisson dopé du type de conductivité opposé au type de conductivité initial de la couche épitaxiée.
Sur ce substrat est d'abord formée une couche isolante mince 3 (couche d'isolement de grille) puis une région de grille conductrice 5, généralement en silicium polycristallin dopé. Une première implantation est réalisée en utilisant la grille 5 commue masque pour former des régions de source et de drain faiblement dopées 6 et 7. Ensuite, des espaceurs 8 et 9 en un matériau isolant, généralement de l'oxyde ou du nitrure de silicium, sont formés de part et d'autre de la grille et une deuxième implantation est réalisée pour former des régions de source et de drain plus fortement dopées 10 et 11. On réalise ensuite des contacts sur les régions de grille, de source et de drain par divers procédés connus. Dans de nombreux cas, on procède au préalable à une siliciuration superficielle des régions 5, 10 et 11 pour améliorer la conductivité et la qualité des contacts.
L'utilisation de telles régions de source et de drain, et plus particulièrement de drain, comportant une zone de contact plus fortement dopée et une zone s'étendant jusqu'à la limite de la grille plus faiblement dopée présente de nombreux avantages qui sont bien connus dans la technique. Cette structure est couramment désignée par l'appellation structure LDD d'après le terme anglais "lightly doped drain" (en français : drain faiblement dopé). Parmi les avantages de telles structures LDD, on notera plus particulièrement ici le fait que, les régions d'extension de source et de drain 6 et 7 étant des régions faiblement dopées, ces régions diffuseront peu lors d'une étape de recuit après implantation. En conséquence, la longueur de canal, c'est-à-dire la distance entre les zones en regard des régions 6 et 7, est définie avec une grande précision. Par contre, les régions 10 et 11 plus fortement dopées diffuseront plus après un recuit. Ainsi, en l'absence des régions 6 et 7, la précision de définition de la longueur de canal serait moins grande et plus susceptible de varier en fonction des variations des paramètres de fabrication et notamment de l'étape de recuit. Un autre avantage des structures LDD est d'éviter la diffusion des zones 10 et 11 sous la grille qui provoquerait une diminution de la tenue en tension des transistors.
Toutefois, quand on arrive à des transistors de très petite longueur de grille, par exemple de l'ordre de 0,3 à 0,5 ym ou moins, les contraintes technologiques de réalisation des espaceurs 8 et 9 font que la longueur des régions d'extension de source et de drain 6 et 7 devient non-négligeable par rapport à la longueur de grille. La contribution de ces régions d'extension de source et de drain à la résistance source-drain devient alors non-négligeable et constitue un paramètre principal de cette résistance. Ceci limite de façon importante la valeur maximum possible du courant de drain (ou la valeur minimum possible de la résistance d'accès des transistors MOS).
La présente invention vise à réduire ce problème tout en conservant l'avantage indiqué ci-dessus de définition précise de la longueur de canal par l'utilisation de régions d'extension de drain faiblement dopées.
Pour atteindre ces objets, la présente invention prévoit un transistor MOS comprenant de part et d'autre de sa grille des espaceurs en forme de L, la branche verticale du L s'appuyant contre la grille, et les régions dopées de source et de drain comportant une première zone d'un premier niveau de dopage sensiblement sous la branche horizontale de chaque L, et une deuxième zone d'un deuxième niveau de dopage supérieur au premier au-delà du L.
Selon un mode de réalisation de la présente invention, les régions dopées de source et de drain comportent une troisième zone d'un troisième niveau de dopage inférieur au premier sensiblement sous la branche verticale de chaque L.
Selon un mode de réalisation de la présente invention, les espaceurs en forme de L sont en nitrure de silicium.
La présente invention prévoit aussi un procédé de fabrication d'un tel transistor MOS à niveaux de dopage de drain et de source étagés, comprenant les étapes consistant à définir une région de grille ; former de part et d'autre de la grille des espaceurs en nitrure de silicium en forme de L ; et procéder à une implantation masquée partiellement seulement par la branche horizontale de chaque L.
Selon un mode de réalisation de la présente invention, le procédé comprend en outre une étape d'implantation à faible dose avant l'étape de formation des espaceurs.
Selon un mode de réalisation de la présente invention, la formation d'espaceurs en forme de L comprend les étapes consistant à procéder à une étape d'oxydation déposer une couche de nitrure de silicium ; déposer une couche de silicium polycristallin ; réaliser une gravure anisotrope du silicium polycristallin pour laisser en place des espaceurs de silicium polycristallin ; graver le nitrure de silicium apparent ; et éliminer les espaceurs de silicium polycristallin.
Selon un mode de réalisation de la présente invention, le procédé comprend en outre les étapes consistant à procéder à une déoxydation ; et réaliser une siliciuration.
Ainsi, de façon générale, la présente invention prévoit une structure de source et de drain à niveau de dopage étagé entre les régions de contact de drain et de source et la limite entre ces régions de source et de drain et la zone de canal.
Ceci est obtenu grâce à une structure spécifique d'espaceurs en L réalisés de sorte que la forte implantation de source et de drain traverse partiellement la branche horizontale du L.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
la figure 1, décrite précédemnent, représente de façon schématique une vue en coupe d'une structure de transistors MOS à espaceurs classiques ; et
les figures 2 à 8 représentent des étapes successives de fabrication d'un transistor MOS selon la présente invention.
Initialement, comme cela est représenté en figure 2, on forme sur un substrat 1 de silicium monocristallin de type N, par exemple une couche épitaxiée, une couche mince d'oxyde de silicium 3 puis on dépose une couche de silicium polycristallin 5. La couche 5 est soumise à une implantation (typiquement quelques 1015 at./cm2 de phosphore à faible énergie) et à un recuit pour diminuer sa résistivité puis elle est délimitée selon la forme souhaitée d'une grille de transistor MOS par une couche de produit photosensible 20. A titre d'exemple, la couche d'oxyde de silicium 3 a une épaisseur de 7 nm et la couche 5 de silicium polycristallin a une épaisseur de 200 nm.
A l'étape illustrée en figure 3, on a réalisé une implantation à faible dose (par exemple 8 1013 at./cm2 sous 18 keV) d'un dopant (par exemple du bore) propre à former des régions de type P 31 et 32 alignées sur la grille 5. Ensuite, l'ensemble de la structure a été réoxydé pour atteindre une épaisseur d'oxyde sur le silicium polycristallin de l'ordre de 15 nm. Simultanément, l'épaisseur d'oxyde sur les zones 33 et 34, respectivement au-dessus des régions 31 et 32 a légèrement augmenté pour atteindre une valeur de l'ordre de 10 à 15 nm.
A l'étape illustrée en figure 4, on a déposé successivement une couche de nitrure de silicium 41 et une couche de silicium polycristallin 42. La couche de nitrure de silicium a par exemple une épaisseur de l'ordre de 30 à 50 nm et la couche de silicium polycristallin de 60 à 100 nm.
A l'étape illustrée en figure 5, on a procédé à une gravure fortement anisotrope, par exemple dans un plasma formé d'un mélange HBr/02 avec une forte polarisation RF du substrat, du silicium polycristallin 42, d'où il résulte qu'il ne demeure de la couche de silicium polycristallin que des espaceurs 51 et 52 dont la largeur correspond sensiblement à l'épaisseur initiale de la couche de silicium polycristallin, c'est-à-dire environ 60 à 100 nm. On notera que, lors de cette étape, il peut se produire une surgravure des surfaces apparentes de la couche de nitrure de silicium 41, la surgravure ne dépassant pas 20 % de l'épaisseur de cette couche.
A une étape dont le résultat est illustré en figure 6, on a procédé à une gravure du nitrure de silicium. Cette gravure est par exemple réalisée par immersion dans un bain de gravure chimique ou par plasma avec une sélectivité supérieure à 50.
On procède ensuite à une élimination des espaceurs de silicium polycristallin 51 et 52, par exemple par gravure plasma ou chimique isotrope. On pourra utiliser le même type de plasma que celui mentionné précédemment (B r/O2) mais avec une faible puissance RF sur le substrat et/ou en rajoutant du chlore au mélange gazeux. On obtient alors, comme le représente la figure 7, des espaceurs de nitrure de silicium 71 et 72 ayant en coupe une forme de L s'appuyant contre les parois latérales de la grille de silicium polycritallin 5.
Avec les valeurs numériques indiquées précédemment, la branche verticale de chaque L a une hauteur de l'ordre de 200 nm et une largeur de l'ordre de 30 à 50 nm tandis que la branche horizontale de chaque L a une longueur de l'ordre de 60 à 100 nm et une épaisseur de l'ordre de 30 à 50 nm.
Comme le représente également la figure 7, on implante un dopant de type P et l'on trouve alors, dans le substrat, en plus des régions 31 et 32 déjà implantées, des régions 73 et 74 correspondant à l'implantation réalisée à travers les petites branches du L et des régions 75 et 76 correspondant aux implantations réalisées directement à travers les régions d'oxyde de silicium 33 et 34.
Selon un aspect de la présente invention, la dose et l'énergie d'implantation sont choisies en fonction de l'épaisseur des espaceurs de nitrure 71 et 72 pour que le niveau de dopage final des régions 73 et 74 soit relativement élevé par rapport à celui des régions 31 et 32. On implantera par exemple de l'arsenic à une dose de quelques 1015 at/cm2 sous une énergie de 30 à 50 keV.
Ensuite, comme l'illustre la figure 8, on procède à un recuit thermique rapide pour former des régions de diffusion 31, 73 et 75 pour la source et 32, 74 et 76 pour le drain. Les régions 31 et 32 ont une étendue très faible, correspondant sensiblement à l'épaisseur de la couche de nitrure (30 à 50 nm) et même moins car lors du recuit de redistribution, les régions 73 et 74 diffusent un peu au-delà de leur limite d'implantation.
Ainsi, les résistances d'accès de source et de drain sont réduites par la présence des régions 73 et 74 de niveau de dopage intermédiaire entre celui des régions de source et drain 75 et 76 et celui des extensions de source et drain 31 et 32.
On notera d'ailleurs que selon une variante de la présente invention, on peut omettre l'étape d'implantation illustrée en figure 3 (supression des régions 31 et 32), la structure LDD correspondant alors aux zones 73-75 et 74-76.
On a également représenté en figure 8, le résultat d'une étape optionnelle et classique de siliciuration, selon laquelle on a d'abord procédé à une déoxydation superficielle puis à une siliciuration pour siliciurer la surface supérieure de la grille et les surfaces supérieures de la source et du drain au-delà des espaceurs en L.
Bien entendu, la présente invention est susceptible de nombreuses variantes et modifications qui apparaîtront à l'homme de l'art. Bien que la présente invention ait été décrite en relation avec un mode de réalisation particulier, on notera notamment que les types de conductivité des diverses régions semiconductrices peuvent être inversés, que les dimensions indiquées à titre d'exemple peuvent être modifiées, et que le matériau de chacune des couches d'oxyde de silicium, de nitrure de silicium et de silicium polycristallin peut être remplacé par un matériau présentant la même fonction, c'est-à-dire une sélectivité de gravure par rapport aux autres matériaux utilisés.

Claims (7)

REVENDICATIONS
1. Transistor MOS caractérisé en ce qu'il comprend de part et d'autre de sa grille des espaceurs en forme de L (71, 72), la branche verticale du L s'appuyant contre la grille, et en ce que les régions dopées de source et de drain comportent
une première zone (73, 74) d'un premier niveau de dopage sensiblement sous la branche horizontale de chaque L, et
une deuxième zone (75, 76) d'un deuxième niveau de dopage supérieur au premier au-delà du L.
2. Transistor MOS selon la revendication 1, caractérisé en ce que les régions dopées de source et de drain comportent une troisième zone (31, 32) d'un troisième niveau de dopage inférieur au premier sensiblement sous la branche verticale de chaque L.
3. Transistor MOS selon la revendication 1, caractérisé en ce que les espaceurs en forme de L (71, 72) sont en nitrure de silicium.
4. Procédé de fabrication d'un transistor MOS à niveaux de dopage de drain et de source étagés, caractérisé en ce qu'il comprend les étapes suivantes
définir une région de grille (5)
former de part et d'autre de la grille des espaceurs en nitrure de silicium en forme de L (71, 72) ; et
procéder à une implantation (73, 75 ; 74, 76) masquée partiellement seulement par la branche horizontale de chaque L.
5. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre une étape d'implantation à faible dose (31, 32) avant l'étape de formation des espaceurs.
6. Procédé selon la revendication 4, caractérisé en ce que la formation d'espaceurs en forme de L comprend les étapes suivantes
procéder à une étape d'oxydation
déposer une couche de nitrure de silicium (41)
déposer une couche de silicium polycristallin (42)
réaliser une gravure anisotrope du silicium polycristallin pour laisser en place des espaceurs de silicium polycristallin (51, 52)
graver le nitrure de silicium apparent ; et
éliminer les espaceurs de silicium polycristallin.
7. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre les étapes suivantes
procéder à une déoxydation ; et
réaliser une siliciuration.
FR9702458A 1997-02-25 1997-02-25 Transistor mos a faible resistance de drain Expired - Fee Related FR2760130B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9702458A FR2760130B1 (fr) 1997-02-25 1997-02-25 Transistor mos a faible resistance de drain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9702458A FR2760130B1 (fr) 1997-02-25 1997-02-25 Transistor mos a faible resistance de drain

Publications (2)

Publication Number Publication Date
FR2760130A1 true FR2760130A1 (fr) 1998-08-28
FR2760130B1 FR2760130B1 (fr) 1999-07-02

Family

ID=9504325

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9702458A Expired - Fee Related FR2760130B1 (fr) 1997-02-25 1997-02-25 Transistor mos a faible resistance de drain

Country Status (1)

Country Link
FR (1) FR2760130B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1164636A2 (fr) * 2000-06-16 2001-12-19 Chartered Semiconductor Manufacturing Pte Ltd. Méthode de formation des parois latérales d'espacement auto-alignées en forme de L
US6346468B1 (en) * 2000-02-11 2002-02-12 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer using a disposable polysilicon spacer
US6632745B1 (en) * 2002-08-16 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of forming almost L-shaped spacer for improved ILD gap fill
US6917085B2 (en) * 2001-06-02 2005-07-12 Samsung Electronics Co., Ltd. Semiconductor transistor using L-shaped spacer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
JPH01201963A (ja) * 1988-02-08 1989-08-14 Matsushita Electron Corp 半導体装置の製造方法
EP0424019A2 (fr) * 1989-10-17 1991-04-24 AT&T Corp. Transistor à effet de champ ayant une porte munie d'écarteurs latéraux

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
JPH01201963A (ja) * 1988-02-08 1989-08-14 Matsushita Electron Corp 半導体装置の製造方法
EP0424019A2 (fr) * 1989-10-17 1991-04-24 AT&T Corp. Transistor à effet de champ ayant une porte munie d'écarteurs latéraux

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 503 (E - 844) 13 November 1989 (1989-11-13) *
PFIESTER J R: "SURFACE-GRADED LDD MOSFET", August 1989, MOTOROLA TECHNICAL DEVELOPMENTS, VOL. 9, PAGE(S) 1/2, XP000053758 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346468B1 (en) * 2000-02-11 2002-02-12 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer using a disposable polysilicon spacer
EP1164636A2 (fr) * 2000-06-16 2001-12-19 Chartered Semiconductor Manufacturing Pte Ltd. Méthode de formation des parois latérales d'espacement auto-alignées en forme de L
EP1164636A3 (fr) * 2000-06-16 2002-12-18 Chartered Semiconductor Manufacturing Pte Ltd. Méthode de formation des parois latérales d'espacement auto-alignées en forme de L
US6917085B2 (en) * 2001-06-02 2005-07-12 Samsung Electronics Co., Ltd. Semiconductor transistor using L-shaped spacer
US6632745B1 (en) * 2002-08-16 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of forming almost L-shaped spacer for improved ILD gap fill

Also Published As

Publication number Publication date
FR2760130B1 (fr) 1999-07-02

Similar Documents

Publication Publication Date Title
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
FR2652448A1 (fr) Procede de fabrication d'un circuit integre mis haute tension.
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
EP0843354A1 (fr) Fabrication de circuits intégrés bipolaires/CMOS
EP0843355B1 (fr) Fabrication de circuits intégrés bipolaires/CMOS et d'un condensateur
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP0851488B1 (fr) Procédé de formation d'un transistor bipolaire à isolement diélectrique
EP3376545B1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR3040538A1 (fr) Transistor mos et son procede de fabrication
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR2760130A1 (fr) Transistor mos a faible resistance de drain
EP0849792A1 (fr) Procédé BiCMOS avec capacité
EP1006573B1 (fr) Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique
FR2742583A1 (fr) Transistor a effet de champ a grille isolee et a canal diffuse
EP1328969B1 (fr) Procédé de formation d'un transistor mos
FR3064399A1 (fr) Transistor quantique vertical
EP0675544A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
FR2858877A1 (fr) Transistor bipolaire a heterojonction
FR2813707A1 (fr) Fabrication d'un transistor bipolaire
EP1517377A1 (fr) Transistor bipolaire
EP0065464B1 (fr) Procédé de fabrication de circuits intégrés de type MOS
EP0403368A1 (fr) Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20091030