JPH11297976A - エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 - Google Patents
エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法Info
- Publication number
- JPH11297976A JPH11297976A JP10094364A JP9436498A JPH11297976A JP H11297976 A JPH11297976 A JP H11297976A JP 10094364 A JP10094364 A JP 10094364A JP 9436498 A JP9436498 A JP 9436498A JP H11297976 A JPH11297976 A JP H11297976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- carbon
- epitaxial
- implanted
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 198
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000007787 solid Substances 0.000 title abstract 3
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 99
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000006798 recombination Effects 0.000 claims abstract description 38
- 238000005215 recombination Methods 0.000 claims abstract description 37
- 238000003384 imaging method Methods 0.000 claims description 48
- 238000005259 measurement Methods 0.000 claims description 23
- -1 carbon ions Chemical class 0.000 claims 2
- 230000002349 favourable effect Effects 0.000 claims 2
- 238000005247 gettering Methods 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 239000000243 solution Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 43
- 239000012535 impurity Substances 0.000 description 41
- 230000007547 defect Effects 0.000 description 21
- 229910001385 heavy metal Inorganic materials 0.000 description 13
- 238000011109 contamination Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910001510 metal chloride Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- QHGVXILFMXYDRS-UHFFFAOYSA-N pyraclofos Chemical compound C1=C(OP(=O)(OCC)SCCC)C=NN1C1=CC=C(Cl)C=C1 QHGVXILFMXYDRS-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 炭素ゲッタリングを施したエピタキシャル半
導体基板の良否を正確にかつ迅速に判定し、このエピタ
キシャル半導体基板を用いて特性の良好な固体撮像装置
などの半導体装置を製造する。 【解決手段】 Ｓｉ基板１の表面に炭素を選択的にイオ
ン注入して炭素注入領域４および炭素未注入領域５を形
成した後、このＳｉ基板１の表面にＳｉエピタキシャル
層６を形成してＳｉエピタキシャル基板７を製造する。
炭素未注入領域５上の部分のＳｉエピタキシャル層６で
再結合ライフタイムまたは表面光電圧の測定を行い、そ
の結果に基づいてＳｉエピタキシャル基板７の良否を判
定する。これによって選別された良好なＳｉエピタキシ
ャル基板７を用いて固体撮像装置などの半導体装置を製
造する。
導体基板の良否を正確にかつ迅速に判定し、このエピタ
キシャル半導体基板を用いて特性の良好な固体撮像装置
などの半導体装置を製造する。 【解決手段】 Ｓｉ基板１の表面に炭素を選択的にイオ
ン注入して炭素注入領域４および炭素未注入領域５を形
成した後、このＳｉ基板１の表面にＳｉエピタキシャル
層６を形成してＳｉエピタキシャル基板７を製造する。
炭素未注入領域５上の部分のＳｉエピタキシャル層６で
再結合ライフタイムまたは表面光電圧の測定を行い、そ
の結果に基づいてＳｉエピタキシャル基板７の良否を判
定する。これによって選別された良好なＳｉエピタキシ
ャル基板７を用いて固体撮像装置などの半導体装置を製
造する。
Description
【０００１】
【発明の属する技術分野】この発明は、エピタキシャル
半導体基板およびその製造方法ならびに半導体装置の製
造方法ならびに固体撮像装置の製造方法に関する。
半導体基板およびその製造方法ならびに半導体装置の製
造方法ならびに固体撮像装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を製造するための半導体基板
としては、ＣＺ（Czochralski)法で成長させたＣＺ基
板、ＭＣＺ（Magnetic field Czochralski）法で成長さ
せたＭＣＺ基板、これらの基板の表面にエピタキシャル
層を形成したエピタキシャル基板などが一般的に多く用
いられている。
としては、ＣＺ（Czochralski)法で成長させたＣＺ基
板、ＭＣＺ（Magnetic field Czochralski）法で成長さ
せたＭＣＺ基板、これらの基板の表面にエピタキシャル
層を形成したエピタキシャル基板などが一般的に多く用
いられている。
【０００３】特に、固体撮像装置用の半導体基板として
は、ドーパント濃度むら、すなわちストリエーション
（Striation)に起因する、画像コントラストむらを低減
するために、エピタキシャル基板やＭＣＺ基板などが主
として用いられている。このうち、エピタキシャル基板
は、素子形成層であるエピタキシャル層下に低抵抗領域
（埋め込み領域または低抵抗基板）を形成することがで
きるため、固体撮像装置の低電圧駆動、低消費電力化に
有効であり、今後も用途の拡大が期待される。
は、ドーパント濃度むら、すなわちストリエーション
（Striation)に起因する、画像コントラストむらを低減
するために、エピタキシャル基板やＭＣＺ基板などが主
として用いられている。このうち、エピタキシャル基板
は、素子形成層であるエピタキシャル層下に低抵抗領域
（埋め込み領域または低抵抗基板）を形成することがで
きるため、固体撮像装置の低電圧駆動、低消費電力化に
有効であり、今後も用途の拡大が期待される。
【０００４】シリコン（Ｓｉ）エピタキシャル基板の製
造には、実用的な方法として、化学気相成長（ＣＶＤ）
法が用いられており、そのソースガスとしては主として
以下の４種類のものが使用されている。すなわち、水素
還元法では、ＳｉＣｌ4 またはＳｉＨＣｌ3 が用いられ
ており、この場合の反応は ＳｉＣｌ4 ・・・ ＳｉＣｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ ＳｉＨＣｌ3 ・・・ ＳｉＨＣｌ3 ＋Ｈ2 →Ｓｉ＋３ＨＣｌ のように表される。また、熱分解法では、ＳｉＨ2 Ｃｌ
2 またはＳｉＨ4 が用いられており、この場合の反応は ＳｉＨ2 Ｃｌ2 ・・・ ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ ＳｉＨ4 ・・・ ＳｉＨ4 →Ｓｉ＋２Ｈ2 のように表される。
造には、実用的な方法として、化学気相成長（ＣＶＤ）
法が用いられており、そのソースガスとしては主として
以下の４種類のものが使用されている。すなわち、水素
還元法では、ＳｉＣｌ4 またはＳｉＨＣｌ3 が用いられ
ており、この場合の反応は ＳｉＣｌ4 ・・・ ＳｉＣｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ ＳｉＨＣｌ3 ・・・ ＳｉＨＣｌ3 ＋Ｈ2 →Ｓｉ＋３ＨＣｌ のように表される。また、熱分解法では、ＳｉＨ2 Ｃｌ
2 またはＳｉＨ4 が用いられており、この場合の反応は ＳｉＨ2 Ｃｌ2 ・・・ ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ ＳｉＨ4 ・・・ ＳｉＨ4 →Ｓｉ＋２Ｈ2 のように表される。
【０００５】上述の４種類のソースガスのうち、固体撮
像装置用のＳｉエピタキシャル基板の製造には、ＳｉＨ
Ｃｌ3 が、安価であり、成長速度が大きく、厚膜のエピ
タキシャル層の形成に適していることなどから、最も多
く用いられている。
像装置用のＳｉエピタキシャル基板の製造には、ＳｉＨ
Ｃｌ3 が、安価であり、成長速度が大きく、厚膜のエピ
タキシャル層の形成に適していることなどから、最も多
く用いられている。
【０００６】しかしながら、上述のいずれのソースガス
を用いて製造したＳｉエピタキシャル基板も、エピタキ
シャル層形成中に混入する不純物、特に重金属不純物な
どの金属不純物が多いため、固体撮像装置の暗電流によ
るいわゆる白傷欠陥を十分に低減することができず、特
性や歩留まりを悪くする原因となっている。
を用いて製造したＳｉエピタキシャル基板も、エピタキ
シャル層形成中に混入する不純物、特に重金属不純物な
どの金属不純物が多いため、固体撮像装置の暗電流によ
るいわゆる白傷欠陥を十分に低減することができず、特
性や歩留まりを悪くする原因となっている。
【０００７】重金属不純物などの金属不純物の発生源と
しては、エピタキシャル成長装置のベルジャー内のステ
ンレス鋼（ＳＵＳ）系部材や、原材料ガス配管などが考
えられる。例えば、ソースガスに塩素（Ｃｌ）系ガスが
含まれていると、成長時に分解してＨＣｌを生成し、こ
れがステンレス鋼系部材を腐食して金属の塩化物を生成
し、この金属の塩化物がソースガス中に取り込まれるこ
とにより、金属不純物がエピタキシャル層中に取り込ま
れるものと考えられる。また、エピタキシャル層形成前
にＳｉ基板表面を軽くエッチオフするために、ベルジャ
ー内にＨＣｌガスを故意に導入する場合もあり、これも
ステンレス鋼系部材の腐食の一因となっている。
しては、エピタキシャル成長装置のベルジャー内のステ
ンレス鋼（ＳＵＳ）系部材や、原材料ガス配管などが考
えられる。例えば、ソースガスに塩素（Ｃｌ）系ガスが
含まれていると、成長時に分解してＨＣｌを生成し、こ
れがステンレス鋼系部材を腐食して金属の塩化物を生成
し、この金属の塩化物がソースガス中に取り込まれるこ
とにより、金属不純物がエピタキシャル層中に取り込ま
れるものと考えられる。また、エピタキシャル層形成前
にＳｉ基板表面を軽くエッチオフするために、ベルジャ
ー内にＨＣｌガスを故意に導入する場合もあり、これも
ステンレス鋼系部材の腐食の一因となっている。
【０００８】したがって、Ｓｉエピタキシャル基板を用
いて固体撮像装置を製造する場合には、上述の金属不純
物を除去するために、何らかのゲッタリング技術が必要
となる。このゲッタリング技術としては、Ｓｉ基板中に
過飽和に溶存している酸素を基板内部のみに析出させ、
これをゲッターシンクとするイントリンシックゲッタリ
ング（Intrinsic Gettering)法や、Ｓｉ基板の裏面に多
結晶Ｓｉ膜や高濃度にリン（Ｐ）をドープした領域など
を形成し、これにより生じる歪み応力を利用してゲッタ
ーシンクを形成するエクストリンシックゲッタリング
（Extrinsic Gettering)法などがあるが、いずれも、Ｓ
ｉエピタキシャル基板のゲッタリング法としては能力が
十分でなく、固体撮像装置の白傷欠陥を十分に低減する
ことができていなかった。
いて固体撮像装置を製造する場合には、上述の金属不純
物を除去するために、何らかのゲッタリング技術が必要
となる。このゲッタリング技術としては、Ｓｉ基板中に
過飽和に溶存している酸素を基板内部のみに析出させ、
これをゲッターシンクとするイントリンシックゲッタリ
ング（Intrinsic Gettering)法や、Ｓｉ基板の裏面に多
結晶Ｓｉ膜や高濃度にリン（Ｐ）をドープした領域など
を形成し、これにより生じる歪み応力を利用してゲッタ
ーシンクを形成するエクストリンシックゲッタリング
（Extrinsic Gettering)法などがあるが、いずれも、Ｓ
ｉエピタキシャル基板のゲッタリング法としては能力が
十分でなく、固体撮像装置の白傷欠陥を十分に低減する
ことができていなかった。
【０００９】そこで、本出願人は以前に、Ｓｉ基板の一
表面に炭素を５×１０13ｃｍ-2以上のドーズ量で注入し
た後、この表面にＳｉエピタキシャル層を形成すること
によりＳｉエピタキシャル基板を製造する方法を提案し
た（特開平６−３３８５０７号公報）。この方法によれ
ば、炭素と基板中酸素との化合物と推定されるゲッター
シンクが、エピタキシャル層中に混入する金属不純物な
どを強力にゲッターすることができることから、従来の
ゲッタリング法を用いたＳｉエピタキシャル基板に比
べ、固体撮像装置の白傷欠陥を１／５に低減することが
できた。
表面に炭素を５×１０13ｃｍ-2以上のドーズ量で注入し
た後、この表面にＳｉエピタキシャル層を形成すること
によりＳｉエピタキシャル基板を製造する方法を提案し
た（特開平６−３３８５０７号公報）。この方法によれ
ば、炭素と基板中酸素との化合物と推定されるゲッター
シンクが、エピタキシャル層中に混入する金属不純物な
どを強力にゲッターすることができることから、従来の
ゲッタリング法を用いたＳｉエピタキシャル基板に比
べ、固体撮像装置の白傷欠陥を１／５に低減することが
できた。
【００１０】一方、エピタキシャル層形成中に混入する
不純物（特に、金属不純物）の管理方法としては、
（１）形成したエピタキシャル層のピットや結晶欠陥を
観察する方法、（２）エピタキシャル層の表面や基板バ
ルク中の重金属不純物を原子吸光法、誘導結合プラズマ
質量分析（ＩＣＰ−ＭＳ）法、中性子放射化分析法など
で定量する方法、（３）エピタキシャル基板全体につい
てマイクロ波によるライフタイム測定などの電気的測定
を行う方法、などが用いられていた。
不純物（特に、金属不純物）の管理方法としては、
（１）形成したエピタキシャル層のピットや結晶欠陥を
観察する方法、（２）エピタキシャル層の表面や基板バ
ルク中の重金属不純物を原子吸光法、誘導結合プラズマ
質量分析（ＩＣＰ−ＭＳ）法、中性子放射化分析法など
で定量する方法、（３）エピタキシャル基板全体につい
てマイクロ波によるライフタイム測定などの電気的測定
を行う方法、などが用いられていた。
【００１１】これらの方法のうち、マイクロ波ライフタ
イムによる不純物の管理は、事前の処理が不要であり、
迅速かつ簡便に結果が判明するために、広く一般的に使
用されている。これに関しては、本出願人も、エピタキ
シャル層形成前のＳｉ基板のライフタイムに対するＳｉ
エピタキシャル基板のライフタイムの比が一定値以上の
Ｓｉエピタキシャル基板を用いることにより、固体撮像
装置の白傷欠陥を低減する方法を提案している（特開平
９−１３９４０８号公報）。
イムによる不純物の管理は、事前の処理が不要であり、
迅速かつ簡便に結果が判明するために、広く一般的に使
用されている。これに関しては、本出願人も、エピタキ
シャル層形成前のＳｉ基板のライフタイムに対するＳｉ
エピタキシャル基板のライフタイムの比が一定値以上の
Ｓｉエピタキシャル基板を用いることにより、固体撮像
装置の白傷欠陥を低減する方法を提案している（特開平
９−１３９４０８号公報）。
【００１２】しかしながら、上述の炭素ゲッタリングを
施したＳｉエピタキシャル基板においては、ゲッターシ
ンクが電子および正孔の再結合中心として働くため、測
定されるライフタイムがエピタキシャル層形成中に混入
する不純物量を反映しないという問題がある。そこで、
これまでは、炭素ゲッタリングを施したＳｉエピタキシ
ャル基板そのもののライフタイムの測定を行わずに、同
一バッチで炭素ゲッタリングを施さないＳｉ基板上にエ
ピタキシャル層を形成したモニター基板でライフタイム
の測定を行い、その結果によりＳｉエピタキシャル基板
の良否を判定していた。
施したＳｉエピタキシャル基板においては、ゲッターシ
ンクが電子および正孔の再結合中心として働くため、測
定されるライフタイムがエピタキシャル層形成中に混入
する不純物量を反映しないという問題がある。そこで、
これまでは、炭素ゲッタリングを施したＳｉエピタキシ
ャル基板そのもののライフタイムの測定を行わずに、同
一バッチで炭素ゲッタリングを施さないＳｉ基板上にエ
ピタキシャル層を形成したモニター基板でライフタイム
の測定を行い、その結果によりＳｉエピタキシャル基板
の良否を判定していた。
【００１３】
【発明が解決しようとする課題】ところが、同一バッチ
で形成したＳｉエピタキシャル基板でも、基板間にばら
つきがあることから、モニター基板で測定したライフタ
イムと、炭素ゲッタリングを施したＳｉエピタキシャル
基板を用いて製造された固体撮像装置の白傷欠陥との間
にある程度の相関はあるものの、良好な相関ではなかっ
た。このため、モニター基板でのライフタイムの測定結
果から、固体撮像装置の白傷欠陥、したがってＳｉエピ
タキシャル基板の重金属不純物などによる不純物汚染の
程度を見極め、良否を正確に判定することは実際上困難
であった。また、直径８インチ以上の半導体基板を処理
するエピタキシャル装置は枚葉式が主流となり、半導体
基板１枚ごとの不純物汚染量が変わるため、モニター基
板でのライフタイム測定は、あまり意味がなくなってき
ている。
で形成したＳｉエピタキシャル基板でも、基板間にばら
つきがあることから、モニター基板で測定したライフタ
イムと、炭素ゲッタリングを施したＳｉエピタキシャル
基板を用いて製造された固体撮像装置の白傷欠陥との間
にある程度の相関はあるものの、良好な相関ではなかっ
た。このため、モニター基板でのライフタイムの測定結
果から、固体撮像装置の白傷欠陥、したがってＳｉエピ
タキシャル基板の重金属不純物などによる不純物汚染の
程度を見極め、良否を正確に判定することは実際上困難
であった。また、直径８インチ以上の半導体基板を処理
するエピタキシャル装置は枚葉式が主流となり、半導体
基板１枚ごとの不純物汚染量が変わるため、モニター基
板でのライフタイム測定は、あまり意味がなくなってき
ている。
【００１４】このような背景から、炭素ゲッタリングを
施したＳｉエピタキシャル基板において直接ライフタイ
ムの測定を行うことができ、このＳｉエピタキシャル基
板の良否を正確にかつ迅速に判定することができる技術
が強く望まれている。
施したＳｉエピタキシャル基板において直接ライフタイ
ムの測定を行うことができ、このＳｉエピタキシャル基
板の良否を正確にかつ迅速に判定することができる技術
が強く望まれている。
【００１５】したがって、この発明の目的は、炭素ゲッ
タリングを施したエピタキシャル半導体基板の良否を正
確にかつ迅速に判定することができるエピタキシャル半
導体基板およびその製造方法を提供することにある。
タリングを施したエピタキシャル半導体基板の良否を正
確にかつ迅速に判定することができるエピタキシャル半
導体基板およびその製造方法を提供することにある。
【００１６】この発明の他の目的は、炭素ゲッタリング
を施したエピタキシャル半導体基板の良否を正確にかつ
迅速に判定し、重金属不純物などの不純物汚染が極めて
少ない良好なエピタキシャル半導体基板を用いて特性が
良好な半導体装置を高い歩留まりで製造することができ
る半導体装置の製造方法を提供することにある。
を施したエピタキシャル半導体基板の良否を正確にかつ
迅速に判定し、重金属不純物などの不純物汚染が極めて
少ない良好なエピタキシャル半導体基板を用いて特性が
良好な半導体装置を高い歩留まりで製造することができ
る半導体装置の製造方法を提供することにある。
【００１７】この発明の他の目的は、炭素ゲッタリング
を施したエピタキシャル半導体基板の良否を正確にかつ
迅速に判定し、重金属不純物などの不純物汚染が極めて
少ない良好なエピタキシャル半導体基板を用いて白傷欠
陥が極めて少ない特性が良好な固体撮像装置を高い歩留
まりで製造することができる固体撮像装置の製造方法を
提供することにある。
を施したエピタキシャル半導体基板の良否を正確にかつ
迅速に判定し、重金属不純物などの不純物汚染が極めて
少ない良好なエピタキシャル半導体基板を用いて白傷欠
陥が極めて少ない特性が良好な固体撮像装置を高い歩留
まりで製造することができる固体撮像装置の製造方法を
提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、半導体基板の一主面に炭
素がイオン注入され、半導体基板の一主面上に半導体か
らなるエピタキシャル層が形成されたエピタキシャル半
導体基板において、半導体基板の一主面に炭素の未注入
領域が少なくとも一箇所以上設けられていることを特徴
とするものである。
に、この発明の第１の発明は、半導体基板の一主面に炭
素がイオン注入され、半導体基板の一主面上に半導体か
らなるエピタキシャル層が形成されたエピタキシャル半
導体基板において、半導体基板の一主面に炭素の未注入
領域が少なくとも一箇所以上設けられていることを特徴
とするものである。
【００１９】この発明の第２の発明は、半導体基板の一
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成するようにし
たエピタキシャル半導体基板の製造方法において、半導
体基板の一主面に炭素をイオン注入するとともに、炭素
の未注入領域を少なくとも一箇所以上形成するようにし
たことを特徴とするものである。
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成するようにし
たエピタキシャル半導体基板の製造方法において、半導
体基板の一主面に炭素をイオン注入するとともに、炭素
の未注入領域を少なくとも一箇所以上形成するようにし
たことを特徴とするものである。
【００２０】この発明の第３の発明は、半導体基板の一
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成することによ
り製造されたエピタキシャル半導体基板を用いて半導体
装置を製造するようにした半導体装置の製造方法におい
て、半導体基板の一主面に炭素をイオン注入するととも
に、炭素の未注入領域を少なくとも一箇所以上形成し、
半導体基板の一主面上にエピタキシャル層を形成した後
に炭素の未注入領域上の部分のエピタキシャル層の再結
合ライフタイムまたは表面光電圧の測定を行い、その結
果に基づいてエピタキシャル半導体基板の良否を判定
し、良好なエピタキシャル半導体基板を用いて半導体装
置を製造するようにしたことを特徴とするものである。
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成することによ
り製造されたエピタキシャル半導体基板を用いて半導体
装置を製造するようにした半導体装置の製造方法におい
て、半導体基板の一主面に炭素をイオン注入するととも
に、炭素の未注入領域を少なくとも一箇所以上形成し、
半導体基板の一主面上にエピタキシャル層を形成した後
に炭素の未注入領域上の部分のエピタキシャル層の再結
合ライフタイムまたは表面光電圧の測定を行い、その結
果に基づいてエピタキシャル半導体基板の良否を判定
し、良好なエピタキシャル半導体基板を用いて半導体装
置を製造するようにしたことを特徴とするものである。
【００２１】この発明の第４の発明は、半導体基板の一
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成することによ
り製造されたエピタキシャル半導体基板を用いて固体撮
像装置を製造するようにした固体撮像装置の製造方法に
おいて、半導体基板の一主面に炭素をイオン注入すると
ともに、炭素の未注入領域を少なくとも一箇所以上形成
し、半導体基板の一主面上にエピタキシャル層を形成し
た後に炭素の未注入領域上の部分のエピタキシャル層の
再結合ライフタイムまたは表面光電圧の測定を行い、そ
の結果に基づいてエピタキシャル半導体基板の良否を判
定し、良好なエピタキシャル半導体基板を用いて固体撮
像装置を製造するようにしたことを特徴とするものであ
る。
主面に炭素をイオン注入した後、半導体基板の一主面上
に半導体からなるエピタキシャル層を形成することによ
り製造されたエピタキシャル半導体基板を用いて固体撮
像装置を製造するようにした固体撮像装置の製造方法に
おいて、半導体基板の一主面に炭素をイオン注入すると
ともに、炭素の未注入領域を少なくとも一箇所以上形成
し、半導体基板の一主面上にエピタキシャル層を形成し
た後に炭素の未注入領域上の部分のエピタキシャル層の
再結合ライフタイムまたは表面光電圧の測定を行い、そ
の結果に基づいてエピタキシャル半導体基板の良否を判
定し、良好なエピタキシャル半導体基板を用いて固体撮
像装置を製造するようにしたことを特徴とするものであ
る。
【００２２】この発明においては、炭素によるゲッタリ
ング効果を十分に得る観点より、半導体基板の一主面に
炭素をイオン注入するときのドーズ量は通常、５×１０
13ｃｍ-2以上、好適には５×１０13ｃｍ-2以上５×１０
15ｃｍ-2以下とする。また、半導体基板における炭素の
未注入領域の形状および大きさは、この炭素の未注入領
域またはその上の部分のエピタキシャル層において再結
合ライフタイムまたは表面光電圧（Surface Photo Volt
age,ＳＰＶ）の測定が可能である限り、基本的には自由
に選ぶことができるが、この炭素の未注入領域の最小幅
は、少なくとも再結合ライフタイムまたは表面光電圧の
測定における平均自由行程よりも大きくする必要があ
り、通常、半導体基板の厚さ以上にする。この炭素の未
注入領域は、例えば、エピタキシャル半導体基板を用い
て半導体装置を製造する場合の１チップ分の領域として
もよい。
ング効果を十分に得る観点より、半導体基板の一主面に
炭素をイオン注入するときのドーズ量は通常、５×１０
13ｃｍ-2以上、好適には５×１０13ｃｍ-2以上５×１０
15ｃｍ-2以下とする。また、半導体基板における炭素の
未注入領域の形状および大きさは、この炭素の未注入領
域またはその上の部分のエピタキシャル層において再結
合ライフタイムまたは表面光電圧（Surface Photo Volt
age,ＳＰＶ）の測定が可能である限り、基本的には自由
に選ぶことができるが、この炭素の未注入領域の最小幅
は、少なくとも再結合ライフタイムまたは表面光電圧の
測定における平均自由行程よりも大きくする必要があ
り、通常、半導体基板の厚さ以上にする。この炭素の未
注入領域は、例えば、エピタキシャル半導体基板を用い
て半導体装置を製造する場合の１チップ分の領域として
もよい。
【００２３】ここで、再結合ライフタイムまたは表面光
電圧の測定は、エピタキシャル層形成中に混入する重金
属不純物などの評価方法として最も優れたものである。
このうち表面光電圧の測定は、測定を行う基板の表面に
その多数キャリアと同符号の電荷を付着させ、これに基
板のバンドギャップエネルギー以上のエネルギーの単色
光を断続的に照射し、それにより発生する少数キャリア
が表面空乏層側に移動蓄積することによる表面の障壁高
さの変化（−ｑΔＶ）を測定するものである。−ｑΔＶ
がＳＰＶ値である。このＳＰＶ法には、ＳＰＶ値が一定
になるように光照射量を調整する方法（コンスタントＳ
ＰＶ法）と、ＳＰＶ値と光照射量との関係がリニアな領
域で光照射量を一定にしてＳＰＶ値を測定する方法（リ
ニアＳＰＶ法）とがある。一般に、ＳＰＶ法では、基板
の清浄度の尺度として少数キャリアの拡散長（Ｌ）が用
いられ、これが長いほど清浄である。
電圧の測定は、エピタキシャル層形成中に混入する重金
属不純物などの評価方法として最も優れたものである。
このうち表面光電圧の測定は、測定を行う基板の表面に
その多数キャリアと同符号の電荷を付着させ、これに基
板のバンドギャップエネルギー以上のエネルギーの単色
光を断続的に照射し、それにより発生する少数キャリア
が表面空乏層側に移動蓄積することによる表面の障壁高
さの変化（−ｑΔＶ）を測定するものである。−ｑΔＶ
がＳＰＶ値である。このＳＰＶ法には、ＳＰＶ値が一定
になるように光照射量を調整する方法（コンスタントＳ
ＰＶ法）と、ＳＰＶ値と光照射量との関係がリニアな領
域で光照射量を一定にしてＳＰＶ値を測定する方法（リ
ニアＳＰＶ法）とがある。一般に、ＳＰＶ法では、基板
の清浄度の尺度として少数キャリアの拡散長（Ｌ）が用
いられ、これが長いほど清浄である。
【００２４】この発明において、エピタキシャル半導体
基板の良否の判定は、再結合ライフタイム測定を用いる
場合、典型的には、炭素の未注入領域における半導体基
板の再結合ライフタイム（τsub ）の測定を行うととも
に、炭素の未注入領域上の部分のエピタキシャル層の再
結合ライフタイム（τepi ）の測定を行い、炭素の未注
入領域における半導体基板の再結合ライフタイムの測定
値に対する炭素の未注入領域上の部分のエピタキシャル
層の再結合ライフタイムの測定値の比（τepi／
τsub ）が所定値以上、好適には１／３以上、より好適
には２／３以上であるか否かにより判定する。また、表
面光電圧測定、特にリニアＳＰＶ法を用いる場合には、
炭素の未注入領域における半導体基板の拡散長
（Ｌsub ）の測定を行うとともに、炭素の未注入領域上
の部分のエピタキシャル層の拡散長（Ｌepi ）の測定を
行い、炭素の未注入領域における半導体基板の拡散長の
測定値に対する炭素の未注入領域上の部分のエピタキシ
ャル層の拡散長の測定値の比（Ｌepi ／Ｌsub ）が所定
値以上、好適には１／３以上、より好適には２／３以上
であるか否かによりエピタキシャル半導体基板の良否を
判定する。また、ＳＰＶ法による拡散長測定を用いる場
合には、必ずしも拡散長の測定値の比（Ｌepi ／
Ｌsub ）で良否を判定する必要はなく、Ｌepi が所定値
以上、好適には２００μｍ以上、より好適には４００μ
ｍ以上であるか否かにより良否を判定してもよい。
基板の良否の判定は、再結合ライフタイム測定を用いる
場合、典型的には、炭素の未注入領域における半導体基
板の再結合ライフタイム（τsub ）の測定を行うととも
に、炭素の未注入領域上の部分のエピタキシャル層の再
結合ライフタイム（τepi ）の測定を行い、炭素の未注
入領域における半導体基板の再結合ライフタイムの測定
値に対する炭素の未注入領域上の部分のエピタキシャル
層の再結合ライフタイムの測定値の比（τepi／
τsub ）が所定値以上、好適には１／３以上、より好適
には２／３以上であるか否かにより判定する。また、表
面光電圧測定、特にリニアＳＰＶ法を用いる場合には、
炭素の未注入領域における半導体基板の拡散長
（Ｌsub ）の測定を行うとともに、炭素の未注入領域上
の部分のエピタキシャル層の拡散長（Ｌepi ）の測定を
行い、炭素の未注入領域における半導体基板の拡散長の
測定値に対する炭素の未注入領域上の部分のエピタキシ
ャル層の拡散長の測定値の比（Ｌepi ／Ｌsub ）が所定
値以上、好適には１／３以上、より好適には２／３以上
であるか否かによりエピタキシャル半導体基板の良否を
判定する。また、ＳＰＶ法による拡散長測定を用いる場
合には、必ずしも拡散長の測定値の比（Ｌepi ／
Ｌsub ）で良否を判定する必要はなく、Ｌepi が所定値
以上、好適には２００μｍ以上、より好適には４００μ
ｍ以上であるか否かにより良否を判定してもよい。
【００２５】この発明において、固体撮像装置は、ＣＣ
Ｄ固体撮像装置のほか、増幅型固体撮像装置やＣＭＯＳ
型固体撮像装置などであってもよい。また、半導体装置
は、これらの固体撮像装置のほかに、バイポーラＬＳ
Ｉ、ＭＯＳＬＳＩ（ＤＲＡＭなど）、バイポーラＣＭＯ
ＳＬＳＩなどの各種のものであってよい。
Ｄ固体撮像装置のほか、増幅型固体撮像装置やＣＭＯＳ
型固体撮像装置などであってもよい。また、半導体装置
は、これらの固体撮像装置のほかに、バイポーラＬＳ
Ｉ、ＭＯＳＬＳＩ（ＤＲＡＭなど）、バイポーラＣＭＯ
ＳＬＳＩなどの各種のものであってよい。
【００２６】上述のように構成されたこの発明において
は、半導体基板における炭素の未注入領域上の部分のエ
ピタキシャル層を測定領域として用いることにより、モ
ニター基板を用いることなく、しかも炭素ゲッターシン
クの影響を受けることなく、エピタキシャル層形成時に
混入した不純物量を反映した再結合ライフタイムまたは
表面光電圧の測定を炭素ゲッタリングを施したエピタキ
シャル半導体基板において直接行うことができ、その結
果に基づいて、エピタキシャル半導体基板の良否を正確
にかつ迅速に判定することができる。そして、このよう
にして良好であると判定された、重金属不純物などの不
純物汚染が極めて少ない良好なエピタキシャル半導体基
板を用いて固体撮像装置などの半導体装置を製造するこ
とにより、白傷欠陥が極めて少ない固体撮像装置などの
特性が良好な半導体装置を高い歩留まりで製造すること
ができる。
は、半導体基板における炭素の未注入領域上の部分のエ
ピタキシャル層を測定領域として用いることにより、モ
ニター基板を用いることなく、しかも炭素ゲッターシン
クの影響を受けることなく、エピタキシャル層形成時に
混入した不純物量を反映した再結合ライフタイムまたは
表面光電圧の測定を炭素ゲッタリングを施したエピタキ
シャル半導体基板において直接行うことができ、その結
果に基づいて、エピタキシャル半導体基板の良否を正確
にかつ迅速に判定することができる。そして、このよう
にして良好であると判定された、重金属不純物などの不
純物汚染が極めて少ない良好なエピタキシャル半導体基
板を用いて固体撮像装置などの半導体装置を製造するこ
とにより、白傷欠陥が極めて少ない固体撮像装置などの
特性が良好な半導体装置を高い歩留まりで製造すること
ができる。
【００２７】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２８】図１〜図５はこの発明の第１の実施形態に
よるＳｉエピタキシャル基板の製造方法を示す。
よるＳｉエピタキシャル基板の製造方法を示す。
【００２９】この第１の実施形態においては、まず、図
１に示すように、ＣＺ法で成長させた単結晶Ｓｉのイン
ゴットから切り出し、ミラー研磨を行うことにより作製
した例えば（１００）面方位のｎ型のＣＺ−Ｓｉ基板１
を用意する。符号１ａはミラー面を示す。このＣＺ−Ｓ
ｉ基板１は、ｎ型不純物としてＰがドープされ、比抵抗
は８〜１２Ωｃｍ、例えば１０Ωｃｍである。また、こ
のＣＺ−Ｓｉ基板１の直径は例えば５インチである。
１に示すように、ＣＺ法で成長させた単結晶Ｓｉのイン
ゴットから切り出し、ミラー研磨を行うことにより作製
した例えば（１００）面方位のｎ型のＣＺ−Ｓｉ基板１
を用意する。符号１ａはミラー面を示す。このＣＺ−Ｓ
ｉ基板１は、ｎ型不純物としてＰがドープされ、比抵抗
は８〜１２Ωｃｍ、例えば１０Ωｃｍである。また、こ
のＣＺ−Ｓｉ基板１の直径は例えば５インチである。
【００３０】次に、ＣＺ−Ｓｉ基板１をＲＣＡ洗浄した
後、図２に示すように、このＣＺ−Ｓｉ基板１を例えば
ドライ酸化法により例えば１０００℃で熱酸化すること
によりそのミラー面１ａにＳｉＯ2 膜からなる酸化膜２
を形成する。この酸化膜２の膜厚は例えば２０ｎｍであ
る。
後、図２に示すように、このＣＺ−Ｓｉ基板１を例えば
ドライ酸化法により例えば１０００℃で熱酸化すること
によりそのミラー面１ａにＳｉＯ2 膜からなる酸化膜２
を形成する。この酸化膜２の膜厚は例えば２０ｎｍであ
る。
【００３１】次に、図３に示すように、酸化膜２上に、
炭素をイオン注入すべき領域に対する部分が開口したレ
ジストパターン３をリソグラフィーにより形成した後、
このレジストパターン３をマスクとしてＣＺ−Ｓｉ基板
１に炭素をイオン注入する。この炭素のイオン注入にお
いては、例えば、加速エネルギーを１５０ｋｅＶ、ドー
ズ量を１×１０15ｃｍ-2とする。このとき、炭素の投影
飛程（Ｒp ）は約０．３２μｍ、炭素のピーク濃度は約
１×１０19ｃｍ-3である。
炭素をイオン注入すべき領域に対する部分が開口したレ
ジストパターン３をリソグラフィーにより形成した後、
このレジストパターン３をマスクとしてＣＺ−Ｓｉ基板
１に炭素をイオン注入する。この炭素のイオン注入にお
いては、例えば、加速エネルギーを１５０ｋｅＶ、ドー
ズ量を１×１０15ｃｍ-2とする。このとき、炭素の投影
飛程（Ｒp ）は約０．３２μｍ、炭素のピーク濃度は約
１×１０19ｃｍ-3である。
【００３２】次に、レジストパターン３を除去し、さら
にＣＺ−Ｓｉ基板１をＲＣＡ洗浄した後、このＣＺ−Ｓ
ｉ基板１を例えば窒素雰囲気中において例えば１０００
℃で１０分アニールする。このアニールにより、図４に
示すように、ＣＺ−Ｓｉ基板１のミラー面１ａよりも深
い位置にピーク濃度を有する炭素注入領域４および炭素
未注入領域５がそれぞれ形成される。ここで、炭素注入
領域４における炭素のピーク濃度位置をミラー面１ａよ
りも深くするのは、次の工程で成長させるｎ−型Ｓｉエ
ピタキシャル層６の結晶性の劣化を防止するためであ
る。また、炭素のイオン注入後に窒素雰囲気中でアニー
ルするのは、イオン注入により非晶質化されたミラー面
１ａの近傍におけるＣＺ−Ｓｉ基板１の結晶性を回復さ
せるためであるが、注入条件によっては省略してもよ
い。
にＣＺ−Ｓｉ基板１をＲＣＡ洗浄した後、このＣＺ−Ｓ
ｉ基板１を例えば窒素雰囲気中において例えば１０００
℃で１０分アニールする。このアニールにより、図４に
示すように、ＣＺ−Ｓｉ基板１のミラー面１ａよりも深
い位置にピーク濃度を有する炭素注入領域４および炭素
未注入領域５がそれぞれ形成される。ここで、炭素注入
領域４における炭素のピーク濃度位置をミラー面１ａよ
りも深くするのは、次の工程で成長させるｎ−型Ｓｉエ
ピタキシャル層６の結晶性の劣化を防止するためであ
る。また、炭素のイオン注入後に窒素雰囲気中でアニー
ルするのは、イオン注入により非晶質化されたミラー面
１ａの近傍におけるＣＺ−Ｓｉ基板１の結晶性を回復さ
せるためであるが、注入条件によっては省略してもよ
い。
【００３３】次に、例えばＨＦ溶液を含むエッチング液
で酸化膜２をエッチング除去する。この後、図５に示す
ように、ＣＺ−Ｓｉ基板１のミラー面１ａ上に、例えば
ソースガスとしてＳｉＨＣｌ３ ガスを用いたＣＶＤ法
により、例えば１１２０℃程度の温度でｎ- 型Ｓｉエピ
タキシャル層６を成長させ、Ｓｉエピタキシャル基板７
を完成させる。ここで、ｎ- 型Ｓｉエピタキシャル層６
は、ｎ型不純物として例えばＰがドープされ、その比抵
抗は例えば４０〜５０Ωｃｍ、その厚さは例えば８μｍ
とする。
で酸化膜２をエッチング除去する。この後、図５に示す
ように、ＣＺ−Ｓｉ基板１のミラー面１ａ上に、例えば
ソースガスとしてＳｉＨＣｌ３ ガスを用いたＣＶＤ法
により、例えば１１２０℃程度の温度でｎ- 型Ｓｉエピ
タキシャル層６を成長させ、Ｓｉエピタキシャル基板７
を完成させる。ここで、ｎ- 型Ｓｉエピタキシャル層６
は、ｎ型不純物として例えばＰがドープされ、その比抵
抗は例えば４０〜５０Ωｃｍ、その厚さは例えば８μｍ
とする。
【００３４】以上のようにして製造されたＳｉエピタキ
シャル基板７の一例を図６に示す。図６に示すように、
この例では、Ｓｉエピタキシャル基板７の中心およびオ
リエンテーションフラット７ａの近傍の部分の２箇所の
部分のＣＺ−Ｓｉ基板１に正方形の炭素未注入領域５が
形成されている。これらの炭素未注入領域５の辺は例え
ばオリエンテーションフラット７ａに平行な方向および
垂直な方向に平行になっている。また、これらの炭素注
入領域５のサイズは、例えば、１０ｍｍ×１０ｍｍ、あ
るいは、８ｍｍ×８ｍｍである。
シャル基板７の一例を図６に示す。図６に示すように、
この例では、Ｓｉエピタキシャル基板７の中心およびオ
リエンテーションフラット７ａの近傍の部分の２箇所の
部分のＣＺ−Ｓｉ基板１に正方形の炭素未注入領域５が
形成されている。これらの炭素未注入領域５の辺は例え
ばオリエンテーションフラット７ａに平行な方向および
垂直な方向に平行になっている。また、これらの炭素注
入領域５のサイズは、例えば、１０ｍｍ×１０ｍｍ、あ
るいは、８ｍｍ×８ｍｍである。
【００３５】上述のようにして製造されたＳｉエピタキ
シャル基板７の良否を判定するために、炭素未注入領域
５上の部分のｎ- 型Ｓｉエピタキシャル層６でマイクロ
波による再結合ライフタイムの測定を行い、その結果が
良好なＳｉエピタキシャル基板７のみを選別する。この
再結合ライフタイム測定の結果の判定は、具体的には例
えば次のようにして行う。すなわち、ｎ- 型Ｓｉエピタ
キシャル層６の成長前のＣＺ−Ｓｉ基板１の炭素未注入
領域５の再結合ライフタイムτsub と炭素未注入領域５
上の部分のＳｉエピタキシャル基板７のライフタイムτ
epi とをそれぞれ測定し、τepi ／τsub が例えば２／
３以上であれば、Ｓｉエピタキシャル基板７は良好であ
るとする。
シャル基板７の良否を判定するために、炭素未注入領域
５上の部分のｎ- 型Ｓｉエピタキシャル層６でマイクロ
波による再結合ライフタイムの測定を行い、その結果が
良好なＳｉエピタキシャル基板７のみを選別する。この
再結合ライフタイム測定の結果の判定は、具体的には例
えば次のようにして行う。すなわち、ｎ- 型Ｓｉエピタ
キシャル層６の成長前のＣＺ−Ｓｉ基板１の炭素未注入
領域５の再結合ライフタイムτsub と炭素未注入領域５
上の部分のＳｉエピタキシャル基板７のライフタイムτ
epi とをそれぞれ測定し、τepi ／τsub が例えば２／
３以上であれば、Ｓｉエピタキシャル基板７は良好であ
るとする。
【００３６】図７〜図１１はこの発明の第２の実施形態
によるＣＣＤ固体撮像装置の製造方法を示す。
によるＣＣＤ固体撮像装置の製造方法を示す。
【００３７】この第２の実施形態においては、まず、以
上のようにして選別された、重金属不純物などの不純物
汚染が極めて少ない良好なＳｉエピタキシャル基板７を
用意する。
上のようにして選別された、重金属不純物などの不純物
汚染が極めて少ない良好なＳｉエピタキシャル基板７を
用意する。
【００３８】次に、図７に示すように、このＳｉエピタ
キシャル基板７のｎ- 型Ｓｉエピタキシャル層６に例え
ばイオン注入法によりｐ型ウェル領域８を形成した後、
このｐ型ウェル領域８の表面に例えば熱酸化法により例
えばＳｉＯ2 膜のような絶縁膜９を形成する。次に、ｐ
型ウェル領域８にｎ型不純物とｐ型不純物とをそれぞれ
選択的にイオン注入することにより、垂直転送レジスタ
を構成するｎ型転送チャネル領域１０、これに隣接する
ｐ+ 型チャネルストップ領域１１およびｎ型転送チャネ
ル領域１０の下方のｐ+ 型ウェル領域１２を形成する。
キシャル基板７のｎ- 型Ｓｉエピタキシャル層６に例え
ばイオン注入法によりｐ型ウェル領域８を形成した後、
このｐ型ウェル領域８の表面に例えば熱酸化法により例
えばＳｉＯ2 膜のような絶縁膜９を形成する。次に、ｐ
型ウェル領域８にｎ型不純物とｐ型不純物とをそれぞれ
選択的にイオン注入することにより、垂直転送レジスタ
を構成するｎ型転送チャネル領域１０、これに隣接する
ｐ+ 型チャネルストップ領域１１およびｎ型転送チャネ
ル領域１０の下方のｐ+ 型ウェル領域１２を形成する。
【００３９】次に、図８に示すように、絶縁膜９上にＳ
ｉ3 Ｎ4 膜のような絶縁膜１３および例えばＳｉＯ2 膜
のような絶縁膜１４を介して転送電極１５を形成する。
ここで、絶縁膜９、絶縁膜１３および絶縁膜１４により
ゲート絶縁膜が構成され、特に、絶縁膜９および絶縁膜
１４がＳｉＯ2 膜であり、絶縁膜１３がＳｉ3 Ｎ4 膜で
ある場合には、このゲート絶縁膜はいわゆるＯＮＯ膜か
らなる。転送電極１５は例えばＰのような不純物がドー
プされた多結晶Ｓｉ膜からなる。
ｉ3 Ｎ4 膜のような絶縁膜１３および例えばＳｉＯ2 膜
のような絶縁膜１４を介して転送電極１５を形成する。
ここで、絶縁膜９、絶縁膜１３および絶縁膜１４により
ゲート絶縁膜が構成され、特に、絶縁膜９および絶縁膜
１４がＳｉＯ2 膜であり、絶縁膜１３がＳｉ3 Ｎ4 膜で
ある場合には、このゲート絶縁膜はいわゆるＯＮＯ膜か
らなる。転送電極１５は例えばＰのような不純物がドー
プされた多結晶Ｓｉ膜からなる。
【００４０】次に、図９に示すように、受光部となる部
分のｐ型ウェル領域８にｎ型不純物を選択的にイオン注
入することによりｎ+ 型領域１６を形成する。このｎ+
型領域１６とｐ型ウェル領域８とからなるｐｎ接合によ
り、受光部（光電変換部）となるフォトダイオードが構
成される。
分のｐ型ウェル領域８にｎ型不純物を選択的にイオン注
入することによりｎ+ 型領域１６を形成する。このｎ+
型領域１６とｐ型ウェル領域８とからなるｐｎ接合によ
り、受光部（光電変換部）となるフォトダイオードが構
成される。
【００４１】次に、図１０に示すように、ｎ+ 型領域１
６の表面にｐ型不純物をイオン注入することによりｐ++
型領域１７を形成する。
６の表面にｐ型不純物をイオン注入することによりｐ++
型領域１７を形成する。
【００４２】次に、図１１に示すように、基板全面にＳ
ｉＯ2 膜のような層間絶縁膜１８を形成した後、転送電
極１５の上方の部分におけるこの層間絶縁膜１８上にＡ
ｌ遮光膜１９を形成する。
ｉＯ2 膜のような層間絶縁膜１８を形成した後、転送電
極１５の上方の部分におけるこの層間絶縁膜１８上にＡ
ｌ遮光膜１９を形成する。
【００４３】以上により、目的とするＣＣＤ固体撮像装
置が完成される。
置が完成される。
【００４４】図１２は、Ｓｉエピタキシャル基板７の中
心部で測定した再結合ライフタイムと、このＳｉエピタ
キシャル基板７を用いて製造したＣＣＤ固体撮像装置の
白傷欠陥との相関を測定した結果を示す。図１２に示す
ように、再結合ライフタイムと白傷欠陥との間には明確
な相関が見られ、再結合ライフタイムが短くなるほど白
傷欠陥が増えている。
心部で測定した再結合ライフタイムと、このＳｉエピタ
キシャル基板７を用いて製造したＣＣＤ固体撮像装置の
白傷欠陥との相関を測定した結果を示す。図１２に示す
ように、再結合ライフタイムと白傷欠陥との間には明確
な相関が見られ、再結合ライフタイムが短くなるほど白
傷欠陥が増えている。
【００４５】なお、Ｓｉエピタキシャル基板７のうち炭
素未注入領域５にかかる部分に形成されたＣＣＤ固体撮
像装置の白傷欠陥も、Ｓｉエピタキシャル基板７のうち
炭素注入領域４の部分に形成されたＣＣＤ固体撮像装置
の白傷欠陥と遜色のない結果が得られている。これは、
白傷欠陥に影響する金属不純物の、素子形成プロセス中
に行われる熱プロセスの温度での拡散長が、炭素未注入
領域５の大きさに比べて十分に大きいためと推定され
る。
素未注入領域５にかかる部分に形成されたＣＣＤ固体撮
像装置の白傷欠陥も、Ｓｉエピタキシャル基板７のうち
炭素注入領域４の部分に形成されたＣＣＤ固体撮像装置
の白傷欠陥と遜色のない結果が得られている。これは、
白傷欠陥に影響する金属不純物の、素子形成プロセス中
に行われる熱プロセスの温度での拡散長が、炭素未注入
領域５の大きさに比べて十分に大きいためと推定され
る。
【００４６】以上のように、この第２の実施形態によれ
ば、あらかじめ選別された、重金属不純物などの不純物
汚染が極めて少ない良好なＳｉエピタキシャル基板７を
用いてＣＣＤ固体撮像装置を製造していることにより、
白傷欠陥が極めて少ない特性が良好なＣＣＤ固体撮像装
置を高い歩留まりで製造することができる。また、従来
は、固体撮像装置を製造しなければ白傷欠陥はわからな
かったのに対し、この第２の実施形態によれば、Ｓｉエ
ピタキシャル基板７の状態での選別を高精度で行うこと
ができることにより、重金属不純物などの不純物汚染が
多い不良なＳｉエピタキシャル基板７を用いてＣＣＤ固
体撮像装置を製造することによる無駄をなくすことがで
き、ひいてはＣＣＤ固体撮像装置の製造コストの大幅な
低減を図ることができる。
ば、あらかじめ選別された、重金属不純物などの不純物
汚染が極めて少ない良好なＳｉエピタキシャル基板７を
用いてＣＣＤ固体撮像装置を製造していることにより、
白傷欠陥が極めて少ない特性が良好なＣＣＤ固体撮像装
置を高い歩留まりで製造することができる。また、従来
は、固体撮像装置を製造しなければ白傷欠陥はわからな
かったのに対し、この第２の実施形態によれば、Ｓｉエ
ピタキシャル基板７の状態での選別を高精度で行うこと
ができることにより、重金属不純物などの不純物汚染が
多い不良なＳｉエピタキシャル基板７を用いてＣＣＤ固
体撮像装置を製造することによる無駄をなくすことがで
き、ひいてはＣＣＤ固体撮像装置の製造コストの大幅な
低減を図ることができる。
【００４７】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の第１および第２の実
施形態に限定されるものではなく、この発明の技術的思
想に基づく各種の変形が可能である。
に説明したが、この発明は、上述の第１および第２の実
施形態に限定されるものではなく、この発明の技術的思
想に基づく各種の変形が可能である。
【００４８】例えば、第１および第２の実施形態におい
て挙げた構造、形状、プロセス、数値などはあくまでも
例にすぎず、必要に応じて、これらと異なる構造、形
状、プロセス、数値などとしてもよい。
て挙げた構造、形状、プロセス、数値などはあくまでも
例にすぎず、必要に応じて、これらと異なる構造、形
状、プロセス、数値などとしてもよい。
【００４９】具体的には、第１の実施形態においては、
Ｓｉエピタキシャル基板７に形成する炭素未注入領域５
の数を２個としているが、炭素未注入領域５の数は１個
でも３個以上でもよく、例えば図６において一点鎖線で
示すようにさらに３箇所に炭素未注入領域５を形成して
合計５箇所に炭素未注入領域５を形成するようにしても
よい。
Ｓｉエピタキシャル基板７に形成する炭素未注入領域５
の数を２個としているが、炭素未注入領域５の数は１個
でも３個以上でもよく、例えば図６において一点鎖線で
示すようにさらに３箇所に炭素未注入領域５を形成して
合計５箇所に炭素未注入領域５を形成するようにしても
よい。
【００５０】また、第２の実施形態においては、ｎ型の
Ｓｉエピタキシャル基板７上のｎ-型Ｓｉエピタキシャ
ル層６に形成されたｐ型ウェル領域８にｎ+ 型領域１６
を形成し、このｎ+ 型領域１６とｐ型ウェル領域８とに
より受光部となるフォトダイオードを形成しているが、
ｐ型のＳｉエピタキシャル基板を用いる場合には、その
ｐ型Ｓｉエピタキシャル層にｎ型領域を形成することに
よりフォトダイオードを形成してもよい。
Ｓｉエピタキシャル基板７上のｎ-型Ｓｉエピタキシャ
ル層６に形成されたｐ型ウェル領域８にｎ+ 型領域１６
を形成し、このｎ+ 型領域１６とｐ型ウェル領域８とに
より受光部となるフォトダイオードを形成しているが、
ｐ型のＳｉエピタキシャル基板を用いる場合には、その
ｐ型Ｓｉエピタキシャル層にｎ型領域を形成することに
よりフォトダイオードを形成してもよい。
【００５１】また、この発明は、層内レンズを有するタ
イプのＣＣＤ固体撮像装置の製造にも、当然、適用する
ことができる。
イプのＣＣＤ固体撮像装置の製造にも、当然、適用する
ことができる。
【００５２】さらに、第１の実施形態においては、Ｓｉ
エピタキシャル基板７の良否を判定しているが、この判
定結果を、使用するエピタキシャル成長装置の汚染管理
に用いるようにしてもよい。このようにすれば、モニタ
ー基板を用いることなく、エピタキシャル成長装置の汚
染管理を行うことが可能となる。
エピタキシャル基板７の良否を判定しているが、この判
定結果を、使用するエピタキシャル成長装置の汚染管理
に用いるようにしてもよい。このようにすれば、モニタ
ー基板を用いることなく、エピタキシャル成長装置の汚
染管理を行うことが可能となる。
【００５３】
【発明の効果】以上説明したように、この発明によるエ
ピタキシャル半導体基板によれば、半導体基板の一主面
に炭素の未注入領域が少なくとも一箇所以上設けられて
いるので、この炭素の未注入領域上の部分のエピタキシ
ャル層の再結合ライフタイムまたは表面光電圧の測定を
行うことにより、炭素ゲッタリングを施したエピタキシ
ャル半導体基板の良否を正確にかつ迅速に判定すること
ができる。
ピタキシャル半導体基板によれば、半導体基板の一主面
に炭素の未注入領域が少なくとも一箇所以上設けられて
いるので、この炭素の未注入領域上の部分のエピタキシ
ャル層の再結合ライフタイムまたは表面光電圧の測定を
行うことにより、炭素ゲッタリングを施したエピタキシ
ャル半導体基板の良否を正確にかつ迅速に判定すること
ができる。
【００５４】この発明によるエピタキシャル半導体基板
の製造方法によれば、半導体基板の一主面に炭素をイオ
ン注入するとともに、炭素の未注入領域を少なくとも一
箇所以上形成するようにしているので、この炭素の未注
入領域上の部分のエピタキシャル層の再結合ライフタイ
ムまたは表面光電圧の測定を行うことにより、炭素ゲッ
タリングを施したエピタキシャル半導体基板の良否を正
確にかつ迅速に判定することができる。
の製造方法によれば、半導体基板の一主面に炭素をイオ
ン注入するとともに、炭素の未注入領域を少なくとも一
箇所以上形成するようにしているので、この炭素の未注
入領域上の部分のエピタキシャル層の再結合ライフタイ
ムまたは表面光電圧の測定を行うことにより、炭素ゲッ
タリングを施したエピタキシャル半導体基板の良否を正
確にかつ迅速に判定することができる。
【００５５】この発明による半導体装置の製造方法によ
れば、重金属不純物などの不純物汚染が極めて少ない良
好なエピタキシャル半導体基板を用いて半導体装置を製
造することができることにより、特性が良好な半導体装
置を高い歩留まりで製造することができる。
れば、重金属不純物などの不純物汚染が極めて少ない良
好なエピタキシャル半導体基板を用いて半導体装置を製
造することができることにより、特性が良好な半導体装
置を高い歩留まりで製造することができる。
【００５６】この発明による固体撮像装置の製造方法に
よれば、重金属不純物などの不純物汚染が極めて少ない
良好なエピタキシャル半導体基板を用いて固体撮像装置
を製造することができることにより、白傷欠陥が極めて
少ない特性が良好な固体撮像装置を高い歩留まりで製造
することができる。
よれば、重金属不純物などの不純物汚染が極めて少ない
良好なエピタキシャル半導体基板を用いて固体撮像装置
を製造することができることにより、白傷欠陥が極めて
少ない特性が良好な固体撮像装置を高い歩留まりで製造
することができる。
【図１】この発明の第１の実施形態によるＳｉエピタキ
シャル基板の製造方法を説明するための断面図である。
シャル基板の製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるＳｉエピタキ
シャル基板の製造方法を説明するための断面図である。
シャル基板の製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＳｉエピタキ
シャル基板の製造方法を説明するための断面図である。
シャル基板の製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＳｉエピタキ
シャル基板の製造方法を説明するための断面図である。
シャル基板の製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＳｉエピタキ
シャル基板の製造方法を説明するための断面図である。
シャル基板の製造方法を説明するための断面図である。
【図６】この発明の第１の実施の形態により製造された
Ｓｉエピタキシャル基板の一例を示す平面図である。
Ｓｉエピタキシャル基板の一例を示す平面図である。
【図７】この発明の第２の実施形態によるＣＣＤ固体撮
像装置の製造方法を説明するための断面図である。
像装置の製造方法を説明するための断面図である。
【図８】この発明の第２の実施形態によるＣＣＤ固体撮
像装置の製造方法を説明するための断面図である。
像装置の製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態によるＣＣＤ固体撮
像装置の製造方法を説明するための断面図である。
像装置の製造方法を説明するための断面図である。
【図１０】この発明の第２の実施形態によるＣＣＤ固体
撮像装置の製造方法を説明するための断面図である。
撮像装置の製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＣＣＤ固体
撮像装置の製造方法を説明するための断面図である。
撮像装置の製造方法を説明するための断面図である。
【図１２】炭素未注入領域上の部分のＳｉエピタキシャ
ル基板上で測定された再結合ライフタイムとこのＳｉエ
ピタキシャル基板を用いて製造されたＣＣＤ固体撮像装
置の白傷欠陥との相関を測定した結果を示すグラフであ
る。
ル基板上で測定された再結合ライフタイムとこのＳｉエ
ピタキシャル基板を用いて製造されたＣＣＤ固体撮像装
置の白傷欠陥との相関を測定した結果を示すグラフであ
る。
１・・・ＣＺ−Ｓｉ基板、４・・・炭素注入領域、５・
・・炭素未注入領域、６・・・ｎ- 型Ｓｉエピタキシャ
ル層、７・・・Ｓｉエピタキシャル基板
・・炭素未注入領域、６・・・ｎ- 型Ｓｉエピタキシャ
ル層、７・・・Ｓｉエピタキシャル基板
Claims (18)
- 【請求項１】 半導体基板の一主面に炭素がイオン注入
され、上記半導体基板の上記一主面上に半導体からなる
エピタキシャル層が形成されたエピタキシャル半導体基
板において、 上記半導体基板の上記一主面に炭素の未注入領域が少な
くとも一箇所以上設けられていることを特徴とするエピ
タキシャル半導体基板。 - 【請求項２】 上記炭素の未注入領域上の部分の上記エ
ピタキシャル層の再結合ライフタイムまたは表面光電圧
の測定を行うようにしたことを特徴とする請求項１記載
のエピタキシャル半導体基板。 - 【請求項３】 上記炭素の未注入領域の最小幅は上記再
結合ライフタイムまたは表面光電圧の測定における平均
自由行程よりも大きいことを特徴とする請求項１記載の
エピタキシャル半導体基板。 - 【請求項４】 上記炭素の未注入領域の最小幅は上記半
導体基板の厚さ以上であることを特徴とする請求項１記
載のエピタキシャル半導体基板。 - 【請求項５】 半導体基板の一主面に炭素をイオン注入
した後、上記半導体基板の上記一主面上に半導体からな
るエピタキシャル層を形成するようにしたエピタキシャ
ル半導体基板の製造方法において、 上記半導体基板の上記一主面に炭素をイオン注入すると
ともに、炭素の未注入領域を少なくとも一箇所以上形成
するようにしたことを特徴とするエピタキシャル半導体
基板の製造方法。 - 【請求項６】 上記炭素の未注入領域上の部分の上記エ
ピタキシャル層の再結合ライフタイムまたは表面光電圧
の測定を行うようにしたことを特徴とする請求項５記載
のエピタキシャル半導体基板の製造方法。 - 【請求項７】 上記炭素の未注入領域の最小幅は上記再
結合ライフタイムまたは表面光電圧の測定における平均
自由行程よりも大きいことを特徴とする請求項５記載の
エピタキシャル半導体基板の製造方法。 - 【請求項８】 上記炭素の未注入領域の最小幅は上記半
導体基板の厚さ以上であることを特徴とする請求項５記
載のエピタキシャル半導体基板の製造方法。 - 【請求項９】 半導体基板の一主面に炭素をイオン注入
した後、上記半導体基板の上記一主面上に半導体からな
るエピタキシャル層を形成することにより製造されたエ
ピタキシャル半導体基板を用いて半導体装置を製造する
ようにした半導体装置の製造方法において、 上記半導体基板の上記一主面に炭素をイオン注入すると
ともに、炭素の未注入領域を少なくとも一箇所以上形成
し、上記半導体基板の上記一主面上に上記エピタキシャ
ル層を形成した後に上記炭素の未注入領域上の部分の上
記エピタキシャル層の再結合ライフタイムまたは表面光
電圧の測定を行い、その結果に基づいて上記エピタキシ
ャル半導体基板の良否を判定し、良好な上記エピタキシ
ャル半導体基板を用いて半導体装置を製造するようにし
たことを特徴とする半導体装置の製造方法。 - 【請求項１０】 上記炭素の未注入領域の最小幅は上記
再結合ライフタイムまたは表面光電圧の測定における平
均自由行程よりも大きいことを特徴とする請求項９記載
の半導体装置の製造方法。 - 【請求項１１】 上記炭素の未注入領域の最小幅は上記
半導体基板の厚さ以上であることを特徴とする請求項９
記載の半導体装置の製造方法。 - 【請求項１２】 上記炭素の未注入領域における上記半
導体基板の再結合ライフタイムの測定を行うとともに、
上記炭素の未注入領域上の部分の上記エピタキシャル層
の再結合ライフタイムの測定を行い、上記炭素の未注入
領域における上記半導体基板の再結合ライフタイムの測
定値に対する上記炭素の未注入領域上の部分の上記エピ
タキシャル層の再結合ライフタイムの測定値の比が所定
値以上であるか否かにより上記エピタキシャル半導体基
板の良否を判定するようにしたことを特徴とする請求項
９記載の半導体装置の製造方法。 - 【請求項１３】 上記炭素の未注入領域における上記半
導体基板の表面光電圧の測定を行うとともに、上記炭素
の未注入領域上の部分の上記エピタキシャル層の表面光
電圧の測定を行い、上記炭素の未注入領域における上記
半導体基板の表面光電圧の測定値に対する上記炭素の未
注入領域上の部分の上記エピタキシャル層の表面光電圧
の測定値の比が所定値以上であるか否かにより上記エピ
タキシャル半導体基板の良否を判定するようにしたこと
を特徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１４】 半導体基板の一主面に炭素をイオン注
入した後、上記半導体基板の上記一主面上に半導体から
なるエピタキシャル層を形成することにより製造された
エピタキシャル半導体基板を用いて固体撮像装置を製造
するようにした固体撮像装置の製造方法において、 上記半導体基板の上記一主面に炭素をイオン注入すると
ともに、炭素の未注入領域を少なくとも一箇所以上形成
し、上記半導体基板の上記一主面上に上記エピタキシャ
ル層を形成した後に上記炭素の未注入領域上の部分の上
記エピタキシャル層の再結合ライフタイムまたは表面光
電圧の測定を行い、その結果に基づいて上記エピタキシ
ャル半導体基板の良否を判定し、良好な上記エピタキシ
ャル半導体基板を用いて固体撮像装置を製造するように
したことを特徴とする固体撮像装置の製造方法。 - 【請求項１５】 上記炭素の未注入領域の最小幅は上記
再結合ライフタイムまたは表面光電圧の測定における平
均自由行程よりも大きいことを特徴とする請求項１４記
載の固体撮像装置の製造方法。 - 【請求項１６】 上記炭素の未注入領域の最小幅は上記
半導体基板の厚さ以上であることを特徴とする請求項１
４記載の固体撮像装置の製造方法。 - 【請求項１７】 上記炭素の未注入領域における上記半
導体基板の再結合ライフタイムの測定を行うとともに、
上記炭素の未注入領域上の部分の上記エピタキシャル層
の再結合ライフタイムの測定を行い、上記炭素の未注入
領域における上記半導体基板の再結合ライフタイムの測
定値に対する上記炭素の未注入領域上の部分の上記エピ
タキシャル層の再結合ライフタイムの測定値の比が所定
値以上であるか否かにより上記エピタキシャル半導体基
板の良否を判定するようにしたことを特徴とする請求項
１４記載の固体撮像装置の製造方法。 - 【請求項１８】 上記炭素の未注入領域における上記半
導体基板の表面光電圧の測定を行うとともに、上記炭素
の未注入領域上の部分の上記エピタキシャル層の表面光
電圧の測定を行い、上記炭素の未注入領域における上記
半導体基板の表面光電圧の測定値に対する上記炭素の未
注入領域上の部分の上記エピタキシャル層の表面光電圧
の測定値の比が所定値以上であるか否かにより上記エピ
タキシャル半導体基板の良否を判定するようにしたこと
を特徴とする請求項１４記載の固体撮像装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094364A JPH11297976A (ja) | 1998-04-07 | 1998-04-07 | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
| US09/283,229 US6344092B1 (en) | 1998-04-07 | 1999-04-01 | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device |
| KR10-1999-0011856A KR100536930B1 (ko) | 1998-04-07 | 1999-04-06 | 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법 |
| EP99400841A EP0949689B1 (en) | 1998-04-07 | 1999-04-07 | Manufacturing method of semiconductor device with an epitaxial semiconductor substrate and of a solid-state imaging device |
| DE69941103T DE69941103D1 (de) | 1998-04-07 | 1999-04-07 | Herstellungsverfahren einer Halbleitervorrichtung mit einem epitaxialen Halbleitersubstrat sowie einer Festkörperbildaufnahmevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094364A JPH11297976A (ja) | 1998-04-07 | 1998-04-07 | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297976A true JPH11297976A (ja) | 1999-10-29 |
Family
ID=14108266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094364A Pending JPH11297976A (ja) | 1998-04-07 | 1998-04-07 | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6344092B1 (ja) |
| EP (1) | EP0949689B1 (ja) |
| JP (1) | JPH11297976A (ja) |
| KR (1) | KR100536930B1 (ja) |
| DE (1) | DE69941103D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656815B2 (en) * | 2001-04-04 | 2003-12-02 | International Business Machines Corporation | Process for implanting a deep subcollector with self-aligned photo registration marks |
| JP2006521701A (ja) * | 2003-03-28 | 2006-09-21 | キューシー ソリューションズ， インコーポレイテッド | 半導体ウェーハのリアルタイム・インラインテスト |
| KR100705215B1 (ko) * | 2001-11-23 | 2007-04-06 | 매그나칩 반도체 유한회사 | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 |
| US7755085B2 (en) | 2005-05-13 | 2010-07-13 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating same |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
| JP2012243888A (ja) * | 2011-05-18 | 2012-12-10 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2813707B1 (fr) * | 2000-09-07 | 2002-11-29 | St Microelectronics Sa | Fabrication d'un transistor bipolaire |
| US7176544B2 (en) | 2003-04-14 | 2007-02-13 | Dialog Imaging Systems Gmbh | Red/green pixel with simultaneous exposure and improved MTF |
| CN100433347C (zh) * | 2004-03-31 | 2008-11-12 | 戴洛格半导体公司 | 同步曝光的红/绿像素及改进的调制传递函数 |
| KR100632463B1 (ko) * | 2005-02-07 | 2006-10-11 | 삼성전자주식회사 | 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서 |
| US8184190B2 (en) | 2006-11-28 | 2012-05-22 | Youliza, Gehts B.V. Limited Liability Company | Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels |
| DE102007036147B4 (de) | 2007-08-02 | 2017-12-21 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone |
| WO2010086154A1 (en) * | 2009-01-30 | 2010-08-05 | 5Advanced Micro Devices, Inc | In situ formed drain and source regions including a strain inducing alloy and a graded dopant profile |
| DE102009006884B4 (de) | 2009-01-30 | 2011-06-30 | Advanced Micro Devices, Inc., Calif. | Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement |
| JP5402040B2 (ja) * | 2009-02-06 | 2014-01-29 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板 |
| JP5985269B2 (ja) * | 2012-06-26 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219636A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体装置 |
| US5250445A (en) | 1988-12-20 | 1993-10-05 | Texas Instruments Incorporated | Discretionary gettering of semiconductor circuits |
| JPH0384931A (ja) | 1989-08-29 | 1991-04-10 | Sony Corp | 半導体基板のゲッタリング方法 |
| JPH0410544A (ja) | 1990-04-27 | 1992-01-14 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH05152304A (ja) * | 1991-11-29 | 1993-06-18 | Sony Corp | 半導体基板の製造方法 |
| JP3353277B2 (ja) * | 1992-09-25 | 2002-12-03 | ソニー株式会社 | エピタキシャルウェハの製造方法 |
| JP3384506B2 (ja) | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| JPH09139408A (ja) | 1995-11-16 | 1997-05-27 | Sony Corp | エピタキシャル成長半導体層を有する半導体基板の選別方法と半導体装置の製造方法 |
| JP3941075B2 (ja) * | 1996-07-18 | 2007-07-04 | ソニー株式会社 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
-
1998
- 1998-04-07 JP JP10094364A patent/JPH11297976A/ja active Pending
-
1999
- 1999-04-01 US US09/283,229 patent/US6344092B1/en not_active Expired - Fee Related
- 1999-04-06 KR KR10-1999-0011856A patent/KR100536930B1/ko not_active IP Right Cessation
- 1999-04-07 DE DE69941103T patent/DE69941103D1/de not_active Expired - Fee Related
- 1999-04-07 EP EP99400841A patent/EP0949689B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656815B2 (en) * | 2001-04-04 | 2003-12-02 | International Business Machines Corporation | Process for implanting a deep subcollector with self-aligned photo registration marks |
| KR100705215B1 (ko) * | 2001-11-23 | 2007-04-06 | 매그나칩 반도체 유한회사 | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 |
| JP2006521701A (ja) * | 2003-03-28 | 2006-09-21 | キューシー ソリューションズ， インコーポレイテッド | 半導体ウェーハのリアルタイム・インラインテスト |
| US7755085B2 (en) | 2005-05-13 | 2010-07-13 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating same |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
| JP2012243888A (ja) * | 2011-05-18 | 2012-12-10 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69941103D1 (de) | 2009-08-27 |
| US6344092B1 (en) | 2002-02-05 |
| EP0949689A3 (en) | 2000-06-14 |
| EP0949689A2 (en) | 1999-10-13 |
| EP0949689B1 (en) | 2009-07-15 |
| KR19990082954A (ko) | 1999-11-25 |
| KR100536930B1 (ko) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650584B2 (ja) | 固体撮像素子およびその製造方法 | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| JPH11297976A (ja) | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 | |
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US6048782A (en) | Method for doped shallow junction formation using direct gas-phase doping | |
| US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
| US5506176A (en) | Method of making a semiconductor device having a process of hydrogen annealing | |
| US5360748A (en) | Method of manufacturing a semiconductor device | |
| EP0070713B1 (en) | A semiconductor device comprising a bulk-defect region and a process for producing such a semiconductor device | |
| US9620615B2 (en) | IGBT manufacturing method | |
| US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
| US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
| JPH11251322A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| JP2004165225A (ja) | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 | |
| JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| KR20160013043A (ko) | 반도체 웨이퍼의 평가 방법 | |
| JPH05136153A (ja) | 半導体装置及びその製造方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| US20150311327A1 (en) | Itc-igbt and manufacturing method therefor | |
| JP3407508B2 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| JPH11103042A (ja) | 固体撮像装置用半導体基板と固体撮像装置の製造方法 | |
| JPH09139408A (ja) | エピタキシャル成長半導体層を有する半導体基板の選別方法と半導体装置の製造方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| JP2017005015A (ja) | 半導体基板の評価方法 |