JP3941075B2 - エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 - Google Patents
エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 Download PDFInfo
- Publication number
- JP3941075B2 JP3941075B2 JP20775696A JP20775696A JP3941075B2 JP 3941075 B2 JP3941075 B2 JP 3941075B2 JP 20775696 A JP20775696 A JP 20775696A JP 20775696 A JP20775696 A JP 20775696A JP 3941075 B2 JP3941075 B2 JP 3941075B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- epitaxial
- oxygen
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本願の発明は、固体撮像装置等の半導体装置を形成するためのエピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法に関するものである。
【0002】
【従来の技術】
固体撮像装置等の半導体装置を形成するための半導体基板としては、CZ法で成長させたCZ基板や、MCZ法で成長させたMCZ基板や、これらのCZ基板やMCZ基板の表面上にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【0003】
特に、固体撮像装置用としては、添加不純物の濃度むらに起因する画像のコントラストむらを低減させるために、添加不純物の偏析が少ないCVD法を用いることができるエピタキシャル基板や、添加不純物の成長縞が少ないMCZ基板が主に用いられている。
【0004】
そして、このうちでも、CZ基板やMCZ基板の表面に埋め込み領域を形成したり、CZ基板やMCZ基板を低抵抗基板として形成したりすることによって、素子形成層としてのエピタキシャル層の下に低抵抗領域を形成することができるエピタキシャル基板が、低電力駆動や低消費電力化に有効である。
【0005】
エピタキシャルSi基板におけるSiエピタキシャル層を形成するための実用的な方法としてはCVD法が用いられており、下記の4種類の原料ガスが主に用いられている。このうち、水素還元方式では、下記の2種類の原料ガスが用いられている。
SiCl4 +2H2 →Si+4HCl
SiHCl3 + H2 →Si+3HCl
【0006】
また、熱分解方式では、下記の2種類の原料ガスが用いられている。
SiH2 Cl2 →Si+2HCl
SiH4 →Si+2H2
上記の4種類の原料ガスのうちで、固体撮像装置用としては、安価なことや、成長速度が速くて膜厚の厚いエピタキシャル層の形成に適していること等の理由から、SiHCl3 が最も多く用いられている。
【0007】
しかし、上記の何れの原料ガスを用いて形成したSiエピタキシャル層でも、多量の金属不純物、特に重金属不純物、がエピタキシャル成長中に混入していた。このため、固体撮像装置に暗電流が流れることによる白傷欠陥を十分には低減させることができなくて、固体撮像装置の特性及び歩留りが低かった。
【0008】
重金属不純物の発生源としては、エピタキシャル成長装置のベルジャー内におけるステンレス系部材や、原料ガスの配管等が考えられる。即ち、原料ガスに塩素が含まれていると、エピタキシャル成長時に原料ガスが分解して形成されたHClがステンレス系部材や配管等を腐食させて重金属の塩化物を形成し、この塩化物が原料ガス中に取り込まれ、この原料ガスによってSiエピタキシャル層中に重金属不純物が混入すると考えられる。
【0009】
従って、エピタキシャルSi基板に固体撮像装置を形成する場合は、素子形成層であるSiエピタキシャル層から金属不純物を除去するために、何らかのゲッタリング処理を施す必要がある。このため、種々のゲッタリング法が従来から考えられている。
【0010】
即ち、Si基板内の酸素をこのSi基板の内部にのみ析出させ、これをゲッタシンクとするイントリンシックゲッタリング法や、多結晶Siや高濃度の燐拡散領域等をSi基板の裏面に形成し、Si基板との歪み応力を利用してゲッタシンクを形成するエクストリンシックゲッタリング法等があった。しかし、従来の何れの方法も、ゲッタリング能力が弱く、固体撮像装置に暗電流が流れることによる白傷欠陥を十分には低減させることができなかった。
【0011】
そこで、Si基板に5×1013原子cm-2以上のドーズ量で炭素をイオン注入した後、このSi基板の表面上にSiエピタキシャル層を形成することによって、ゲッタリング能力が強くて固体撮像装置の白傷欠陥を従来に比べて1/5以下に低減させることができるエピタキシャルSi基板及びその製造方法を、特願平6−23145号として、本願の出願人が既に提案した。
【0012】
【発明が解決しようとする課題】
しかし、本願の出願人が既に提案したこのエピタキシャルSi基板でさえも、ゲッタリング能力が必ずしも十分には強くなく、今後の高感度の固体撮像装置では白傷欠陥を十分に低減させることが困難になると考えられる。従って、ゲッタリング能力が更に強いエピタキシャルSi基板及びその製造方法が必要になってきている。
【0013】
【課題を解決するための手段】
本願の発明によるエピタキシャルシリコン基板は、1×1018原子cm-3以上のピーク濃度を有する炭素とこの炭素以上のピーク濃度を有する酸素とを含むシリコン基板と、このシリコン基板の表面上に積層されているシリコンエピタキシャル層とを有している。
【0014】
本願の発明によるエピタキシャルシリコン基板は、前記炭素が前記ピーク濃度を有している深さと前記酸素が前記ピーク濃度を有している深さとが互いに等しいことが好ましい。
【0015】
本願の発明による固体撮像装置は、前記エピタキシャルシリコン基板の前記シリコンエピタキシャル層を素子形成層として形成されている。
【0016】
本願の発明によるエピタキシャルシリコン基板の製造方法は、5×1013原子cm-2以上のドーズ量で炭素をシリコン基板にイオン注入する工程と、前記炭素以上のドーズ量で酸素を前記シリコン基板にイオン注入する工程と、前記炭素及び前記酸素の前記イオン注入の後に、前記シリコン基板の表面上にシリコンエピタキシャル層を形成する工程とを有している。
【0017】
本願の発明によるエピタキシャルシリコン基板の製造方法は、前記炭素の投影飛程距離と前記酸素の投影飛程距離とが互いに等しくなる加速エネルギーで前記イオン注入を行うことが好ましい。
【0018】
本願の発明によるエピタキシャルシリコン基板の製造方法は、前記炭素がピーク濃度を有する深さと前記酸素がピーク濃度を有する深さとを前記シリコン基板中に位置させる加速エネルギーで前記イオン注入を行うことが好ましい。
【0019】
本願の発明によるエピタキシャルシリコン基板の製造方法は、エピタキシャル成長温度におけるエピタキシャル成長と前記エピタキシャル成長温度の1/2以下の温度への冷却とを順次に複数回繰り返すことによって、前記シリコンエピタキシャル層を形成することが好ましい。
【0020】
本願の発明による固体撮像装置の製造方法は、前記エピタキシャルシリコン基板を製造し、このエピタキシャルシリコン基板の前記シリコンエピタキシャル層を素子形成層として固体撮像装置を形成する。
【0021】
本願の発明によるエピタキシャルシリコン基板及び固体撮像装置では、炭素と酸素との化合物がシリコン基板中に形成されており、この化合物がゲッタシンクになって、極めて強いゲッタリング能力が存在していると考えられる。このため、シリコンエピタキシャル層から金属不純物が有効に除去されている。
【0022】
また、炭素がピーク濃度を有している深さと酸素がピーク濃度を有している深さとが互いに等しければ、炭素と酸素との化合物がシリコン基板中に有効に形成されていて、シリコンエピタキシャル層から金属不純物が更に有効に除去されている。
【0023】
本願の発明によるエピタキシャルシリコン基板の製造方法では、炭素及び酸素をシリコン基板にイオン注入しているので、過飽和の濃度の炭素及び酸素でもシリコン基板に導入することができて、ゲッタシンクとしての炭素と酸素との化合物をシリコン基板中に形成することができると考えられる。
【0024】
このため、イオン注入の後にシリコン基板の表面上にシリコンエピタキシャル層を形成する際にこのシリコンエピタキシャル層中に混入する金属不純物を、強力にゲッタリングすることができて、シリコンエピタキシャル層から金属不純物を有効に除去することができる。
【0025】
また、炭素の投影飛程距離と酸素の投影飛程距離とが互いに等しくなる加速エネルギーでイオン注入を行えば、炭素がピーク濃度を有する深さと酸素がピーク濃度を有する深さとが互いに等しくなり、炭素と酸素との化合物をシリコン基板中に有効に形成することができて、シリコンエピタキシャル層から金属不純物を更に有効に除去することができる。
【0026】
また、炭素がピーク濃度を有する深さと酸素がピーク濃度を有する深さとをシリコン基板の表面ではなくシリコン基板中に位置させる加速エネルギーでイオン注入を行えば、シリコン基板の表面における結晶性の劣化が少ない状態でこの表面上にシリコンエピタキシャル層を形成することができるので、シリコンエピタキシャル層の結晶性の劣化も少なくすることができる。
【0027】
また、シリコンエピタキシャル層を複数回に分けて形成すれば、複数回の熱履歴を加えることになるので、炭素及び酸素のイオン注入によってシリコン基板に形成された結晶欠陥を成長させ、シリコンエピタキシャル層中に混入する金属不純物を更に強力にゲッタリングすることができて、シリコンエピタキシャル層から金属不純物を更に有効に除去することができる。
【0028】
【発明の実施の形態】
以下、本願の発明の第1及び第2実施形態を説明するが、これらの実施形態の説明に先立って、まず、本願の発明の原理を、図2、3を参照しながら説明する。
【0029】
図2は、CZ法で成長させて酸素濃度が1×1018原子cm-3以下であるSi基板に300keVの加速エネルギー及び5×1014原子cm-2のドーズ量で炭素のみをイオン注入した後に、燐を添加したSiHCl3 を原料ガスとする1150℃の温度のCVD法で、厚さが10μmであり抵抗率が40〜50Ωmであるn型のSiエピタキシャル層をSi基板の表面上に形成し、このエピタキシャルSi基板をSIMS法で分析した結果を示している。
【0030】
この図2から明らかな様に、Si基板の酸素濃度が1×1018原子cm-3以下であるにも拘らず、炭素をイオン注入した部分では酸素が炭素と同じピーク濃度及び分布を有している。このことから、炭素をイオン注入した部分では炭素と酸素とが独立に存在しているのではなく、炭素と酸素との化合物が形成されており、本願の出願人による既述の特願平6−23145号における発明では、この化合物がゲッタシンクになっていると考えられる。
【0031】
従って、炭素のみならず酸素をも同時にイオン注入することによって、炭素と酸素との化合物を積極的に形成しておけば、更に強力なゲッタリング能力が得られると考えられる。図3は、Siエピタキシャル層の厚さが12μmであること以外は上述と同様のエピタキシャルSi基板を製造し、後述する図4〜6の方法でCCD固体撮像装置を形成し、その白傷欠陥を評価した結果を示している。
【0032】
この図3から明らかな様に、酸素のドーズ量を炭素のドーズ量以上にすると、酸素をイオン注入しない場合に比べて白傷欠陥が半分以下に低減している。従って、炭素と酸素との化合物を有効に形成して強力なゲッタリング能力を得るためには、酸素のピーク濃度を炭素のピーク濃度以上にし、且つ酸素と炭素とでイオン注入後の投影飛程距離つまりピーク濃度の位置を互いに等しくすることが望ましい。
【0033】
なお、既述の特願平6−23145号における発明の様に5×1013原子cm-2以上のドーズ量で炭素をイオン注入すると、この炭素のピーク濃度は1×1018原子cm-3程度以上になる。また、炭素と酸素との化合物を形成すればよいので、これらの何れを先にイオン注入してもよい。
【0034】
図1が、エピタキシャルSi基板及びその製造方法である第1実施形態を示している。この第1実施形態では、図1(a)に示す様に、CZ法で成長させたSi結晶から作成したSi基板11を準備する。このSi基板11では、一表面がミラー表面12になっており、燐が添加されていてn型であり抵抗率が8〜12Ωcmである。
【0035】
そして、このSi基板11に対して、まずNH4 OH/H2 O2 水溶液で洗浄し更にHCl/H2 O2 水溶液で洗浄するというRCA洗浄を施す。次に、1000℃の温度でドライ酸化を行って、図1(b)に示す様に、膜厚が20nmのSiO2 膜13をミラー表面12に形成する。
【0036】
その後、SiO2 膜13を介してミラー表面12から、300keVの加速エネルギー及び5×1014原子cm-2のドーズ量で炭素14をイオン注入し、引き続き、240keVの加速エネルギー及び5×1014原子cm-2のドーズ量で酸素15をイオン注入する。このときの炭素14及び酸素15の、投影飛程距離は共に0.6μm程度であり、ピーク濃度も共に5×1018原子cm-3程度である。
【0037】
次に、窒素雰囲気中で1000℃、10分間のアニールを施す。この結果、図1(c)に示す様に、Si基板11のミラー表面12よりも深い位置にピーク濃度を有する炭素及び酸素注入領域16が形成される。その後、HF溶液を含む液でSiO2 膜13を除去する。
【0038】
そして、SiHCl3 ガスを用いて、1150℃程度の温度で、燐が添加されていてn- 型であり抵抗率が40〜50ΩcmであるSiエピタキシャル層17を、ミラー表面12上に12μmの厚さに成長させて、この第1実施形態のエピタキシャルSi基板18を完成させる。
【0039】
なお、炭素及び酸素注入領域16中における炭素14及び酸素15のピーク濃度の位置をミラー表面12よりも深い位置にするのは、ピーク濃度の位置をミラー表面12にすると、ミラー表面12における結晶性が劣化して、このミラー表面12上に成長させるSiエピタキシャル層17の結晶性も劣化するからである。
【0040】
また、炭素14及び酸素15のイオン注入後に窒素雰囲気中でアニールを行うのは、後にミラー表面12上にSiエピタキシャル層17を成長させるので、イオン注入で非晶質化されたミラー表面12の近傍部における結晶性を回復させるためである。
【0041】
図4〜6が、CCD固体撮像装置及びその製造方法である第2実施形態を示している。この第2実施形態でも、図4(a)(b)に示す様に、エピタキシャルSi基板18を完成させるまでは、図1に示した第1実施形態と実質的に同様の工程を実行する。
【0042】
しかし、この第2実施形態では、次に、図4(c)に示す様に、素子形成層としてのn- 型のSiエピタキシャル層17にp型のウェル領域21を形成し、このウェル領域21の表面にSiO2 膜22を形成する。そして、ウェル領域21内にn型及びp型の不純物を選択的にイオン注入して、n型の転送チャネル領域23とp+ 型のチャネルストッパ領域24とp+ 型のウェル領域25とを夫々形成する。
【0043】
次に、図5(a)に示す様に、Si3 N4 膜26とSiO2 膜27とをSiO2 膜22上の全面に順次に形成し、受光部(光電変換部)を形成すべき部分のSiO2 膜27とSi3 N4 膜26とを選択的にエッチングして、SiO2 膜22、27及びSi3 N4 膜26でゲート絶縁膜28を形成する。その後、ゲート絶縁膜28上に多結晶Si膜31で転送電極を形成する。
【0044】
次に、図5(b)に示す様に、多結晶Si膜31をマスクにしてn型の不純物をイオン注入してn+ 型の不純物拡散領域32を形成し、図6(a)に示す様に、多結晶Si膜31をマスクにしてp型の不純物をイオン注入してp++型の不純物拡散領域33を形成する。そして、図6(b)に示す様に、層間絶縁膜34を形成し、遮光膜としてのAl膜35を多結晶Si膜31の上層に形成する。
【0045】
以上の様にして製造したCCD固体撮像装置では、不純物拡散領域32とウェル領域21とのpn接合によって形成されているフォトダイオードと正電荷蓄積領域である不純物拡散領域33とで受光部36が構成されている。また、転送電極である多結晶Si膜31の一部とウェル領域21の一部とで読出ゲート部37が構成されており、転送電極である多結晶Si膜31の一部と転送チャネル領域23とで垂直転送レジスタ38が構成されている。
【0046】
なお、上述の第1及び第2実施形態では、エピタキシャルSi基板18の表面上にSiエピタキシャル層17を一時に形成しているが、エピタキシャル成長温度におけるエピタキシャル成長とエピタキシャル成長温度の1/2以下の温度への冷却とを順次に複数回繰り返すことによってSiエピタキシャル層17を形成してもよい。
【0047】
また、上述の第2実施形態では、n型のエピタキシャルSi基板18にp型のウェル領域21を形成しているが、これらの導電型が互いに反対であってもよい。また、上述の第2実施形態では、第1実施形態で製造したエピタキシャルSi基板18にCCD固体撮像装置を形成しているが、増幅型固体撮像装置等の他の固体撮像装置や固体撮像装置以外の半導体装置を形成することもできる。
【0048】
【発明の効果】
本願の発明によるエピタキシャルシリコン基板では、シリコンエピタキシャル層から金属不純物が有効に除去されているので、このシリコンエピタキシャル層を素子形成層にして特性の優れた半導体装置を高い歩留りで形成することができる。
【0049】
また、炭素がピーク濃度を有している深さと酸素がピーク濃度を有している深さとが互いに等しければ、シリコンエピタキシャル層から金属不純物が更に有効に除去されているので、このシリコンエピタキシャル層を素子形成層にして更に特性の優れた半導体装置を更に高い歩留りで形成することができる。
【0050】
本願の発明による固体撮像装置では、素子形成層としてのシリコンエピタキシャル層から金属不純物が有効に除去されているので、白傷欠陥が少なくて歩留りが高い。
【0051】
本願の発明によるエピタキシャルシリコン基板の製造方法では、シリコンエピタキシャル層から金属不純物を有効に除去することができるので、このシリコンエピタキシャル層を素子形成層にして特性の優れた半導体装置を高い歩留りで形成することができるエピタキシャルシリコン基板を製造することができる。
【0052】
また、炭素の投影飛程距離と酸素の投影飛程距離とが互いに等しくなる加速エネルギーでイオン注入を行えば、シリコンエピタキシャル層から金属不純物を更に有効に除去することができるので、このシリコンエピタキシャル層を素子形成層にして更に特性の優れた半導体装置を更に高い歩留りで形成することができるエピタキシャルシリコン基板を製造することができる。
【0053】
また、炭素がピーク濃度を有する深さと酸素がピーク濃度を有する深さとをシリコン基板の表面ではなくシリコン基板中に位置させる加速エネルギーでイオン注入を行えば、シリコンエピタキシャル層の結晶性の劣化も少なくすることができるので、このシリコンエピタキシャル層を素子形成層にして更に特性の優れた半導体装置を更に高い歩留りで形成することができるエピタキシャルシリコン基板を製造することができる。
【0054】
また、シリコンエピタキシャル層を複数回に分けて形成すれば、シリコンエピタキシャル層から金属不純物を更に有効に除去することができるので、このシリコンエピタキシャル層を素子形成層にして更に特性の優れた半導体装置を更に高い歩留りで形成することができるエピタキシャルシリコン基板を製造することができる。
【0055】
本願の発明による固体撮像装置の製造方法では、素子形成層としてのシリコンエピタキシャル層から金属不純物を有効に除去することができるので、白傷欠陥の少ない固体撮像装置を高い歩留りで製造することができる。
【図面の簡単な説明】
【図1】本願の発明の第1実施形態における製造方法を工程順に示す側断面図である。
【図2】エピタキシャルSi基板の深さと炭素及び酸素の濃度との関係を示しており本願の発明の原理を説明するためのグラフである。
【図3】イオン注入条件と白傷欠陥数との関係を示しており本願の発明の原理を説明するためのグラフである。
【図4】本願の発明の第2実施形態における製造方法の初期の工程を順次に示す側断面図である。
【図5】第2実施形態における製造方法の中期の工程を順次に示す側断面図である。
【図6】第2実施形態における製造方法の終期の工程を順次に示す側断面図である。
【符号の説明】
11 Si基板 14 炭素 15 酸素
17 Siエピタキシャル層 18 エピタキシャルSi基板
Claims (4)
- 炭素のピーク濃度が1×1018原子cm-3以上であり、酸素のピーク濃度が5×10 18 原子cm -3 以上であって且つ前記炭素のピーク濃度よりも高く、前記炭素が前記ピーク濃度を有する領域と前記酸素が前記ピーク濃度を有する領域とが同じ投影飛程距離を有しており、前記酸素が前記ピーク濃度を有する領域はイオン注入を含む工程で作成されたシリコン基板と、
このシリコン基板の表面上に積層されているシリコンエピタキシャル層と
を有することを特徴とするエピタキシャルシリコン基板。 - 請求項1のエピタキシャルシリコン基板の前記シリコンエピタキシャル層を素子形成層として形成されていることを特徴とする固体撮像装置。
- 5×1013原子cm-2以上のドーズ量で炭素をシリコン基板にイオン注入する工程と、
ピーク濃度が5×10 18 原子cm -3 以上で且つ前記炭素のピーク濃度よりも高くなるドーズ量及び前記炭素が前記ピーク濃度を有する領域と同じ投影飛程距離になる加速エネルギーで酸素を前記シリコン基板にイオン注入する工程と、
前記炭素及び前記酸素の前記イオン注入の後に、前記シリコン基板の表面上にシリコンエピタキシャル層を形成する工程と
を有することを特徴とするエピタキシャルシリコン基板の製造方法。 - 請求項3に記載の方法でエピタキシャルシリコン基板を製造し、このエピタキシャルシリコン基板の前記シリコンエピタキシャル層を素子形成層として固体撮像装置を形成することを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20775696A JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20775696A JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1041311A JPH1041311A (ja) | 1998-02-13 |
JP3941075B2 true JP3941075B2 (ja) | 2007-07-04 |
Family
ID=16545032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20775696A Expired - Fee Related JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3941075B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297976A (ja) * | 1998-04-07 | 1999-10-29 | Sony Corp | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
JP2003209114A (ja) * | 2002-01-10 | 2003-07-25 | Japan Science & Technology Corp | シリコン結晶中の遷移金属不純物のゲッタリング方法 |
JP5772491B2 (ja) | 2011-10-20 | 2015-09-02 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
-
1996
- 1996-07-18 JP JP20775696A patent/JP3941075B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
Also Published As
Publication number | Publication date |
---|---|
JPH1041311A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4650493B2 (ja) | 固体撮像素子用半導体基板およびその製造方法 | |
TW578210B (en) | Method of manufacturing for solid-state image pickup device | |
US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
KR100328188B1 (ko) | 반도체 기판,고체 촬상 장치 및 그 제조 방법 | |
US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
KR100654354B1 (ko) | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 | |
JP4613886B2 (ja) | 固体撮像素子の製造方法、及び半導体基板の製造方法 | |
JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
JPH10223640A (ja) | 半導体基板およびその製造方法 | |
US6344092B1 (en) | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device | |
US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
JPH11251322A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
JP2004165225A (ja) | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 | |
US20110049664A1 (en) | Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof | |
JP3579069B2 (ja) | 半導体装置の製造方法 | |
JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
JPH05136153A (ja) | 半導体装置及びその製造方法 | |
JP3407508B2 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
JP2008258346A (ja) | 固体撮像装置の製造方法 | |
JP4092961B2 (ja) | 半導体基板の製造方法 | |
JP2001319931A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
JPH11103042A (ja) | 固体撮像装置用半導体基板と固体撮像装置の製造方法 | |
JP2008103605A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法 | |
JPH11162991A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |