KR100328188B1 - 반도체 기판,고체 촬상 장치 및 그 제조 방법 - Google Patents

반도체 기판,고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100328188B1
KR100328188B1 KR1019940006350A KR19940006350A KR100328188B1 KR 100328188 B1 KR100328188 B1 KR 100328188B1 KR 1019940006350 A KR1019940006350 A KR 1019940006350A KR 19940006350 A KR19940006350 A KR 19940006350A KR 100328188 B1 KR100328188 B1 KR 100328188B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
substrate
semiconductor
carbon
manufacturing
Prior art date
Application number
KR1019940006350A
Other languages
English (en)
Other versions
KR940022683A (ko
Inventor
다끼자와리쯔오
구사까다까히사
히구찌다까요시
간베히데오
오하시마사노리
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940022683A publication Critical patent/KR940022683A/ko
Application granted granted Critical
Publication of KR100328188B1 publication Critical patent/KR100328188B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 목적은 불순물 및 결정 결함을 강력히 게터링할 수 있고 또 게터링 능력이 길게 지속되는 반도체 기판 및 고체 촬상 장치를 제조하는데 있다.
산소 농도가 1.5 ×1018원자 cm-3의 Si 기판인 CZ 기체에 탄소(14)를 이온 주입하여, 탄소 주입 영역(15)을 형성한다. 그리고, 이 CZ 기체(11) 상에 Si 에피택셜층(16)을 형성하여, 에피택셜 기판(17)을 완성시킨다, 이온 주입된 탄소(14)가 산소의 석출을 가속하여 고밀도의 결정 결함을 형성하고, 이 결정 결함이 게터링 사이트가 된다. 또, Si와 탄소(14)의 공유 결합 반경이 달라 응력이 발생하고, 이 응력 자체도 게터링 사이트가 된다.

Description

반도체 기판, 고체 촬상 장치 및 그 제조 방법
본 발명은 반도체 기판, 특히 고체 촬상 장치를 형성하기 위한 반도체 기판 및 그 제조 방법에 관한 것이다.
반도체 장치를 형성하기 위한 반도체 기판으로서는, CZ법으로 성장시킨 CZ 기판이나, MCZ법으로 성장시킨 MCZ 기판이나, 이들 CZ기판이나 MCZ 기판의 표면에 에피택셜층을 형성한 에피택셜 기판 등이 종래부터 사용되고 있다.
한편, 반도체 장치의 형성 공정은 현재 클래스(Class) 100 이하의 초 클린룸 내에서 행해지고 있으나, 가스, 물이나 반도체 제조 장치 등으로부터의 불순물에 의한 반도체 기판의 오염을 완전히 피할 수는 없다. 더욱이, 반도체 기판의 표면에 에피택셜층을 형성하는 공정에서 반도체 기판에 도입되는 불순물의 양이, 반도체 장치의 형성 공정에서 도입된 불순물의 양보다도 더욱 많다.
불순물이나 결정 결함이 반도체 기판의 소자 활성 영역에 존재하고 있으면, 반도체 장치의 품질 및 특성이 현저하게 열화한다. 또, 불순물이나 결정 결함이 반도체 기판에 존재하고 있으면, 반도체 기판은 α선 등의 방사선에 의한 조사 손상(照射損傷)을 받기 쉽고, 이 손상에 의해 반도체 장치의 품질 및 특성이 더 열화 한다.
그래서, 이들의 불순물이나 결정 결함을 소자 활성 영역으로부터 제거하기위해, 인트린식 게터링(IG)이나 엑스트린식 게터링(EC)이 종래부터 행해지고 있다. 제2, 제3도는, 이들의 처리를 실시한 에피택셜 기판 등에 형성한 반도체 장치의 특성을 나타내고 있다.
이들의 제2, 제3도의 결과를 얻기 위해, 먼저 게터링을 행하고 있지 않은 CZ 기판과, EG를 행한 CZ 기판과, IG를 행한 CZ 기판에, 동시에 에피택셜층을 형성했다. 이 경우의 EG는, 620 ℃ 온도의 CVD 법으로 막 두께가 1.5 μm인 다결정 Si막을 CZ 기판의 이면에 형성하여 행했다. 또, IG는 1100℃, 1.5 시간의 열처리와, 650℃, 10시간의 열처리와, 1050 ℃, 2시간의 열처리를 순차로 가해, 산소의 석출로 CZ 기판의 내부에 결정 결함을 발생시켜 행했다.
그리고, 이들의 에피택셜 기판에, 막두께가 20 nm인 SiO2막으로 이루어진 게이트 절연막과 Al막으로 이루어진 게이트 전극을 갖는 MOS 캐패시터와, CCD 촬상 장치를 형성했다. 제2도는 이 MOS 캐패시터를 이용한 C-t법에서 요구된 발생 수명을, CZ 기판에서의 측정값을 1로서 규격화한 값으로 나타내고 있다. 제3도는, CCD 촬상 장치의 백상 결함의 수를, MCZ 기판에서의 측정값을 1로서 규격화시킨 값으로서 나타내고 있다. 또한 이 백상 결함은 불순물 등에 기인하는 암전류에 상당하고 있다.
그런데, 이들의 제2도 및 제3도로부터 알 수 있는 바와 같이, 에피택셜 기판에서는, EG나 IG를 행해도, 발생수명은 CZ 기판과 큰 차가 없고, 백상 결함의 수에 대해서는 MCZ 기판 정도로까지도 저감시킬 수가 없다. 한편 CZ 기판이나 MCZ 기판이라도, 기판뿐만 아니라 기판의 표면에 형성된 게이트 절연막에도 결함이 존재하고 있고, 게이트 절연막의 내압 열화에 기인하는 전류 리크나 계면 전위의 증대에 의해, CCD 촬상 장치에서의 전송 불량 등이 발생하고 있다.
본 발명의 반도체 기판은, 반도체 기체의 표면(12)에 에피택셜층(16)이 형성되어 있고, 상기 반도체 기체를 형성하고 있는 제1의 원소 이외이고 또한 이 제1의 원소와 동족인 제2 원소가 상기 표면(12)보다도 상기 반도체 기체 측에 피크 농도를 갖고 존재해 있고, 이 피크 농도가 1 ×1016원자 cm-3이상인 것을 특징으로 하고 있다.
본 발명의 반도체 기판은, 청구항 제1항의 반도체 기판에서, 상기 반도체 기체가 Si 기체이고, 상기 제2의 원소가 탄소인 것을 특징으로 하고 있다.
청구항 제3항의 고체 촬상 장치는, 청구항 제1 또는 제2의 반도체 기판에 형성되어 있는 것을 특징으로 하고 있다.
본 발명의 반도체 기판의 제조 방법은, 반도체 기체를 형성하고 있는 제1의 원소 이외이고 또한 이 제1의 원소와 동족인 제2 원소를 적어도 포함하고 있는 이온을 상기 반도체 기체에 주입하는 공정과, 상기 주입을 행한 상기 반도체 기체의 표면에 에피택셜층(16)을 형성하는 공정을 포함하는 것을 특징으로 하고 있다.
청구항 제5의 반도체 기판의 제조 방법은, 청구항 제4의 반도체 기판의 제조방법에 있어서, 상기 반도체 기체가 Si 기체인 것을 특징으로 하고 있다.
청구항 제6의 반도체 기판의 제조 방법은, 청구항 제5의 반도체 기판의 제조방법에 있어서, 상기 제2의 원소가 탄소이고, 이 탄소의 이온을 5 ×1013∼ 5 ×1015cm-2의 도우즈 량으로 주입하는 것을 특징으로 하고 있다.
본 발명의 반도체 기판의 제조 방법은, 청구항 제4∼제6 중 어느 한 항에 있어서의 반도체 기판의 제조 방법에 있어서, 에피택셜 성장 온도에서의 에피택셜 성장과 상기 에피택셜 성장 온도의 1/2 이하의 온도로의 냉각을 순차로 복수회 반복함으로써, 상기 에피택셜층(16)을 형성하는 것을 특징으로 하고 있다.
본 발명의 반도체 기판의 제조 방법은, 반도체 기판의 제조 방법에 있어서, 반도체 기체가 고용 한계 이상의 산소를 함유하고 있는 것을 특징으로 하고 있다.
본 발명의 반도체 기판의 제조 방법은, 산소 농도가 8 ×1017원자 cm-3이상의 반도체 기체를 사용하여 1.0 mm 분-1이하의 결정 성장 속도로 제조하는 것을 특징으로 하고 있다.
본 발명의 고체 촬상 장치의 제조 방법은, 전술한 방법으로 반도체 기판을 제조하고, 이 반도체 기판에 고체 출상장치를 형성하는 것을 특징으로 하고 있다.
청구항 제1, 제2의 반도체 기판 및 청구항 제3의 고체 찰상 장치에서는, 1 ×1016원자 cm-3이상의 피크 농도에서 반도체 기체 내에 존재하고 있는 제2의 원소가 산소의 석출을 가속화하여 반도체 기체에 고밀도의 결정 결함을 형성하고, 이 결정 결함이 게터링 사이트로 된다. 또, 반도체 기체를 형성하고 있는 제1의 원소와 이 반도체 기체 내에 존재하고 있는 제2의 원소가 공유 결합 반경이 달라 응력이 발생하고 있고, 이 응력 자체도 게터링 사이트로 되어 있다.
이 때문에, 반도체 기체 중에 원래 존재하고 있는 불순물 및 결정 결함이나, 에피택셜층(16)을 형성할 때 및 그 후에 고체 촬상 장치 등의 반도체 장치를 형성할 때 도입되는 불순물 및 결정 결함이, 강력하게 게터링되어 있고, 또 게터링 능력이 오래 지속된다.
더욱이, 제2의 원소는 반도체 기체의 표면(12) 보다도 반도체 기체 측에 피크 농도를 갖고 있기 때문에, 이 표면(12)의 결정성의 열화가 적고, 이 표면(12)에 형성되어 있는 에피택셜층(16)의 결정성의 열화도 적다.
청구항 제4, 5의 반도체 기판의 제조 방법에서는, 반도체 기체에 이온 주입한 제2의 원소가 산소의 석출을 가속하여 반도체 기체에 고밀도의 결정 결함을 형성하고, 이 결정 결함이 게터링 사이트로 된다. 또, 반도체 기체를 형성하고 있는 제1 원소와 이 반도체 기체에 이온 주입된 제2 원소가 공유 결합 반경이 달라 응력이 발생하고, 이 응력 자체도 게터링 사이트로 된다.
이 때문에, 반도체 기체 중에 원래 존재하고 있는 불순물 및 결정 결함이나, 에피택셜층(16)을 형성하는 공정 및 그 후에 반도체 장치를 형성하는 공정에서 도입되는 불순물 및 결정 결함을, 강력히 게터링할 수 있고, 또 게터링 능력이 오래 지속되는 반도체 기판을 제조할 수 있다.
청구항 제6의 반도체 기판의 제조 방법에서는, 제2의 원소의 도우즈 량이 5 ×1013cm-2이상이므로, 이 제2의 원소의 이온 주입에 의한 고밀도의 결정 결함의형성과 응력의 발생을 충분히 행할 수 있고, 게터링 능력이 높은 반도체 기판을 제조할 수 있다. 더우기, 제2의 원소의 도우즈량이 5 ×1015cm-2이하이므로, 반도체 기체의 표면(12)의 결정성의 열화가 적고, 이 표면(12)에 형성하는 에피택셜층(16)의 결정성의 열화도 적다.
본 발명의 반도체 기판의 제조 방법에서는, 에피택셜층(16)의 형성에 즈음하여 복수회의 열 이력(熱履歷)이 더해지므로, 제2 원소의 이온 주입에 의해 반도체 기체에 형성된 고밀도의 결정 결함이 더 성장하여, 게터링 능력이 높은 반도체 기판을 제조할 수 있다.
본 발명의 반도체 기판의 제조 방법에서는, 반도체 기체로 제2의 원소를 이온 주입할 때에 산소의 석출을 더 가속하여 고밀도의 결정 결함을 형성할 수 있으므로, 게터링 능력이 더 높은 반도체 기판을 제조할 수 있다.
본 발명의 반도체 기판의 제조 방법에서는, 결정 성장시에 도입되는 점 결함이나 그 클러스터 등이 본래 적고, 더우기 불순물 및 결정 결함이 존재하고 있어도 석출시킨 산소에 의해 이들의 불순물 및 결정 결함을 강력히 게터링할 수 있는 반도체 기판을 제조할 수 있다.
본 발명의 고체 촬상 장치의 제조방법에서는, 게터링 능력이 강력하고, 또 게터링 능력이 오래 지속되는 반도체 기판에 고체 촬상 장치를 제조할 수 있다.
이하, 본 발명의 제1 및 제2 실시예를, 제1도∼제6도를 참조하면서 설명한다. 제1도는 제1 실시예를 나타내고 있다. 이 제1 실시예에서는, 제1(a)도에 도시한 바와 같이, CZ법으로 성장시킨 Si 기판인 CZ 기체를 준비한다, 이 CZ 기체는 <100> 면을 미러 표면(12)으로 하고 있고, 저항율이 1∼10 Ωcm이며, 산소 농도가 1.5 ×1018원자 cm-3이다. 그리고, 이 CZ 기체를, 먼저 NH4OH/H2O2수용액으로 세정하고, 또 HCl/H2O2수용액으로 세정한다.
이어서, 1000 ℃의 온도에서 드라이 산화를 행하고, 제1(b)도에 도시한 바와같이, 막 두께가 20 nm 정도의 SiO2막(13)을 미러 표면(12)에 형성한다. 그리고 SiO2막(13)을 통하여 미러 표면(12)으로부터, 800 keV의 가속 에너지 및 1 × 1014cm-2의 도우즈 량으로, 탄소(14)를 CZ 기체에 이온 주입한다. 이때의 탄소(14)의, 투영비정거리(投影飛程距離)는 1.3 μm 정도이고, 피크 농도는 1 ×1018원자 cm-3정도이다.
이어서, N2분위기 중에서, 1000 ℃, 10분간의 어닐을 행한다. 이 결과, 제 1(c)도에 도시한 바와 같이, CZ 기체의 미러 표면(12)보다도 깊은 위치에 피크 농도를 갖는 탄소 주입 영역(15)이 형성된다. 이 탄소 주입 영역(15) 중에서의 탄소(14)의 피크 농도는, 1 ×1016원자 cm-3이상이면 좋다.
그후, HF/NH4F 수용액으로 SiO2막(13)을 제거한다. 그리고, SiHCl3가스를 사용하여, 1150 ℃ 정도의 온도에서, 저항율이 20∼30 Ωm 정도의 Si 에피택셜층(16)을, 미러 표면(12) 상에 10 μm 정도의 두께로 성장시켜, 에피택셜 기판(17)을 형성시킨다.
또한, 탄소 주입 영역(15) 중에서의 탄소(14)의 피크 농도의 위치를 미러 표면(12) 보다도 깊은 위치에 있는 것은, 피크 농도의 위치를 미러 표면(12)으로 하면, 미러 표면(12)의 결정성이 열화하고, 이 미러 표면(12) 상에 성장시키는 Si 에피택셜층(16)의 결정성도 열화하기 때문이다. 또, 탄소(14)의 이온 주입 후에 N2분위기 중에서 어닐을 행하는 것은, 후에 미러 표면(12) 상에 Si 에피택셜층(16)을 성장시키므로, 이온 주입으로 비정질화된 미러 표면(12)의 근방부에서의 결정성을 회복시키기 위함이다.
또한, 미러 표면(12)에 SiO2막(13)을 형성한 것은, 탄소(14)를 이온 주입할때에, 채널링이 발생하는 것을 방지함과 동시에, 미러 표면(12)이 스퍼터링되는 것을 방지하기 위함이다. 단, SiO2막(13)과 N2분위기 중에서의 어닐은, 탄소(14)를 이온 주입할 때의 가속 에너지나 도우즈 량에 따라서는, 반드시 필요한 것은 아니다.
제2, 3도에는, 이 제1 실시예의 에피택셜 기판(17)을 사용하여 측정한 값도 나타내고 있다. 또한, 제2, 제3도에 나타내고 있는 종래예의 에피택셜 기판을 형성하기 위한 CZ 기판과, 이 제1 실시예의 에피택셜 기판(17)을 형성하기 위한 CZ 기체는 동일한 사양이다. 이들의 제2, 제3도로부터 알 수 있는 바와 같이, 발생 수명은 CZ 기판의 1.4배 정도로 개선되어 있고, 백상 결함의 수는 MCZ 기판의 1/2정도로 개선되고 있다. 결국, 에피택셜 기판(17)에서는, 반도체 장치를 형성한 후에도 게터링 능력이 유효하게 기능하고 있다,
또한, 이상의 제1 실시예에서는, 800 keV의 가속 에너지 및 1 ×1014cm-2의 도우즈량으로 탄소(14)를 CZ 기체에 이온 주입하고 있지만, 제4도는, 이들의 조건 중 도우즈량만을 여러 종류로 변화시켜 얻은, 탄소(14)의 도우즈량과, 에피택셜 기판(17)에 형성한 CCD 촬상 장치의 백상 결함의 수와의 관계를 나타내고 있다.
제4도도, 제3도와 동일하게, MCZ 기판에 형성한 CCD 촬상 장치의 백상 결함의 수를 1로서 규격화한 값을 나타내고 있다. 단, 제3도가 대수 그래프인 것에 대하여 제4도는 선형 그래프이다. 제4도에서, 탄소(14)를 이온 주입만 하면 MCZ 기판 보다도 백상 결함의 수가 적게 되지만, 도우즈 량이 5 ×1013cm-2이상의 경우에 백상 결함의 수가 특히 적어 탄소(14)의 이온 주입에 의한 게터링 효과가 크게 됨을 알았다.
단, 탄소(14)의 도우즈량이 5 ×1015cm-2를 초과하면, CZ 기체의 미러 표면(12)의 결정성이 열화하고, 이 미러 표면(12) 상에 성장시키는 Si 에피택셜층(16)의 결정성도 열화한다. 따라서, 탄소(14)의 도우즈량으로서는, 5 ×1013∼ 5 ×1015cm-2의 범위가 바람직하다.
또, 상술한 제1 실시예에서는, 800 keV의 가속 에너지로 탄소(14)를 이온 주입하고 있지만, 이 가속 에너지를 400 keV로 해도, 탄소(14)의 이온 주입에 의한게터링 효과는 800 keV의 경우와 동일하고, 200 keV로 해도, 게터링 효과는 역시 800 keV의 경우와 동일한 것으로 생각된다.
따라서, 탄소(14)를 저 에너지로 이온 주입하는 방식으로 하면, 일반적으로 사용되고 있는 고전류 이온 주입 장치를 사용할 수 있고, 또, C2+와 비교해 약 10배의 전류를 얻을 수 있는 C+를 사용할 수 있으므로, 수율을 약 10배로 향상시킬 수 있다.
또한, 가속 에너지를 400 keV 및 200 keV로 한 경우의 탄소(14)의 투영 비정거리는, 각각 0.75 μm 정도 및 0.40 μm 정도이고, 어느 경우에도, 800 keV의 경우와 마찬가지로, CZ 기체의 미러 표면(12) 보다도 깊은 위치에 피크 농도를 갖는 탄소 주입 영역(15)을 형성할 수 있다.
또, 상술의 제1 실시예에서는, CZ 기체의 미러 표면(12) 상에 Si 에피택셜층(16)을 일시에 성장시키고 있지만, 에피택셜 성장 온도에서 Si 에피택셜층(16)을 소정의 막두께까지 성장시킨 후 일단 에피택셜 성장 온도의 1/2 이하의 온도까지 냉각한다고 하는 일련의 공정을 2회 이상 반복함으로써, 소망의 막두께의 Si 에피택셜층(16)을 형성해도 좋다.
이와 같은 방법으로 하면, Si 에피택셜층(16)의 형성에 즈음하여 2회 이상이 열이력이 더해지므로, 탄소(14)의 이온 주입에 의해 CZ 기체에 형성된 결정 결함이 더 성장하여, 에피택셜 기관(17)의 게터링 능력이 더 높아진다.
또, 상술한 제1 실시예에서는, 에피택셜 기판(17)의 게터링 능력을 높이기위해, 탄소(14)의 이온 주입만을 행하고 있지만, CZ 기체의 이면에 다결정 Si막이나 링 유리막을 형성하는 것 등에 의해 행하는 EG를 병행하면, 게터링 능력을 더 높일 수 있다.
또, 상술의 제1 실시예에서는, Si 기판인 CZ 기체에 탄소(14)만을 이온 주입하고 있지만, IV족 원소인 Ge, Sn, Pb 등을 탄소(14) 대신에 이온 주입하여 두면 좋고, IV족 이외의 원소를 탄소(14) 등의 IV족 원소와 동시에 이온 주입해도 좋다. 또, 이 제1 실시예에서는, Si 기판인 CZ 기체를 사용하고 있지만, MCZ 기판을 사용해도 좋고, Si 기판 이외의 기판을 사용해도 좋다. Si 기판 이외의 기판을 사용하는 경우는, 기판을 형성하고 있는 원소와는 다르지만, 이 원소와 동족이고 전기적으로 중성인 원소를 적어도 이온 주입한다.
또, 상술의 제1 실시예에서는, SiHCl3를 사용하여 Si 에피택셜층(16)을 성장시키고 있으나, SiCl4, SiH2Cl2, SiH3Cl 또는 SiH4를 SiHCl3대신에 사용해도 좋고, 특히 SiH4를 사용하면 반도체 장치의 특성이 더 양호하게 됨이 판명되고 있다.
다음에, 제2 실시예를 설명한다, 이 제2 실시예에서는, MCZ법에 의한 Si 결정의 성장 속도를 0.5 mm 분-1로 설정하고, 산소 농도가 1 ×1018원자 cm-3이며, <100>면을 미러 표면으로 하고, 저항율이 20 Ωm 정도인 Si 기판을 작성했다. 그리고, 이 Si 기판에, 막두께가 20 nm인 SiO2막으로 이루어진 게이트 절연막과 Al막으로 이루어진 게이트 전극을 갖는 MOS 캐패시터와 CCD 촬상 장치를 형성했다.
이 제2 실시예로 제조한 Si 기판을, 종래예로 제조한 Si 기판과 비교하면, MOS 캐패시터의 SiO2막 내압의 양품율은 4배 정도로 개선되어 있고, CCD 촬상 장치의 백상 결함의 수도 1/5 이하로 개선되고 있다, 또한, 이 제2 실시예에서는 MCZ법으로 Si 결정을 성장시켰으나, CZ법으로도 동일한 효과를 기대할 수 있다.
제5도는, 제2 실시예의 Si 기판의 산소 농도를 추가로 여러 종류로 변화시켜 얻은, Si 기판의 산소 농도와, 이 Si 기판에 형성한 CCD 촬상 장치의 백상 결함의 수와의 관계를 나타내고 있다. 제5도에서, 산소 농도가 8 ×1017원자 cm-3이상에서 백상 결함의 수가 낮게 안정되어 있음을 알았다. 이것은, CCD 촬상 장치의 형성 공정에서 자연히 도입되는 IG 효과에 의해 불순물이나 결정 결함이 게터링 되었기 때문인 것으로 추측된다.
제6도는, Si 기반의 산소 농도를 9 ×1017원자 cm-3로 고정한 상태에서 Si 결정의 성장 속도를 여러가지로 변화시켜 얻은, Si 결정의 성장 속도와, 이 Si 기판에 성장한 MOS 캐패시터의 SiO2막내압의 양품율 및 CCD 촬상 장치의 백상 결함의 수와의 관계를 나타내고 있다. 제6도에서, 성장 속도가 1 mm 분-1이하이면 SiO2막 내압의 양품율도 백상 결함의 수도 양호함을 알았다 이것은, 성장 속도가 늦기 때문에, 결정 성장시에 도입되는 점 결함이나 그 클러스터 등이 적기 때문은 아닐까 하고 추측된다.
따라서, 이 Si 기판에 CCD 촬상 장치를 형성하면, 백상 결함이 적을 뿐만 아니라, 게이트 절연막의 내압 열화에 기인하는 전송 불량 등도 적다. 또한, Si 결정의 성장 속도로서는, 종래는, 생산성의 관점 등으로부터, 1.5 mm 분-1정도가 일반적으로 채용되고 있다.
본 발명의 반도체 기판에서는, 불순물 및 결정 결함을 강력하게 게터링할 수 있고, 또 게터링 능력이 오래 지속되며, 더우기 에피택셜층의 결정성의 열화도 적기 때문에, 품질 및 특성이 우수한 반도체 장치를 형성할 수 있다.
본 발명의 고체 촬상 장치에서는, 불순물 및 결정 결함을 강력하게 게터링할 수 있고 또 게터링 능력이 오래 지속되며, 더우기 에피택셜층의 결정성의 열화도적으므로, 백상 결함이 적다.
본 발명의 반도체 기판의 제조 방법에서는, 고밀도의 결정 결함이나 응력에 의한 게터링 사이트를 형성하여, 불순물 및 결정 결함을 강력하게 게터링 할 수 있고, 또 게터링 능력이 오래 지속되는 반도체 기판을 제조할 수 있으므로, 품질 및 특성이 우수한 반도체 장치의 형성이 가능한 반도체 기판을 제조할 수 있다.
청구항 제6의 반도체 기판의 제조 방법에서는, 고밀도의 결정 결함의 형성과 응력의 발생을 충분히 행할 수 있고 게터링 능력이 높으며, 더우기 에피택셜층의 결정성의 열화도 적은 반도체 기판을 제조할 수 있으므로, 품질 및 특성이 우수한 반도체 장치의 형성이 가능한 반도체 기판을 제조할 수 있다.
본 발명의 반도체 기판의 제조 방법에서는, 고밀도의 결정 결함이 더 성장하고, 게터링 능력이 높은 반도체 기판을 제조할 수 있으므로, 품질 및 특성이 우수한 반도체 장치의 형성이 가능한 반도체 기판을 제조할 수 있다.
본 발명의 반도체 기판의 제조 방법에서는, 더 고밀도의 결정 결함을 형성할 수 있고, 게터링 능력이 더 높은 반도체 기판을 제조할 수 있으므로, 품질 및 특성이 더 우수한 반도체 장치의 형성이 가능한 반도체 기판을 제조할 수 있다.
본 발명의 반도체 기판의 제조 방법에서는, 결정 성장시에 도입되는 점결함이나 그 클러스터 등이 본래 작고, 더우기 불순물 및 결정 결함이 존재하고 있어도 이들을 강력히 게터링할 수 있는 반도체 기판을 제조할 수 있으므로, 품질 및 특성이 우수한 반도체 장치의 형성이 가능한 반도체 기판을 제조할 수 있다.
청구항 제11의 고체 촬상 장치의 제조 방법에서는, 게터링 능력이 강력하고 또 게터링 능력이 오래 지속되는 반도체 기판에 고체 촬상 장치를 제조할 수 있으므로, 백상 결함이 적은 고체 촬상 장치를 제조할 수 있다.
제1도는 본 발명의 제1 실시예를 공정순으로 나타내는 측단면도.
제2도는 반도체 기판의 종류와 발생 수명과의 관계를 나타내는 그래프.
제3도는 반도체 기판의 종류와 백상(白傷) 결함의 수와의 관계를 나타내는 그래프.
제4도는 탄소의 도우즈(dose)량과 백상 결함의 수와의 관계를 나타내는 그래프.
제5도는 Si 기판의 산소 농도와 백상 결함의 수와의 관계를 나타내는 그래프.
제6도는 Si 결정의 성장 속도와 SiO2막 내압의 양품율 및 백상 결함의 수와의 관계를 나타내는 그래프.
도면의 주요 부분에 대한 부호의 설명
11 : CZ기판
12 : 미러 표면
14 : 탄소
16 : Si 에피택셜층
17 : 에피택셜 기판

Claims (7)

  1. 반도체 기체의 표면에 에피택셜층이 형성되어 있고, 상기 반도체 기체를 형성하고 있는 제1의 원소 이외이고 또한 이 제1의 원소와 동족인 제2의 원소가 상기 표면 보다도 상기 반도체 기체 내부 측에 피크 농도를 가지며 존재하고 있고, 이 피크 농도가 1 ×1016원자 cm-3이상이며, 상기 반도체 기체는 고용 한계 이상의 산소를 함유하고 있는 것을 특징으로 하는 반도체 기판.
  2. 제1항에 있어서, 상기 반도체 기체가 Si 기체이고, 상기 제2의 원소가 탄소인 것을 특징으로 하는 반도체 기판.
  3. 제1항 또는 제2항에 기재된 반도체 기판에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 반도체 기체를 형성하고 있는 제1의 원소 이외이고 또한 이 제1의 원소와 동족인 제2의 원소를 적어도 포함하고 있는 이온을 상기 반도체 기체에 주입하는 공정과,
    상기 주입을 행한 상기 반도체 기체의 표면에 에피택셜층을 형성하는 공정을 포함하며,
    에피택셜 성장 온도에서의 에피택셜 성장과 상기 에피택셜 성장 온도의 1/2 이하의 온도로의 냉각을 순차로 복수회 반복함으로써 상기 에피택셜층을 형성하는 것을 특징으로 하는 반도체 기판 제조 방법.
  5. 제4항에 있어서, 상기 반도체 기체가 Si 기체인 것을 특징으로 하는 반도체 기판 제조 방법.
  6. 제5항에 있어서, 상기 제2의 원소가 탄소이고, 이 탄소의 이온을 5 ×1013∼5 ×1015cm-2의 도우즈 량으로 주입하는 것을 특징으로 하는 반도체 기판 제조 방법.
  7. 반도체 기체를 형성하고 있는 제1의 원소 이외이고 또한 이 제1의 원소와 동족인 제2의 원소를 적어도 포함하고 있는 이온을 상기 반도체 기체에 주입하는 공정과,
    상기 주입을 행한 상기 반도체 기체의 표면에 에피택셜층을 형성하는 공정을 포함하며,
    상기 반도체 기체가 고용 한계 이상의 산소를 함유하고 있는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019940006350A 1993-03-30 1994-03-29 반도체 기판,고체 촬상 장치 및 그 제조 방법 KR100328188B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US93-095388 1993-03-30
JP9538893 1993-03-30
JP93-095388 1993-03-30
JP94-23145 1994-01-25
US94-23145 1994-01-25
JP02314594A JP3384506B2 (ja) 1993-03-30 1994-01-25 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR940022683A KR940022683A (ko) 1994-10-21
KR100328188B1 true KR100328188B1 (ko) 2002-06-20

Family

ID=26360457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006350A KR100328188B1 (ko) 1993-03-30 1994-03-29 반도체 기판,고체 촬상 장치 및 그 제조 방법

Country Status (3)

Country Link
US (3) US5734195A (ko)
JP (1) JP3384506B2 (ko)
KR (1) KR100328188B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632463B1 (ko) 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
KR101028683B1 (ko) 2008-03-05 2011-04-12 가부시키가이샤 사무코 실리콘 기판과 그 제조 방법
KR101073419B1 (ko) * 2008-02-29 2011-10-17 가부시키가이샤 사무코 실리콘 기판과 그 제조 방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350112B (en) * 1996-12-27 1999-01-11 Komatsu Denshi Kinzoku Kk Silicon wafer evaluation method
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
EP1019957B1 (de) * 1997-09-30 2003-01-29 Infineon Technologies AG Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung
US6022793A (en) 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
JPH11204771A (ja) 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
FR2774509B1 (fr) * 1998-01-30 2001-11-16 Sgs Thomson Microelectronics Procede de depot d'une region de silicium monocristallin
JP3144378B2 (ja) * 1998-04-01 2001-03-12 日本電気株式会社 固体撮像装置の製造方法
JPH11297976A (ja) 1998-04-07 1999-10-29 Sony Corp エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
DE10024857A1 (de) * 2000-05-19 2001-11-29 Infineon Technologies Ag Verfahren zur Herstellung einer einkristallinen SiC-Schicht durch Ionenstrahlsynthese
US6339011B1 (en) * 2001-03-05 2002-01-15 Micron Technology, Inc. Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
JP2004165225A (ja) * 2002-11-08 2004-06-10 Sony Corp 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP4942283B2 (ja) * 2003-05-07 2012-05-30 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP2006216934A (ja) * 2005-02-07 2006-08-17 Samsung Electronics Co Ltd エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP2007149799A (ja) * 2005-11-25 2007-06-14 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
EP1833100A2 (en) * 2006-03-06 2007-09-12 Matsushita Electric Industrial Co., Ltd. Light-detecting device and manufacturing method thereof
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US7985695B2 (en) 2007-09-28 2011-07-26 Canon Kabushiki Kaisha Forming silicon oxide film from RF plasma of oxidizing gas
US8030184B2 (en) * 2007-12-13 2011-10-04 Sumco Corporation Epitaxial wafer and method of producing the same
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
JP5343371B2 (ja) 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2009212354A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP2009259960A (ja) 2008-04-15 2009-11-05 Sumco Corp 半導体基板の重金属検出方法
JP2009259959A (ja) 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
TWI419203B (zh) 2008-10-16 2013-12-11 Sumco Corp 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
KR101544511B1 (ko) 2009-04-21 2015-08-13 삼성전자주식회사 게터링 영역들을 갖는 이미지 센서의 제조 방법
KR101393611B1 (ko) 2009-06-02 2014-05-12 가부시키가이샤 사무코 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치
JP2010283220A (ja) 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
CN103534791B (zh) 2011-05-13 2016-05-11 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5776669B2 (ja) 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) * 2012-11-13 2017-04-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065279B2 (ja) * 2013-05-01 2017-01-25 信越半導体株式会社 半導体デバイスの製造方法
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6759626B2 (ja) 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US10937665B2 (en) * 2016-09-30 2021-03-02 Intel Corporation Methods and apparatus for gettering impurities in semiconductors
JP2018098266A (ja) 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP6327393B1 (ja) 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP7035925B2 (ja) 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268035A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH0410544A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
DE3122014A1 (de) * 1981-06-03 1982-12-23 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von silylisocyanaten
JPS5954220A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体装置の製造方法
JPS5967629A (ja) * 1982-10-12 1984-04-17 Nippon Kogaku Kk <Nikon> 静電吸着装置
JPS5967624A (ja) * 1982-10-12 1984-04-17 Nec Corp 半導体装置
US4490216A (en) * 1983-02-03 1984-12-25 Molecular Devices Corporation Lipid membrane electroanalytical elements and method of analysis therewith
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPH01153971A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 電子機器用ケーブルの電荷中和装置
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
US5250495A (en) * 1989-02-15 1993-10-05 Dai Nippon Insatsu Kabushiki Kaisha Heat transfer recording process
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
DE4008057A1 (de) * 1990-03-14 1991-09-19 Stoll & Co H Gestrickgebilde
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
JPH0472735A (ja) * 1990-07-13 1992-03-06 Mitsubishi Materials Corp 半導体ウエーハのゲッタリング方法
US5289031A (en) * 1990-08-21 1994-02-22 Kabushiki Kaisha Toshiba Semiconductor device capable of blocking contaminants
JPH04206932A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05152304A (ja) * 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
US5223734A (en) * 1991-12-18 1993-06-29 Micron Technology, Inc. Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
US5453385A (en) * 1993-08-27 1995-09-26 Goldstar Electron Co., Ltd. Method for manufacturing silicon semiconductor device with a gettering site

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268035A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH0410544A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632463B1 (ko) 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
KR101073419B1 (ko) * 2008-02-29 2011-10-17 가부시키가이샤 사무코 실리콘 기판과 그 제조 방법
KR101028683B1 (ko) 2008-03-05 2011-04-12 가부시키가이샤 사무코 실리콘 기판과 그 제조 방법

Also Published As

Publication number Publication date
US5874348A (en) 1999-02-23
US6140213A (en) 2000-10-31
JP3384506B2 (ja) 2003-03-10
KR940022683A (ko) 1994-10-21
JPH06338507A (ja) 1994-12-06
US5734195A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
KR100328188B1 (ko) 반도체 기판,고체 촬상 장치 및 그 제조 방법
JP4613886B2 (ja) 固体撮像素子の製造方法、及び半導体基板の製造方法
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
KR0182855B1 (ko) 에스오아이 기판의 제조방법
US6342436B1 (en) Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device
US20070020893A1 (en) Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof
US6274464B2 (en) Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
US4992846A (en) Polycrystalline silicon active layer for good carrier mobility
KR20070100119A (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
KR100536930B1 (ko) 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법
JP2008109143A (ja) 半導体基板の製造方法
JPH11251322A (ja) エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP3203740B2 (ja) 半導体装置及びその製造方法
JP3579069B2 (ja) 半導体装置の製造方法
JPS6142855B2 (ko)
JP4092961B2 (ja) 半導体基板の製造方法
JPH0521448A (ja) 半導体装置の製造方法
US6518150B1 (en) Method of manufacturing semiconductor device
JPH04264724A (ja) 半導体基板の製造方法
JP3941075B2 (ja) エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
CN1103494C (zh) 半导体器件的制造方法
KR100251990B1 (ko) 반도체 장치의 게이트 전극 형성방법
WO2000014795A1 (en) Complementary bipolar/cmos epitaxial structure and process
US20030094435A1 (en) Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee