JPH0472735A - 半導体ウエーハのゲッタリング方法 - Google Patents

半導体ウエーハのゲッタリング方法

Info

Publication number
JPH0472735A
JPH0472735A JP2186039A JP18603990A JPH0472735A JP H0472735 A JPH0472735 A JP H0472735A JP 2186039 A JP2186039 A JP 2186039A JP 18603990 A JP18603990 A JP 18603990A JP H0472735 A JPH0472735 A JP H0472735A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
defects
impurities
wafer
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2186039A
Other languages
English (en)
Inventor
Hisaaki Suga
須賀　久明
Yoshinobu Nakada
嘉信 中田
Kazuhiro Akiyama
和裕 秋山
Shunji Ishibashi
石橋　俊司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Japan Silicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp, Japan Silicon Co Ltd filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2186039A priority Critical patent/JPH0472735A/ja
Priority to US07/730,264 priority patent/US5130260A/en
Publication of JPH0472735A publication Critical patent/JPH0472735A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体ウェーハ中の不純物のゲッタリング方
法、特にエクストリンシックゲッタリング方法に間する
。
〈従来の技術〉 従来の半導体ウェーハのエクストリンシックゲッタリン
グ（Ｅ　Ｇ）方法としては、例えば特開平２−２２８２
２号公報に示すような方法があり、このＥＧ法ではウェ
ーハの背面（デバイス活性領域を表面としている）にエ
ネルギの高いダメージ層を形成している。
この背面ダメージ層は、例えば背面ラップ、背面エツチ
ング、背面へのイオン打ち込み、背面にＣＶＤ膜（Ｓｊ
３Ｎａ層）を形成すること、背面にリンガラス層を設け
ること、背面へのレーザ照射、スクラッチ処理等により
形成していたものである。
そして、半導体ウェーハの表面への素子製造工程におい
て、常圧で高温熱処理を行うことにより、不純物を背面
ダメージ層に偏析（吸収）させる。
この結果、半導体ウェーハの表面のデバイス活性化領域
の清浄度を高く保持するものである。
〈発明が解決しようとする課題〉 しかしながら、このような従来の半導体ウエーハのエク
ストリンシックゲッタリング方法にあっては、背面ダメ
ージ層に不純物を偏析するものであったため、この背面
ダメージ層において不純物が飽和してしまう結果となる
。したがって、半導体ウェーハ中の不純物量が多い場合
には、これを吸収することができないというａ’、ＩＩ
が生じていた。
また、その不純物の吸収の速度も飽和値に近づくにした
がって遅くなるという課題があった。
そこで、本発明は、多量の不純物を半導体ウェーハから
外部に迅速に排出することができる半導体ウェーハのゲ
ッタリング方法を提供することを、その目的としている
。
〈課題を解決するための手段〉 本発明は、半導体ウェーハの背面に、線状欠陥、面状欠
陥、または結晶粒界により構成され、これらの欠陥また
は結晶粒界の端部がこの半導体ウェーハの背面に露呈す
るまで延びて形成されているダメージ層を形成する工程
と、該半導体ウェーハを真空中で加熱する工程と、を含
む半導体ウェーハのゲッタリング方法である。
〈作用〉 本発明に係る半導体ウェーハのゲッタリング方法によれ
ば、半導体ウェーハの背面にダメージ層を形成する。そ
して、このダメージ層を形成した半導体ウェーハを真空
中で加熱する。この結果、半導体ウェーハ中の不純物は
このダメージ層に吸収され、さらに、このダメージ層か
ら半導体ウェーハの外部に排出されることとなる。
ここで、上記真空条件としては、例えば１Ｏ−３Ｔｏｒ
ｒ以上の真空にして７００℃以上に加熱するものとする
。ゲッタリングの対象とされる不純物の蒸気圧以下にし
て不純物を蒸発させるものである。
また、背面に形成したダメージ層は、例えば半導体ウェ
ーハの厚さを５００μｍとした場合、その深さは少なく
とも１μｍ以上に形成するものとする。更に、このダメ
ージ層は転位等の線状欠陥、積層欠陥等の面状欠陥、ま
たは結晶粒界により構成するものとする。そして、これ
らの欠陥〜結晶粒界はその端部がウェーハの背面に露呈
するまで延びて形成されている。したがフて、不純物は
これらのダメージ層に捕獲された後、欠陥または結晶粒
界を伝わってそれらの端部よりウェーハの外部に排出さ
れることとなる。
〈実施例〉 以下、本発明に係る半導体ウェーハのゲッタリング方法
の実施例を図面を参照して説明する。
第１図、第２図を参照して本発明のゲッタリング方法の
一実施例を説明する。
第１図に示すように、シリコンウェーハ１１の表面１１
Ａ、すなわちデバイス形成用領域側には所定濃度で不純
物１２（例えば重金属）が含まれているものとする。
この場合、該シリコンウェーハ１１の背面（裏面）１１
Ｂ側には所定の深さのダメージ層１３が形成されている
。このダメージ層１３は、例えば面状欠陥、線状欠陥、
または結晶粒界１３Ａにより形成されており、これらの
欠陥１３Ａの端部（末端）はシリコンウェーハ１１の背
面１１Ｂに出現するように延出して形成されている。
したがって、このシリコンウェー１１１１を例えば真空
容器中に載置し１Ｏ−３Ｔｏｒｒ以上の真空中で例えば
７００℃に加熱すると、このダメージ層１３の欠陥等１
３Ａは不純物１２に対する輸送路として作用する。
すなわち、第２図おいて矢印で示すように、これらの線
状欠陥（以下、面状欠陥、結晶粒界を含む）１３Ａには
その周囲の不純物】２が引き寄せられ、この引き寄せら
れた不純物１２は線状欠陥１３Ａを介してウェーハ１１
の外部に排出される。
そして、この排出された不純物１２はさらに真空容器か
ら外部に排出される。
本発明に係る半導体ウェーハの真空加熱ゲッタリング方
法の他の実施例を以下に説明する。
その裏面にエクストリンシックゲッタリングのためのレ
ーザによるダメージを予め施しである半導体ウェーハを
用いて以下の実験を行った。
１／１，０００モルの硝酸鋼溶液に、その裏面にダメー
ジ層を有する半導体ウェーハを３０秒間程度浸漬し、そ
の後このウェーハを純水でリンスし、その状態で、９５
０℃に加熱した窒素雰囲気の炉に入れ３０分間保持した
。
その後、１分程度で炉中から引き出した。そのウェーハ
を切り出し加工し、ウェーハ断面方向の透過電子顕微鏡
観察を行った。
室温観察結果では、レーザ損傷である転位に汚染不純物
が捕獲されていることがわかり、レーザダメージによる
エクスリンシックゲッタリングの様子がよくわかる。
これを電子顕微鏡で加熱していくと７００℃を超えると
徐々に転位に捕獲されている銅の粒子が小さくなり、９
００℃あたりでは検出されなくなった。これは、大気レ
ベルの雰囲気での加熱ではウェーハ内のゲッタリング源
に不純物が捕獲されるが、電子顕微鏡内のような減圧雰
囲気ではウェーハ外に不純物が排出され、ウェーハ内全
体の不純物濃度が低減することを示すものである。
また、上記各実施例にあって半導体ウェーハへの転位の
導入法としては、周知のサンドブラスト法がある。これ
はＳｉＯ２粒子などをウェーハの裏面に当てそこにマイ
クロクラックを発生させるものである。また、そこから
転位がウェーハ加熱中に発生する。
同じくレーザ照射法がある。この方法は、レーザをウェ
ーハ裏面に照射し、その一部を溶解させるもので、その
際に転位が導入されることとなる。
更に、ウェーハ裏面への結晶粒界の形成法としては、例
えばＣＶＤ法などを使用して多結晶シリコン層や窒化シ
リコン膜などをウェーハ裏面に積層するとよい。
なお、上記各実施例以外にも、半導体ウェーハ表面の電
気的活性層の直下にエピタキシャル界面を作り、そこに
ゲッタリングするとともに、その不純物を半導体ウェー
ハの裏面から排出するようにしでもよい、この場合、ウ
ェーハ裏面側のゲッタリング源（ダメージ層）と裏面と
は欠陥または結晶粒界によって直接線がフているもので
なければ不純物原子の通路とならない。このため、ダメ
ージ層としては線欠陥（転位）、結晶粒界、ウェーハ裏
面にその端部が顔を出す積層欠陥がその対象となるもの
である。
なお、上記不純物とは、ドーパントとしてコントロール
していない例えばＳｉ中のあらゆる不純物を意味する。
く効果〉 以上説明してきたように、本発明に係る半導体ウェーハ
のゲッタリング方法にあっては、多量の不純物について
も完全にそのゲッタリングを行うことができる。また、
そのゲッタリング時間を従来方法よりも大幅に短縮する
ことができる。更に、従来方法による場合よりも半導体
ウェーハ中の不純物濃度を低減することができる。そし
て、このゲッタリングを繰り返し行うことが可能である
。
つまり、この方法によればゲッタリング能力を回復する
ことが可能である。
【図面の簡単な説明】
第１図は本発明に係る半導体ウェーハのゲッタリング方
法の一実施例を説明するための半導体ウェーハの断面図
、第２図は本発明に係る半導体ウェーハのゲッタリング
方法の一実施例を説明するための概念図である。 １１Ｂ　　Φ １２４　・ １３　・　・ １３Ａ　・ シリコンウェーハ、 背面、 不純物、 ダメージ層、 線状欠陥。

Claims (1)

  1. 【特許請求の範囲】 　半導体ウェーハの背面に、線状欠陥、面状欠陥、また
    は結晶粒界により構成され、これらの欠陥または結晶粒
    界の端部がこの半導体ウェーハの背面に露呈するまで延
    びて形成されているダメージ層を形成する工程と、 この半導体ウェーハを真空中で加熱する工程と、を含む
    ことを特徴とする半導体ウェーハのゲッタリング方法。
JP2186039A 1990-07-13 1990-07-13 半導体ウエーハのゲッタリング方法 Pending JPH0472735A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2186039A JPH0472735A (ja) 1990-07-13 1990-07-13 半導体ウエーハのゲッタリング方法
US07/730,264 US5130260A (en) 1990-07-13 1991-07-12 Method of gettering unintentional mobile impurities in silicon wafer by using a damaged layer exposed to the reverse surface thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2186039A JPH0472735A (ja) 1990-07-13 1990-07-13 半導体ウエーハのゲッタリング方法

Publications (1)

Publication Number Publication Date
JPH0472735A true JPH0472735A (ja) 1992-03-06

Family

ID=16181333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2186039A Pending JPH0472735A (ja) 1990-07-13 1990-07-13 半導体ウエーハのゲッタリング方法

Country Status (2)

Country Link
US (1) US5130260A (ja)
JP (1) JPH0472735A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116820A (ja) * 1989-09-29 1991-05-17 Shin Etsu Handotai Co Ltd ミスフィット転位制御方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH06104268A (ja) * 1992-09-21 1994-04-15 Mitsubishi Electric Corp ゲッタリング効果を持たせた半導体基板およびその製造方法
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
US5454885A (en) * 1993-12-21 1995-10-03 Martin Marietta Corporation Method of purifying substrate from unwanted heavy metals
US5635414A (en) * 1995-03-28 1997-06-03 Zakaluk; Gregory Low cost method of fabricating shallow junction, Schottky semiconductor devices
US5913103A (en) * 1997-05-13 1999-06-15 Integrated Device Technology, Inc. Method of detecting metal contaminants in a wet chemical using enhanced semiconductor growth phenomena
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP2007220825A (ja) * 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
US8138066B2 (en) * 2008-10-01 2012-03-20 International Business Machines Corporation Dislocation engineering using a scanned laser

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546767A (en) * 1977-06-17 1979-01-19 Nec Corp Manufacture of semiconductor device
US4415373A (en) * 1981-11-17 1983-11-15 Allied Corporation Laser process for gettering defects in semiconductor devices
JPS58153337A (ja) * 1982-03-08 1983-09-12 Nec Corp 半導体装置の製造方法
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS58180028A (ja) * 1982-04-16 1983-10-21 Oki Electric Ind Co Ltd 半導体ウエハの処理方法
DE3246480A1 (de) * 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
EP0251280A3 (en) * 1986-06-30 1989-11-23 Nec Corporation Method of gettering semiconductor wafers with a laser beam

Also Published As

Publication number Publication date
US5130260A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
US7537657B2 (en) Silicon wafer and process for producing it
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
US4878988A (en) Gettering process for semiconductor wafers
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
JP2010199338A (ja) 貼り合わせウェーハの製造方法
JP6791321B2 (ja) シリコン接合ウェーハ
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JPS596057B2 (ja) 半導体基板の処理方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JPH05152304A (ja) 半導体基板の製造方法
WO2024128021A1 (ja) 半導体基板および半導体基板の製造方法
JP2019110225A (ja) 貼合せウェーハの製造方法および貼合せウェーハ
Hardeman et al. Oxide removal from silicon wafers studied by transient mass spectrometry and X-ray photoelectron spectroscopy
JPH11224872A (ja) シリコンの表面処理方法
JPH01196836A (ja) 半導体素子の製造方法
JP2005311126A (ja) ｐ型シリコン単結晶ウェーハ及びその製造方法
JPH01208835A (ja) 表面清浄化方法
JPH03217019A (ja) 半導体装置の製造方法
UA63399A (en) Method for gettering recombination-active dopants in monocrystal or polycrystal silicon
JPH05243238A (ja) 半導体装置の製造方法
JP2001077119A (ja) エピタキシャルシリコンウエハおよびその製造方法