JPS58153337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58153337A JPS58153337A JP3614382A JP3614382A JPS58153337A JP S58153337 A JPS58153337 A JP S58153337A JP 3614382 A JP3614382 A JP 3614382A JP 3614382 A JP3614382 A JP 3614382A JP S58153337 A JPS58153337 A JP S58153337A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- phosphorus
- substrate
- gettering
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000011574 phosphorus Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005247 gettering Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 argon Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発’ｊｉ Ｆｉｓ亭導体装置の製造方法にかかり、と
くに表面に素子が形成される半導体基板の裏面に、有害
不純物をゲッタリングさせて、半導体素子の特性、信頼
性および歩留を夛を向上させる半導体装置の製造方法に
関する。
くに表面に素子が形成される半導体基板の裏面に、有害
不純物をゲッタリングさせて、半導体素子の特性、信頼
性および歩留を夛を向上させる半導体装置の製造方法に
関する。
従来％半導体基板の裏面に、有害不純物をゲ。
タリンダする方法として、機械的加工に依夛歪層を形成
する方法、イオン注入により歪層を形成する方法、高濃
度のリンを拡散する方法、ポリシリラン膜あるいはシリ
；ン窒化ＨＹｔ形成する方法等がある。この中で、裏面
リン拡散法は、高濃度リン拡散による結晶欠陥でのゲッ
タリング作用と、高濃度リン原子によシ有害不純物のシ
リコン中への偏析が増大する効果に依るゲッタリング作
用とを合わせ持っており、非常に強力なゲッタリング効
果を持つものである。
する方法、イオン注入により歪層を形成する方法、高濃
度のリンを拡散する方法、ポリシリラン膜あるいはシリ
；ン窒化ＨＹｔ形成する方法等がある。この中で、裏面
リン拡散法は、高濃度リン拡散による結晶欠陥でのゲッ
タリング作用と、高濃度リン原子によシ有害不純物のシ
リコン中への偏析が増大する効果に依るゲッタリング作
用とを合わせ持っており、非常に強力なゲッタリング効
果を持つものである。
しかし、従来の裏面リン拡散法では、素子を形成する表
面を保護するため、拡散の際に保護マスクを形成せねば
ならぬ難点がある。又、上述した有効なゲッタリング効
果を持たせるには、１０５０℃で１時間以上でのリン拡
散上行なわなければならない、この長時間の高温処理に
より、予め素子形成のために表面に導入された不純物が
著しく再分布する。そこで、裏面リン拡散工程は素子形
成プロセスの最初の工程に限られ、そのためゲッタリン
グ効能の維持に難点があっ念。
面を保護するため、拡散の際に保護マスクを形成せねば
ならぬ難点がある。又、上述した有効なゲッタリング効
果を持たせるには、１０５０℃で１時間以上でのリン拡
散上行なわなければならない、この長時間の高温処理に
より、予め素子形成のために表面に導入された不純物が
著しく再分布する。そこで、裏面リン拡散工程は素子形
成プロセスの最初の工程に限られ、そのためゲッタリン
グ効能の維持に難点があっ念。
本発明の目的は、上述した裏面リン拡散法の欠点を除き
、ゲッタリングの効能を増加させる方法を提供すること
にある。
、ゲッタリングの効能を増加させる方法を提供すること
にある。
本発明は、表面に素子が形成される半導体基板の裏面に
、予めアルゴンなどをイオン注入して歪層を形成する工
程と、該基板裏面にリンを拡散して素子特性に有害な不
純物のゲッタリング効果をもたせる工程を含むことを特
徴とする半導体装置の製造方法である。
、予めアルゴンなどをイオン注入して歪層を形成する工
程と、該基板裏面にリンを拡散して素子特性に有害な不
純物のゲッタリング効果をもたせる工程を含むことを特
徴とする半導体装置の製造方法である。
本発＃４によれば、アルゴンなどのイオン注入で裏面に
歪層を形成することにより、有害不純物をトラップする
裏面結晶欠陥を形成するためのリン拡散の温度および時
間を低減でき、しかもゲッタリング効果を増加させるこ
とができる。
歪層を形成することにより、有害不純物をトラップする
裏面結晶欠陥を形成するためのリン拡散の温度および時
間を低減でき、しかもゲッタリング効果を増加させるこ
とができる。
又、本発明によれば、十分に低温でのリン拡散によ〕、
素子を形成する半導体基板の表面は無欠陥であるのに対
して、アルゴンをイオン注入した裏面にのみゲッタリン
グ層と句なる結晶欠陥を形成することができる。よって
、素子形成に必要なリン拡散工程と、ゲッタリングのた
めの裏面リン拡散工程とを兼ることができる。
素子を形成する半導体基板の表面は無欠陥であるのに対
して、アルゴンをイオン注入した裏面にのみゲッタリン
グ層と句なる結晶欠陥を形成することができる。よって
、素子形成に必要なリン拡散工程と、ゲッタリングのた
めの裏面リン拡散工程とを兼ることができる。
以下に、本発明を一実施例に基づいて説明する。
第１図ないし第４図は本発明ｔ−ＬＯＣＯ８構造のパイ
ボー９・デバイスに適用した例を示す断面図である。ま
ず第１図の様に、Ｐ型シリコン基板１１にＮ型埋込コレ
クタ領域１２に一形成し、Ｎ型エピタキシャル領域１３
を形成し、絶縁分離酸化領域１４ｆ：形成する０次いで
、ＷＩ２図の様に、酸化膜つ′ ２１％窒化膜２２を順次形成後、本発明に基すき、エネ
ルギーｉ ｏ ｏ ｋｅ ｖ、ドース量５ Ｘ １０
”ａｍ−”で、裏面にアルゴンのイオン注入２３を行な
う。
ボー９・デバイスに適用した例を示す断面図である。ま
ず第１図の様に、Ｐ型シリコン基板１１にＮ型埋込コレ
クタ領域１２に一形成し、Ｎ型エピタキシャル領域１３
を形成し、絶縁分離酸化領域１４ｆ：形成する０次いで
、ＷＩ２図の様に、酸化膜つ′ ２１％窒化膜２２を順次形成後、本発明に基すき、エネ
ルギーｉ ｏ ｏ ｋｅ ｖ、ドース量５ Ｘ １０
”ａｍ−”で、裏面にアルゴンのイオン注入２３を行な
う。
その後、第３図に示す様に、選択的にコレクタ電極部を
開口し、Ｎ型コレクタ領域１２と電極との導電領域３１
形成のためのリン拡散と、裏面ゲ。
開口し、Ｎ型コレクタ領域１２と電極との導電領域３１
形成のためのリン拡散と、裏面ゲ。
タリング領域３２の形成の几めのリン拡散ヲ兼ねて％Ｐ
ＯＣＪｓ雰囲気において、９３０℃、１５分で行なう０
次いで、窒化膜２２會除去後、第４図に示す様に、イオ
ン注入により、Ｐ型ベース領域４１、Ｎ型工ｔｖタ領域
４２を形成し、選択的に工建ツタ電極部、ベース電極部
を開口し、電極領域４３ｆ：形成して、バイポーラ−ト
ランジスタを作成した。
ＯＣＪｓ雰囲気において、９３０℃、１５分で行なう０
次いで、窒化膜２２會除去後、第４図に示す様に、イオ
ン注入により、Ｐ型ベース領域４１、Ｎ型工ｔｖタ領域
４２を形成し、選択的に工建ツタ電極部、ベース電極部
を開口し、電極領域４３ｆ：形成して、バイポーラ−ト
ランジスタを作成した。
以上の様にして作成した素子の特性は、理想に近ｉもの
であや、例えば％ＥＢ接合リーク電流はｔゲ、ターのな
いｆｙＦＪ％／が、１１）Ａ／ＪｍＬｌｎＡ／μｍ”で
あったのに対し、本実施例によるゲッタリング処理を行
なりた豐ンプルでは、α１９ ｋｌｐｍ２〜０．５ ｐ
ｌｖ’ｐｍ”と非常に減少した。
であや、例えば％ＥＢ接合リーク電流はｔゲ、ターのな
いｆｙＦＪ％／が、１１）Ａ／ＪｍＬｌｎＡ／μｍ”で
あったのに対し、本実施例によるゲッタリング処理を行
なりた豐ンプルでは、α１９ ｋｌｐｍ２〜０．５ ｐ
ｌｖ’ｐｍ”と非常に減少した。
本発明は上述した様に、予めアルゴンなどを裏面にイオ
ン注入することに依夛、裏面リン拡散処理の温度および
時間管低減できる。このことは、ゲッタリング・プロセ
スの安定化および信頼性に有益であるとともに、従来の
裏面リン拡散処理は、プロセスの鍛初の工程に限られ穴
のに対し、本発明によ〕、裏面リン拡散処理工程をプロ
セスの終期段階（ゲッタリングにとってよプ効果的な時
点）に行がうことができる。あるいは、本実施例で述べ
た様に、表面素子形成におけるリン拡散工程との併用が
可能となる。このことは、裏面リン拡散処理のための特
別の表面マスク管必要とせず、プロセスの簡素化にとっ
て有益である。
ン注入することに依夛、裏面リン拡散処理の温度および
時間管低減できる。このことは、ゲッタリング・プロセ
スの安定化および信頼性に有益であるとともに、従来の
裏面リン拡散処理は、プロセスの鍛初の工程に限られ穴
のに対し、本発明によ〕、裏面リン拡散処理工程をプロ
セスの終期段階（ゲッタリングにとってよプ効果的な時
点）に行がうことができる。あるいは、本実施例で述べ
た様に、表面素子形成におけるリン拡散工程との併用が
可能となる。このことは、裏面リン拡散処理のための特
別の表面マスク管必要とせず、プロセスの簡素化にとっ
て有益である。
又、本実施例においては、ＬＯＣＯ８構造のバイポーラ
・トランジスタにつ−て記載し九が、他の構造のバイボ
ー予半導体装置、ＭＯａ型牛導体装置等、他の半導体装
置においても、又これらが複数個集合して形成される集
積回路装置においても、本発明が有効であることは、当
然である。
・トランジスタにつ−て記載し九が、他の構造のバイボ
ー予半導体装置、ＭＯａ型牛導体装置等、他の半導体装
置においても、又これらが複数個集合して形成される集
積回路装置においても、本発明が有効であることは、当
然である。
第１図々いし第４図は、本発明をＬＯＣＯ８構造のバイ
ポーラ・トランジスタに適用し九−実施例のデバイス作
成方法を工程順に示した断面図である。 １１・・・・・・Ｐ型シリコン基板％１２・・・・・・
Ｎ型コレクタ領域、１３・・・・・・Ｎ型エピタキシャ
ル領域、２１・・・・・・酸化膜、２２・・・・・・窒
化膜、２３・・・・・・イオン注入、３１・・・・・・
導電領域、３２・・・・・・裏面ゲッタリング領域、４
１・・・・・・２Ｍ１ペース領域、４２・・・・・・Ｎ
型工電、夕領域、４３・・・・・・電極領域。 ／３ ７２ ７ Ｊ第１
図 ｚ 榮３図
ポーラ・トランジスタに適用し九−実施例のデバイス作
成方法を工程順に示した断面図である。 １１・・・・・・Ｐ型シリコン基板％１２・・・・・・
Ｎ型コレクタ領域、１３・・・・・・Ｎ型エピタキシャ
ル領域、２１・・・・・・酸化膜、２２・・・・・・窒
化膜、２３・・・・・・イオン注入、３１・・・・・・
導電領域、３２・・・・・・裏面ゲッタリング領域、４
１・・・・・・２Ｍ１ペース領域、４２・・・・・・Ｎ
型工電、夕領域、４３・・・・・・電極領域。 ／３ ７２ ７ Ｊ第１
図 ｚ 榮３図
Claims (1)
- 表面に素子が形成される半導体基板の裏面に予めイオン
注入によ）歪層を形成する工程と、該基板裏面にリンを
拡散して素子特性に有害な不純物のゲッタリング効果ｔ
−％たせる工程管含むことを特徴とすゐ半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3614382A JPS58153337A (ja) | 1982-03-08 | 1982-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3614382A JPS58153337A (ja) | 1982-03-08 | 1982-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58153337A true JPS58153337A (ja) | 1983-09-12 |
Family
ID=12461564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3614382A Pending JPS58153337A (ja) | 1982-03-08 | 1982-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130260A (en) * | 1990-07-13 | 1992-07-14 | Mitsubishi Materials Corporation | Method of gettering unintentional mobile impurities in silicon wafer by using a damaged layer exposed to the reverse surface thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148982A (ja) * | 1974-10-24 | 1976-04-27 | Tokyo Shibaura Electric Co | Zetsuengeetogatadenkaikokatoranjisutano seizohoho |
| JPS54985A (en) * | 1977-06-06 | 1979-01-06 | Kyushu Nippon Electric | Method of producing semiconductor |
-
1982
- 1982-03-08 JP JP3614382A patent/JPS58153337A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148982A (ja) * | 1974-10-24 | 1976-04-27 | Tokyo Shibaura Electric Co | Zetsuengeetogatadenkaikokatoranjisutano seizohoho |
| JPS54985A (en) * | 1977-06-06 | 1979-01-06 | Kyushu Nippon Electric | Method of producing semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130260A (en) * | 1990-07-13 | 1992-07-14 | Mitsubishi Materials Corporation | Method of gettering unintentional mobile impurities in silicon wafer by using a damaged layer exposed to the reverse surface thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| US3730778A (en) | Methods of manufacturing a semiconductor device | |
| JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58153337A (ja) | 半導体装置の製造方法 | |
| JPS58180028A (ja) | 半導体ウエハの処理方法 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JPH01245519A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPS59119761A (ja) | 半導体装置の製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPH02285639A (ja) | 半導体装置用ウエハへのゲッタ層の作り込み方法 | |
| JPS60167419A (ja) | 半導体装置の製造方法 | |
| JPS63124571A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPS61156820A (ja) | 半導体装置の製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPS5972765A (ja) | 半導体装置の製造方法 |