JPS60245131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60245131A JPS60245131A JP10099984A JP10099984A JPS60245131A JP S60245131 A JPS60245131 A JP S60245131A JP 10099984 A JP10099984 A JP 10099984A JP 10099984 A JP10099984 A JP 10099984A JP S60245131 A JPS60245131 A JP S60245131A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- amorphous silicon
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 238000009826 distribution Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 13
- 238000011109 contamination Methods 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 99
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 22
- 229910052796 boron Inorganic materials 0.000 description 22
- 230000005465 channeling Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、そのうち特に浅い拡散
層の形成方法に関するものである。
層の形成方法に関するものである。
イク＋１
従粱フ構成とその問題点
集積回路の微細化が進むにつれて、半導体基板（Ｓｉ
基板）中に浅い拡散層を形成することが重要な問題とな
ってきている。しかし、Ｓｉ 基板に直接イオン注入に
より例えばボロンを注入した場合、第１図に示すように
ボロンの不純物濃度分布Ａはチャネリング効果により分
布にテールＢを生じ、浅い接合形成には問題がある。そ
こで、チャネリング効果によるテールをなくする方法と
して、第２図に示すようなＳｉ 基板表面を非晶質化す
る方法が提案されている。第２図は、従来の非晶質層を
用いたＰ拡散層の形成方法の一例を示す。
基板）中に浅い拡散層を形成することが重要な問題とな
ってきている。しかし、Ｓｉ 基板に直接イオン注入に
より例えばボロンを注入した場合、第１図に示すように
ボロンの不純物濃度分布Ａはチャネリング効果により分
布にテールＢを生じ、浅い接合形成には問題がある。そ
こで、チャネリング効果によるテールをなくする方法と
して、第２図に示すようなＳｉ 基板表面を非晶質化す
る方法が提案されている。第２図は、従来の非晶質層を
用いたＰ拡散層の形成方法の一例を示す。
Ｎ形Ｓ１ 基板１にイオン注入によりＳｔを注入し、Ｓ
ｉ基板１０表面層を非晶質化し非晶質シリコン層２を形
成する（第２図ａ）。
ｉ基板１０表面層を非晶質化し非晶質シリコン層２を形
成する（第２図ａ）。
次に、イオン注入により非晶質シリコン層２にボロンを
注入し、ボロンドープド非晶質シリコン層３を形成する
（第２図ｂ）。
注入し、ボロンドープド非晶質シリコン層３を形成する
（第２図ｂ）。
次に、熱処理（アニール）を施すことによって、非晶質
シリコン層３を再結晶化すれば、第２図Ｃの如きＰ拡散
層４が形成できる。
シリコン層３を再結晶化すれば、第２図Ｃの如きＰ拡散
層４が形成できる。
上記第２図す、ｃにおける不純物濃度分布を第３図に示
す。第３図ａは、第２図すにおける不純物濃度分布で、
Ｓｉ 基板１の表面に非晶質シリコン層２を形成後、ボ
ロンを注入したときのボロン不純物濃度Ｃを示す。第３
図すは、第２図Ｃにおける不純物濃度分布で、熱処理に
より非晶質シリコン層２を再結晶化したときのＰ拡散層
４のボロン不純物濃度分布を示す。第３図ａ、ｂにおい
て、ＤはＳｔ基板１の不純物濃度分布を示す。
す。第３図ａは、第２図すにおける不純物濃度分布で、
Ｓｉ 基板１の表面に非晶質シリコン層２を形成後、ボ
ロンを注入したときのボロン不純物濃度Ｃを示す。第３
図すは、第２図Ｃにおける不純物濃度分布で、熱処理に
より非晶質シリコン層２を再結晶化したときのＰ拡散層
４のボロン不純物濃度分布を示す。第３図ａ、ｂにおい
て、ＤはＳｔ基板１の不純物濃度分布を示す。
以上、第２図の方法によれば、第３図の不純物濃度分布
かられかるよう妃、イオン注入の際のチャネリング効果
によるテールは抑制することができる。
かられかるよう妃、イオン注入の際のチャネリング効果
によるテールは抑制することができる。
しかし、第２図に示す製造方法には、次のような問題点
がある。
がある。
（１）第３図すに示すように、Ｐ拡散層４の拡散深さＥ
は、イオン注入時の不純物濃度分布で決まり、チャネリ
ング効果を抑制しても、それ以上浅く形成することは不
可能である。
は、イオン注入時の不純物濃度分布で決まり、チャネリ
ング効果を抑制しても、それ以上浅く形成することは不
可能である。
（２）非晶質シリコン層３中にイオン注入した後、熱処
理により再結晶化しＰ拡散層４を形成するため、リーク
電流が多くなる。これは、非晶質シリコン層３が完全に
は、再結晶化により単結晶にならないためである。
理により再結晶化しＰ拡散層４を形成するため、リーク
電流が多くなる。これは、非晶質シリコン層３が完全に
は、再結晶化により単結晶にならないためである。
以上のように、第１図に示す従来の製造方法では、拡散
深さが浅く、しかも、電気特性の良い拡散層を形成する
のが困難であった。
深さが浅く、しかも、電気特性の良い拡散層を形成する
のが困難であった。
発明の目的
本発明は、このような従来の問題に鑑み、これらの問題
を解決した拡散深さが浅く、しかも、電気特性の良い拡
散層の製造方法を提供することを目的とする。
を解決した拡散深さが浅く、しかも、電気特性の良い拡
散層の製造方法を提供することを目的とする。
発明の構成
本発明は、半導体単結晶シリコン基板上に多結晶シリコ
ン層及び非晶質シリコン層を形成後、所望の不純物をイ
オン注入し、熱処理により前記半導体単結晶シリコン基
板中に拡散層を形成することを特徴とするものである。
ン層及び非晶質シリコン層を形成後、所望の不純物をイ
オン注入し、熱処理により前記半導体単結晶シリコン基
板中に拡散層を形成することを特徴とするものである。
以下、本発明を実施例を用いて詳しく説明する。
実施例の説明
（実施例１）
第４図に１本発明にかかる拡散層の形成方法の第１の実
施例を示す。
施例を示す。
Ｎ形Ｓｔ基板１１上に所望の膜厚を有する多結晶シリコ
ン層１２をＣＶＤ法で形成する（第４図ａ）。
ン層１２をＣＶＤ法で形成する（第４図ａ）。
次に、多結晶シリコン層１２上に所望の膜厚を有ｆる非
晶質シリコン層（アモルファスシリコン７ 層）１３をプラズマＣＶＤ法で形成する。次に、非晶質
シリコン層１３にイオン注入で例えばボロンを注入し、
ボロンドープド非晶質シリコン層１３Ａを形成する（第
４図ｂ）。このときの不純物濃度分布を第５図ａに示す
。第６図ａにおいて、１３Ａはボロンドープド非晶質シ
リコン層、１３は非晶質シリコン層、１２は多結晶シリ
コン層、１１は単結晶Ｓｔ基板、Ｆはボロンの不純物濃
度分布、Ｇは単結晶Ｓｔ基板１１の不純物濃度分布を示
す。
晶質シリコン層（アモルファスシリコン７ 層）１３をプラズマＣＶＤ法で形成する。次に、非晶質
シリコン層１３にイオン注入で例えばボロンを注入し、
ボロンドープド非晶質シリコン層１３Ａを形成する（第
４図ｂ）。このときの不純物濃度分布を第５図ａに示す
。第６図ａにおいて、１３Ａはボロンドープド非晶質シ
リコン層、１３は非晶質シリコン層、１２は多結晶シリ
コン層、１１は単結晶Ｓｔ基板、Ｆはボロンの不純物濃
度分布、Ｇは単結晶Ｓｔ基板１１の不純物濃度分布を示
す。
このとき、ボロンの注入エネルギーは、ボロンの不純物
濃度分布Ｆのテールが単結晶Ｓｔ基板１１の表面に達し
ない条件で行なえば良い。
濃度分布Ｆのテールが単結晶Ｓｔ基板１１の表面に達し
ない条件で行なえば良い。
次に、熱処理を施こせば、ボロンドープド非晶質シリコ
ン層１３Ａ及び非晶質シリコン層１３は、多結晶化が進
むと同時にボロンの拡散が進みボロンドープド多結晶シ
リコン層１４となる。それと同時に、多結晶シリコン層
１２中にもボロンの拡散が進み、ボロンドープド多結晶
シリコン層１２Ａになる。このボロンドープド多結晶シ
リコン層１４及び１２Ａを拡散源として単結晶Ｓｉ基板
１１に拡散すれば、第４図Ｃの如き非常に拡散深さの浅
いＰ拡散層１５が得られる。このときの不純物濃度分布
を第６図すに示す。第５図すにおいて、１４及び１２Ａ
はボロンドープド多結晶シリコン層、１１は単結晶シリ
コン基板、Ｇは単結晶Ｓｉ基板１１の不純物濃度分布、
Ｆはボロンの不純物濃度分布、■は単結晶８１基板１１
中のＰ拡散層１５の拡散深さを示す。
ン層１３Ａ及び非晶質シリコン層１３は、多結晶化が進
むと同時にボロンの拡散が進みボロンドープド多結晶シ
リコン層１４となる。それと同時に、多結晶シリコン層
１２中にもボロンの拡散が進み、ボロンドープド多結晶
シリコン層１２Ａになる。このボロンドープド多結晶シ
リコン層１４及び１２Ａを拡散源として単結晶Ｓｉ基板
１１に拡散すれば、第４図Ｃの如き非常に拡散深さの浅
いＰ拡散層１５が得られる。このときの不純物濃度分布
を第６図すに示す。第５図すにおいて、１４及び１２Ａ
はボロンドープド多結晶シリコン層、１１は単結晶シリ
コン基板、Ｇは単結晶Ｓｉ基板１１の不純物濃度分布、
Ｆはボロンの不純物濃度分布、■は単結晶８１基板１１
中のＰ拡散層１５の拡散深さを示す。
上記第１の実施例において、多結晶シリコン層中の拡散
は、単結晶Ｓｔ基板中に比べて非常に速く、低温で、し
かも、短時間のうちに拡散が進み、第５図すの如く高濃
度のボロンを有するドープド多結晶シリコン層１２Ａ及
び１４となる。このボロンドープド多結晶シリコン層１
２Ａ及び１４を拡散源として、単結晶シリコン基板１１
中にボロンを拡散するため、第６図すの如く、テールの
急峻なボロンの不純物濃度分布Ｈを有し、しかも、拡散
深さ■の浅いＰ拡散層１５を形成することができる。
は、単結晶Ｓｔ基板中に比べて非常に速く、低温で、し
かも、短時間のうちに拡散が進み、第５図すの如く高濃
度のボロンを有するドープド多結晶シリコン層１２Ａ及
び１４となる。このボロンドープド多結晶シリコン層１
２Ａ及び１４を拡散源として、単結晶シリコン基板１１
中にボロンを拡散するため、第６図すの如く、テールの
急峻なボロンの不純物濃度分布Ｈを有し、しかも、拡散
深さ■の浅いＰ拡散層１５を形成することができる。
（実施例２）
９ ″
次に、本発明にかかる拡散層の形成方法の第２の実施例
を第６図に示す。
を第６図に示す。
Ｎ形Ｓｔ基板２１上に所望の膜厚を有する多結晶シリコ
ン層２２をＣＶＤ法で形成する（第６図ａ）。
ン層２２をＣＶＤ法で形成する（第６図ａ）。
次に、多結晶シリコン層２２の所望の深さまで非晶質化
し、非晶質シリコン層２３を形成する。
し、非晶質シリコン層２３を形成する。
非晶質化する方法としては、多結晶シリコン層２２中に
イオン注入で例えばＳｔ、Ａｒ などを注入し、非晶質
シリコン層２３を形成することができる。
イオン注入で例えばＳｔ、Ａｒ などを注入し、非晶質
シリコン層２３を形成することができる。
次に、非晶質シリコン層２３にイオン注入で例えばボロ
ンを注入し、ボロンドープド非晶質シリコン層２３Ａを
形成する（第６図ｂ）。このときの不純物濃度分布は、
第１の実施例の第５図ａの分布と同様になる。このとき
、ボロンの注入エネルギーは、ボロンの不純物濃度分布
のテールが単結晶Ｓｔ基板２１の表面に達しない条件で
行なうと良い。
ンを注入し、ボロンドープド非晶質シリコン層２３Ａを
形成する（第６図ｂ）。このときの不純物濃度分布は、
第１の実施例の第５図ａの分布と同様になる。このとき
、ボロンの注入エネルギーは、ボロンの不純物濃度分布
のテールが単結晶Ｓｔ基板２１の表面に達しない条件で
行なうと良い。
次に、熱処理を施こせば、ボロンドープド非晶質シリコ
ン層２３Ａ及び非晶質シリコン層２３１ｄ、ｉｏ’ゝ
・ 多結晶化が進むと同時にボロンの拡散が進みボロが進み
、ボロンドープド多結晶シリコン層２２Ａになる。この
ボロンドープド多結晶シリコン層２４及び２２Ａを拡散
源として単結晶Ｓｉ基板２１に拡散すれば、第６図Ｃの
如き非常に拡散深さの浅いＰ拡散層２６が得られる。こ
のときの不純物濃度分布は、第１の実施例の第６図すの
分布と同様となり、テールのない急峻なボロンの不純物
濃度分布を有し、しかも、拡散深さの浅いＰ拡散層２５
を形成することができる。
ン層２３Ａ及び非晶質シリコン層２３１ｄ、ｉｏ’ゝ
・ 多結晶化が進むと同時にボロンの拡散が進みボロが進み
、ボロンドープド多結晶シリコン層２２Ａになる。この
ボロンドープド多結晶シリコン層２４及び２２Ａを拡散
源として単結晶Ｓｉ基板２１に拡散すれば、第６図Ｃの
如き非常に拡散深さの浅いＰ拡散層２６が得られる。こ
のときの不純物濃度分布は、第１の実施例の第６図すの
分布と同様となり、テールのない急峻なボロンの不純物
濃度分布を有し、しかも、拡散深さの浅いＰ拡散層２５
を形成することができる。
以上、第１及び第２の実施例において、熱処理方法とし
ては、電気炉アニール、電子ビームアニール、ランプア
ニール、レーザーアニールｆｘどＫよシ短時間行なえば
良い。
ては、電気炉アニール、電子ビームアニール、ランプア
ニール、レーザーアニールｆｘどＫよシ短時間行なえば
良い。
また、注入不純物としてボロンを用いて説明したが、他
のどの注入不純物のイオン注入においても同様な結果が
得られる。
のどの注入不純物のイオン注入においても同様な結果が
得られる。
中発明の効果
１１ ・
以上の本発明によれば、次のような効果が得られる。
（１）単結晶Ｓｉ基板、多結晶シリコン層、非晶質シリ
コン層の３層構造にすることによって、イオン注入した
際のチャネリング効果によるテールの発生を抑制するこ
とができる。なぜならば、イオン注入した際、まず、非
晶質シリコン層によってチャネリング効果が抑制される
。たとえ、非晶質シリコン層中でチャネリング効果が完
全に抑制されなくても、非晶質シリコン層と多結晶シリ
コン層の界面、多結晶シリコン層中、多結晶シリコン層
と単結晶シリコン層の界面において抑制される。
コン層の３層構造にすることによって、イオン注入した
際のチャネリング効果によるテールの発生を抑制するこ
とができる。なぜならば、イオン注入した際、まず、非
晶質シリコン層によってチャネリング効果が抑制される
。たとえ、非晶質シリコン層中でチャネリング効果が完
全に抑制されなくても、非晶質シリコン層と多結晶シリ
コン層の界面、多結晶シリコン層中、多結晶シリコン層
と単結晶シリコン層の界面において抑制される。
従って、非晶質シリコン層及び多結晶シリコン層の膜厚
が薄くても、チャネリング効果によるテールの発生抑制
には、十分効果がある。
が薄くても、チャネリング効果によるテールの発生抑制
には、十分効果がある。
（２）高濃度の安定した拡散源を形成することができる
。なぜならば、非晶質シリコン層に不純物をイオン注入
した後、熱処理を施すことによって多結晶化と同時に拡
散が進み、下部の多結晶シリコン層中にも非常に速く拡
散が進む。したがって、非晶質シリコン層及び多結晶シ
リコン層は、低温で、しかも、短時間のうちに高濃度の
不純物を含むドープド多結晶シリコン層となり、安定な
拡散源と々る。
。なぜならば、非晶質シリコン層に不純物をイオン注入
した後、熱処理を施すことによって多結晶化と同時に拡
散が進み、下部の多結晶シリコン層中にも非常に速く拡
散が進む。したがって、非晶質シリコン層及び多結晶シ
リコン層は、低温で、しかも、短時間のうちに高濃度の
不純物を含むドープド多結晶シリコン層となり、安定な
拡散源と々る。
（３）不純物濃度分布のテールが非常に急峻で、しかも
、拡散深さの浅い拡散層を形成することができる。なぜ
ならば、イオン注入で形成したドープド多結晶シリコン
層を拡散源として拡散するため、直接単結晶Ｓｉ基板中
にイオン注入したときのような注入不純物濃度分布によ
る影響がなくなる。
、拡散深さの浅い拡散層を形成することができる。なぜ
ならば、イオン注入で形成したドープド多結晶シリコン
層を拡散源として拡散するため、直接単結晶Ｓｉ基板中
にイオン注入したときのような注入不純物濃度分布によ
る影響がなくなる。
（４）非晶質シリコン層を形成する際の単結晶シリコン
層へのダメージ、損傷、汚染がない。なぜならば、第１
の実施例では、多結晶シリコン層上に非晶質シリコン層
を形成するので、プラズマＣＶＤにより非晶質シリコン
層形成の際の影響を受けない。捷た、第２の実施例では
、多結晶シリコン層の表面を非晶質化するため、非晶質
化の際のイオン注入による影響を受けない。
層へのダメージ、損傷、汚染がない。なぜならば、第１
の実施例では、多結晶シリコン層上に非晶質シリコン層
を形成するので、プラズマＣＶＤにより非晶質シリコン
層形成の際の影響を受けない。捷た、第２の実施例では
、多結晶シリコン層の表面を非晶質化するため、非晶質
化の際のイオン注入による影響を受けない。
１３”−’
（６）直接単結晶シリコン層を非晶質化したり、イオン
注入したシしないので電気特性の良い拡散層を形成する
ことができる。
注入したシしないので電気特性の良い拡散層を形成する
ことができる。
以上の如く、本発明は、拡散深さが浅く、且つ、不純物
濃度分布のテールが急峻で、しかも、電気特性の良い拡
散層を形成することができるため、集積回路の微細化、
高密度化に大きく寄与するものである。
濃度分布のテールが急峻で、しかも、電気特性の良い拡
散層を形成することができるため、集積回路の微細化、
高密度化に大きく寄与するものである。
第１図は従来の製造方法で形成した拡散層の不純物濃度
分布図、第２図ａ−ａは従来の拡散層の製造工程断面図
、第３図ａは第２図ｂＫおける拡散層の不純物濃度分布
図、第３図すは第２図Ｃにおける拡散層の不純物濃度分
布図、第４図ａ ％ Ｑは本発明にかかる第１の実施例
の拡散層の製造工程断面図、第５図ａは第４図すにおけ
る拡散層の不純物濃度分布図、第６図すは第４図Ｃにお
ける拡散層の不純物濃度分布図、第６図ａ〜Ｃは本発明
にかかる第２の実施例の拡散層の製造工程断面図である
。 １４ べ−／ １１．２１・・・・・・Ｓｉ基板、１２．２２・・・・
・・多結晶シリコン層、１３，２３・・・・・・非晶質
シリコン層、１３Ａ、２３Ａ・・・・・・ドープド非晶
質シリコン層、１６ 、２５・・・・・・Ｐ拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
へ Ｓ −味 、ら Ｏ Ｎノ 。 第 ３ 図 ４ス久】ト（５９ξ、ご ４フペ１女５＝＆−江 〜４図 （ｂ。 第５図 ノ１９ 握秋シ砧ご ＄致、５黛ざ 第６図
分布図、第２図ａ−ａは従来の拡散層の製造工程断面図
、第３図ａは第２図ｂＫおける拡散層の不純物濃度分布
図、第３図すは第２図Ｃにおける拡散層の不純物濃度分
布図、第４図ａ ％ Ｑは本発明にかかる第１の実施例
の拡散層の製造工程断面図、第５図ａは第４図すにおけ
る拡散層の不純物濃度分布図、第６図すは第４図Ｃにお
ける拡散層の不純物濃度分布図、第６図ａ〜Ｃは本発明
にかかる第２の実施例の拡散層の製造工程断面図である
。 １４ べ−／ １１．２１・・・・・・Ｓｉ基板、１２．２２・・・・
・・多結晶シリコン層、１３，２３・・・・・・非晶質
シリコン層、１３Ａ、２３Ａ・・・・・・ドープド非晶
質シリコン層、１６ 、２５・・・・・・Ｐ拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
へ Ｓ −味 、ら Ｏ Ｎノ 。 第 ３ 図 ４ス久】ト（５９ξ、ご ４フペ１女５＝＆−江 〜４図 （ｂ。 第５図 ノ１９ 握秋シ砧ご ＄致、５黛ざ 第６図
Claims (9)
- （１）半導体基板の一主面上に所望の膜厚を有する多結
晶シリコン層及び非晶質シリコン層を形成する工程と、
前記非晶質シリコン層中に不純物をイオン注入する工程
と、熱処理により前記半導体基 ・層中に拡散層を形成
する工程とを備えていることを特徴とする半導体装置の
製造方法。 - （２）多結晶シリコン層及び非晶質シリコン層の形成に
おいて、多結晶シリコン層形成後、非晶質シリコン層を
形成することを特徴とする特許請求の範囲第１項に記載
の半導体装置の製造方法。 - （３）多結晶シリコン層をＣＶＤ法で形成することを特
徴とする特許請求の範囲第２項に記載の半導体装置の製
造方法。 - （４）非晶質シリコン層をプラズマＣＶＤ法で形成する
ことを特徴とする特許請求の範囲第２項に記載の半導体
装置の製造方法。 - （５）多結晶シリコン層及び非晶質シリコン層の形成に
おいて、多結晶シリコン層形成後、前記多結晶シリコン
層の所望の深さまで非晶質化して非晶質シリコン層を形
成することを特徴とする特許請求の範囲第１項に記載の
半導体装置の製造方法。 - （６）非晶質シリコン層をイオン注入により形成するこ
とを特徴とする特許請求の範囲第６項に記載の半導体装
置の製造方法。 - （７）多結晶シリコン層をＣＶＤ法で形成することを特
徴とする特許請求の範囲第５項に記載の半導体装置の製
造方法。 - （８）熱処理を電気炉アニールで行なうことを特徴とす
る特許請求の範囲第１項に記載の半導体装置の製造方法
。 - （９）熱処理をランプアニールで行なうことを特徴とす
る特許請求の範囲第１項に記載の半導体装置の製造方法
。 ａＣｔ 熱処理を電子ビームアニールで行なうことを特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。 ０］）熱処理をレーザーアニールで行なうことを特徴と
する特許請求の範囲第１項に記載の半導体装置の製造方
法。 ａの 非晶質シリコン層中に不純物をイオン注入を行な
ったとき、不純物濃度分布のテールが半導体基板表面に
達しないことを特徴とする特許請求の範囲第１項に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10099984A JPS60245131A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10099984A JPS60245131A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245131A true JPS60245131A (ja) | 1985-12-04 |
Family
ID=14288982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10099984A Pending JPS60245131A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429325A (ja) * | 1989-12-21 | 1992-01-31 | Philips Gloeilampenfab:Nv | 半導体デバイス製造方法 |
| US5227329A (en) * | 1990-08-31 | 1993-07-13 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
-
1984
- 1984-05-18 JP JP10099984A patent/JPS60245131A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429325A (ja) * | 1989-12-21 | 1992-01-31 | Philips Gloeilampenfab:Nv | 半導体デバイス製造方法 |
| US5227329A (en) * | 1990-08-31 | 1993-07-13 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387541A (en) | Method of making silicon-on-porous-silicon by ion implantation | |
| JPS62501320A (ja) | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 | |
| JPS61208829A (ja) | 半導体装置の製造方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPS60226174A (ja) | 金属硅化物の形成方法 | |
| JPS62194617A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0273628A (ja) | 半導体装置の製造方法 | |
| JPS61198648A (ja) | 半導体装置の製造方法 | |
| JPH0354823A (ja) | 半導体装置の製法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPH01117054A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPH1167683A (ja) | 半導体装置の製造方法 | |
| JPS6129537B2 (ja) |