JP2664416B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2664416B2 JP2664416B2 JP63147295A JP14729588A JP2664416B2 JP 2664416 B2 JP2664416 B2 JP 2664416B2 JP 63147295 A JP63147295 A JP 63147295A JP 14729588 A JP14729588 A JP 14729588A JP 2664416 B2 JP2664416 B2 JP 2664416B2
- Authority
- JP
- Japan
- Prior art keywords
- boron
- junction
- implanted
- ions
- sif
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、浅いPN接合を形成する半導体装置の製造方
法に関する。
法に関する。
（ロ） 従来の技術 LSI技術の進歩に伴い、素子の高集積化、微細化が進
み接合の深さも0.5μｍから0.2μｍへ更に0.15μｍの深
さが要求される。
み接合の深さも0.5μｍから0.2μｍへ更に0.15μｍの深
さが要求される。
Ｎ形の不純物を導入してPN接合を作成する場合は、ヒ
素のイオン注入を用いると比較的容易に0.2μｍ程度の
接合を形成することができる。これは、ヒ素の質量数が
75と重く、又シリコン中での拡散係数が、通常のプロセ
ス温度950℃で7.0×10-16cm2/secと、小さいためであ
る。
素のイオン注入を用いると比較的容易に0.2μｍ程度の
接合を形成することができる。これは、ヒ素の質量数が
75と重く、又シリコン中での拡散係数が、通常のプロセ
ス温度950℃で7.0×10-16cm2/secと、小さいためであ
る。
一方Ｐ形の、不純物を導入してPN接合を形成する場合
ボロンの質量数が11と軽く、イオン注入の際の射影飛程
（以下、Rpという。）が、大きくなってしまう。又、注
入の際チャネリングが起こる確率が高く、分布のテール
が深いところまで拡がってしまうという問題点がある。
ボロンの質量数が11と軽く、イオン注入の際の射影飛程
（以下、Rpという。）が、大きくなってしまう。又、注
入の際チャネリングが起こる確率が高く、分布のテール
が深いところまで拡がってしまうという問題点がある。
上述した問題点を解決するためには、ボロンのイオン
注入を10KeV以下の低エネルギーで行うという方法があ
るが、イオン注入装置の特性上低エネルギーで、安定し
てビームがとれないという欠点がある。又、注入エネル
ギーを下げると、チャネリングの確率も高くなる。
注入を10KeV以下の低エネルギーで行うという方法があ
るが、イオン注入装置の特性上低エネルギーで、安定し
てビームがとれないという欠点がある。又、注入エネル
ギーを下げると、チャネリングの確率も高くなる。
上記の欠点を補うために、ボロンイオン単体の代わり
にBF2（フッ化ボロン）イオンを注入し、ボロンの実効
エネルギーを下げるという方法がある。
にBF2（フッ化ボロン）イオンを注入し、ボロンの実効
エネルギーを下げるという方法がある。
BF2の質量数は49であるので、例えばBF2イオンを49Ke
Vで、注入すると、単体ボロンの担うエネルギーは、11/
49で、ボロン単体を11KeVで注入したものに相当する。
又、後の熱処理で同時に注入されたフッ素の多くは表面
から抜けていく。
Vで、注入すると、単体ボロンの担うエネルギーは、11/
49で、ボロン単体を11KeVで注入したものに相当する。
又、後の熱処理で同時に注入されたフッ素の多くは表面
から抜けていく。
しかしながら上記方法においてもボロンを11KeVで注
入することになるので、チャネリングの確率が高く、分
布のテールが深くまで拡がってしまい、接合が深くなっ
てしまう恐れがある。
入することになるので、チャネリングの確率が高く、分
布のテールが深くまで拡がってしまい、接合が深くなっ
てしまう恐れがある。
そこで、Appl・Phys・Lect・52（４）,25 Januarv 19
88第281頁，第283頁の記事「Electrical properties of
shallow p+−n junctions formed bv BF2ion implanta
tion in germanium preamorphized sillcon」に記載さ
れているように、ボロン又はBF2イオンを注入する前
に、シリコン又はゲルマニウムをイオン注入して、基板
表面領域をあらかじめ非晶質化し、ボロン又はBF2注入
の際のチャネリングを抑え、浅い接合を形成しようとす
る方法が提案されている。
88第281頁，第283頁の記事「Electrical properties of
shallow p+−n junctions formed bv BF2ion implanta
tion in germanium preamorphized sillcon」に記載さ
れているように、ボロン又はBF2イオンを注入する前
に、シリコン又はゲルマニウムをイオン注入して、基板
表面領域をあらかじめ非晶質化し、ボロン又はBF2注入
の際のチャネリングを抑え、浅い接合を形成しようとす
る方法が提案されている。
しかしながら、この方法においても、シリコン又はゲ
ルマニウムイオンで非晶質化する領域が、PN接合ができ
る深さよりも深いか、もしくは同程度の深さであれば、
接合のリーク電流が大きいという問題がある。
ルマニウムイオンで非晶質化する領域が、PN接合ができ
る深さよりも深いか、もしくは同程度の深さであれば、
接合のリーク電流が大きいという問題がある。
一方、Solid−State Electronics Vol.29,No.11,pp.1
181−1187,1986の記事「ELECTRICAL CHARACTERIZATION
OF P+/n SHALLOW JUNCTIONS OBTAINEDBY BORON IMPLANT
ATION INTO PREAMORPHIZED SILICON」には、非晶質化す
る領域をPN接合よりも浅くすれば、良好な接合特性が得
られるとの報告がなされている。
181−1187,1986の記事「ELECTRICAL CHARACTERIZATION
OF P+/n SHALLOW JUNCTIONS OBTAINEDBY BORON IMPLANT
ATION INTO PREAMORPHIZED SILICON」には、非晶質化す
る領域をPN接合よりも浅くすれば、良好な接合特性が得
られるとの報告がなされている。
（ハ） 発明が解決しようとする課題 しかし、前述した方法にあっては、非晶質領域を形成
する際に、シリコン注入を行うと、シリコンの質量数が
28と比較的小さく、Rpが大きくなり非晶質層が深くなっ
てしまうという欠点がある。また、ゲルマニウム注入で
非晶質層を形成すると、ボロン、フッ素の他にゲルマニ
ウム元素が入り素子の移動度の劣化等の問題があった。
する際に、シリコン注入を行うと、シリコンの質量数が
28と比較的小さく、Rpが大きくなり非晶質層が深くなっ
てしまうという欠点がある。また、ゲルマニウム注入で
非晶質層を形成すると、ボロン、フッ素の他にゲルマニ
ウム元素が入り素子の移動度の劣化等の問題があった。
本発明は、上記事情に鑑み成されたものであり、ボロ
ン又はBF2イオンを注入する際のチャネリングを防止す
るための非晶質層を、PN接合より浅く、且つボロン、フ
ッ素以外の元素を使用しないで形成し得る方法を提供し
ようとするものである。
ン又はBF2イオンを注入する際のチャネリングを防止す
るための非晶質層を、PN接合より浅く、且つボロン、フ
ッ素以外の元素を使用しないで形成し得る方法を提供し
ようとするものである。
（ニ） 問題点を解決するための手段 本発明は、シリコン基板表面にあらかじめSiF3または
SiF2をイオン注入して基板表面を非晶質化し、該非晶質
化した領域に基板とは反対の導電型の不純物をイオン注
入した後、熱処理を施すことにより、注入イオンを活性
化し、浅いPN接合を形成することを特徴とする。
SiF2をイオン注入して基板表面を非晶質化し、該非晶質
化した領域に基板とは反対の導電型の不純物をイオン注
入した後、熱処理を施すことにより、注入イオンを活性
化し、浅いPN接合を形成することを特徴とする。
（ホ） 作用 本発明による方法によれば、例えばSiF3の質量数は85
と重く、Rpが小さくなるので半導体基板の極く表面のみ
非晶質化することができる。又、非晶質化する際シリコ
ン、フッ素以外の元素は入らない。その上質量数が大き
いので、半導体基板を非晶質化するのに必要な注入量
（臨界注入量）が、少なくて済み、同時に注入されたフ
ッ素も後の熱処理で表面から抜けやすいという利点があ
る。
と重く、Rpが小さくなるので半導体基板の極く表面のみ
非晶質化することができる。又、非晶質化する際シリコ
ン、フッ素以外の元素は入らない。その上質量数が大き
いので、半導体基板を非晶質化するのに必要な注入量
（臨界注入量）が、少なくて済み、同時に注入されたフ
ッ素も後の熱処理で表面から抜けやすいという利点があ
る。
（ヘ） 実施例 以下、本発明の一実施例を第１図に従い説明する。第
１図は本発明の各工程における断面図である。
１図は本発明の各工程における断面図である。
まず、Ｎ型の単結晶シリコン基板（１）に素子分離領
域（３）を形成を行う。この素子分離領域（３）はシリ
コン基板（１）に溝を掘り絶縁膜を埋め込んだり、ある
いはいわゆるLOCOS法による局部的酸化法により形成さ
れる。
域（３）を形成を行う。この素子分離領域（３）はシリ
コン基板（１）に溝を掘り絶縁膜を埋め込んだり、ある
いはいわゆるLOCOS法による局部的酸化法により形成さ
れる。
次に塩酸３％の酸素雰囲気中900℃で15分間熱処理を
行ない膜厚110Åの酸化膜（４）を形成する。次いで、
低圧CVD（Low Pressure Chemical Vapor Deposition）
法により、約3000Åのポリシリコンを堆積し、ゲート電
極（２）を残してエッチング除去する（第１図（イ）参
照） その後、LSS理論に基づき、イオンビームに対してシ
リコン基板（１）を所定角度、７〜８度傾斜させ、SiF3
イオン（５）を加速エネルギ60KeV、ドーズ量5.0×1014
/cm2の条件で、シリコン基板（１）に注入し、非晶質領
域（６）を形成する。この際、非晶質領域（６）の深さ
は、200Å〜300Å程度になる（第１図（ロ）参照）。
行ない膜厚110Åの酸化膜（４）を形成する。次いで、
低圧CVD（Low Pressure Chemical Vapor Deposition）
法により、約3000Åのポリシリコンを堆積し、ゲート電
極（２）を残してエッチング除去する（第１図（イ）参
照） その後、LSS理論に基づき、イオンビームに対してシ
リコン基板（１）を所定角度、７〜８度傾斜させ、SiF3
イオン（５）を加速エネルギ60KeV、ドーズ量5.0×1014
/cm2の条件で、シリコン基板（１）に注入し、非晶質領
域（６）を形成する。この際、非晶質領域（６）の深さ
は、200Å〜300Å程度になる（第１図（ロ）参照）。
続いて、BF2イオン（７）を加速エネルギ60KeV、ドー
ズ量1.0×1015/cm2の条件で注入し、ボロン注入領域
（８）を形成する。この際ボロン単体の担うエネルギー
は、13.5KeVでRpは約300Åになり、PN接合のできる位置
は、Rpより約1000Å深く1300Å程度のところである（第
１図（ハ）参照）。
ズ量1.0×1015/cm2の条件で注入し、ボロン注入領域
（８）を形成する。この際ボロン単体の担うエネルギー
は、13.5KeVでRpは約300Åになり、PN接合のできる位置
は、Rpより約1000Å深く1300Å程度のところである（第
１図（ハ）参照）。
然る後、N2雰囲気中600℃で熱拡散を抑えながら、ボ
ロン注入領域（８）下層のシリコン基板（１）部分を種
結晶として非晶質層（６）を固相エピタキシャル成長さ
せて、結晶化させる。続いてボロン注入領域（８）及び
結晶化した非晶質層の残留欠陥部を除去して、ボロンを
電気的に活性化させるためにN2雰囲気中で、1000℃、10
秒の急速熱アニーリング（Rapid Thermal Annearing）
を行い、ｐ型導電層（９）を形成する（第１図（ニ）参
照）。上述の実施例ではシリコン基板を非晶質化させる
ために、SiF3イオンを注入したが、SiF2イオンを注入し
ても良い。更に、ｐ型シリコン基板を用いた場合には、
導電層（９）を形成するために、リンを注入しても、同
様に浅いPN接合が得られる。この場合基板（１）への注
入の際に、ゲート電極にも多量にリンを注入することに
より、ゲート電極の導電性を上げることができる。
ロン注入領域（８）下層のシリコン基板（１）部分を種
結晶として非晶質層（６）を固相エピタキシャル成長さ
せて、結晶化させる。続いてボロン注入領域（８）及び
結晶化した非晶質層の残留欠陥部を除去して、ボロンを
電気的に活性化させるためにN2雰囲気中で、1000℃、10
秒の急速熱アニーリング（Rapid Thermal Annearing）
を行い、ｐ型導電層（９）を形成する（第１図（ニ）参
照）。上述の実施例ではシリコン基板を非晶質化させる
ために、SiF3イオンを注入したが、SiF2イオンを注入し
ても良い。更に、ｐ型シリコン基板を用いた場合には、
導電層（９）を形成するために、リンを注入しても、同
様に浅いPN接合が得られる。この場合基板（１）への注
入の際に、ゲート電極にも多量にリンを注入することに
より、ゲート電極の導電性を上げることができる。
（ト） 発明の効果 以上説明したように、本発明の製造方法によれば、0.
2μｍ以下の浅いPN接合を特性良く形成することができ
るので微細な素子の特性を著しく向上できる。
2μｍ以下の浅いPN接合を特性良く形成することができ
るので微細な素子の特性を著しく向上できる。
第１図（イ）ないし（ニ）は本発明の一実施例の各工程
別の断面図である。 （１）……シリコン基板、（２）……ゲート電極、
（３）……素子分離領域、（４）……酸化膜、（５）…
…SiF3イオン、（６）……非晶質層、（７）……BF2イ
オン、（８）……ボロン注入領域、（９）……ｐ型導電
層。
別の断面図である。 （１）……シリコン基板、（２）……ゲート電極、
（３）……素子分離領域、（４）……酸化膜、（５）…
…SiF3イオン、（６）……非晶質層、（７）……BF2イ
オン、（８）……ボロン注入領域、（９）……ｐ型導電
層。
Claims (1)
- 【請求項１】シリコン基板表面に、あらかじめSi単体イ
オンを除くSiF3またはSiF2をイオン注入して基板表面を
非晶質化し、該非晶質化した領域に基板とは反対の導電
型の不純物をイオン注入した後、熱処理を施すことによ
り、注入イオンを活性化し、浅いPN接合を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147295A JP2664416B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147295A JP2664416B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022117A JPH022117A (ja) | 1990-01-08 |
| JP2664416B2 true JP2664416B2 (ja) | 1997-10-15 |
Family
ID=15426978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147295A Expired - Fee Related JP2664416B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664416B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919254B2 (ja) * | 1993-11-22 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法および形成装置 |
| US7868306B2 (en) * | 2008-10-02 | 2011-01-11 | Varian Semiconductor Equipment Associates, Inc. | Thermal modulation of implant process |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61135037A (ja) * | 1984-12-06 | 1986-06-23 | Matsushita Electric Ind Co Ltd | イオン照射装置およびイオン照射方法 |
-
1988
- 1988-06-15 JP JP63147295A patent/JP2664416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022117A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537886B2 (en) | Ultra-shallow semiconductor junction formation | |
| US4412868A (en) | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth | |
| US4717683A (en) | CMOS process | |
| US5372952A (en) | Method for forming isolated semiconductor structures | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| JP2002501673A (ja) | 装置内にゲートが形成される前に過渡増速拡散を用いてドーパント濃度を制御する方法 | |
| JP2006059843A (ja) | 半導体装置とその製造方法 | |
| US5122479A (en) | Semiconductor device comprising a silicide layer, and method of making the device | |
| US4329773A (en) | Method of making low leakage shallow junction IGFET devices | |
| JP3545526B2 (ja) | 半導体装置の製造方法 | |
| US6686255B2 (en) | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region | |
| US20230061391A1 (en) | Method for producing a superconducting vanadium silicide on a silicon layer | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH0334649B2 (ja) | ||
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH04196525A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JPS6142854B2 (ja) | ||
| JPS6317227B2 (ja) | ||
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |