JPH0236525A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置に関するもので、さらに詳しくは
、Ｐ型半導体領域をイオン打止みによって形成する半導
体装置に適用して有効な技術に関するものである。

［従来の技術］ 例えば５ＥＰＴデバイスにおいては、浅いグラフトベー
スをイオンインプランテーション法で形成する際、ＢＦ
２のイオンをエネルギ２０ＫｅＶ〜３０ＫｅＶで半導体
基板内へ打ち込んでいた。

上記のような５ＥＰＴデバイスは、例えば、特願昭６３
−１２５０１号に記載されている。

［発明が解決しようとする課題］ しかしながら、不純物イオン種としてＢＦ２を用いる場
合には、Ｂ原子の他にＦ［子までが半導体基板内に残留
することとな１、アニール後、このＦ原子に起因して半
導体基板表面にバブル等の欠陥が生じる。この場合、５
ＥＰＴデバイスでは、浅いグラフトベース上にポリシリ
コンが堆積されることになるが、上記バブルの存在によ
ってポリシリコンとの界面抵抗が増大するという不都合
があった。

一方、浅いＰ型半導体領域を形成するに際して。

不純物イオン種として単体のＢ原子を用いることも検討
されている。しかし、このＢ原子をイオン打込みしてア
ニールを施した場合にはバブルの発生は抑制されるもの
の、反面、ＢＦ、のイオン打込みのときにはあまりみら
れなかった転位が半導体基板内に残１、この転位によっ
て電気的特性が劣化して半導体装置の信頼性および歩留
りの低下が生じることが確認された。

この原因を調べてみると次のようなことが分かった・ 即ち、ＢＦ２をイオン打止みする場合、ＢＦ、は質量＝
５１と比較的型いため、半導体基板内に連続的に非晶質
層が形成される。その結果、その後のアニール（熱処理
）によって容易に結晶欠陥が除去される。一方、Ｂ原子
をイオン打止みする場合には、Ｂ原子は質量＝１３と比
較的軽いため、ＢＦ２と同じドーズ量でも連続的には非
晶質層が形成されない。つま１、部分的に非晶質層が存
在することにな１、その後のアニールによって結晶欠陥
を除去するのが容易でないことが分かった。

本発明は、かかる知見に基づいてなされたもので、信頼
性・歩留りの向上を図れる半導体装置の製造方法を提供
することを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

本発明に係る半導体装置の製造方法は、Ｐ型不純物のイ
オン打込みと同時、または、イオン打込みの前もしくは
後に半導体基板内に４価の原子をイオン打ち込みし、上
記Ｐ型不純物および４価の原子のイオン打込み後にアニ
ールを行なうようにしたものである。

［作用］ 上記した手段によれば、Ｐ型不純物のイオン打込みと同
時に、または、それの前もしくは後に４価の原子をイオ
ン打込みするようにし、その後に行なわれるアニールの
際には少なくとも半導体基板内に連続した非晶質層を形
成するようにしているので、アニールによって結晶回復
が容易に行なわれて転位の発生が抑制されるという作用
によって、電気的特性の劣化が惹起されず、信頼性およ
び製品歩留りの向上という上記目的が達成される。

［実施例］ 以下、本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。

第１図（Ａ）〜（Ｈ）には本発明に係る半導体装置の製
造方法の実施例を工程順に示す縦断面が示されている。

その製造方法の概要をアクティブ領域の製造を中心に説
明すれば次のとおりである。

先ず、Ｐ型車結晶シリコンからなる半導体基板１に選択
的にＮ＋型埋込Ｍ２を形成し、前記半導体基板１上全面
に、気相成長法によりＮ−型エピタキシャル層３を成長
させる。次いで、選択的に熱酸化を行なって素子分離用
のフィールド酸化膜４を形成する。次に、基板の表面に
酸化シリコン膜５、窒化シリコン膜６、ノンドープポリ
シリコン７、酸化シリコン膜８および窒化シリコン膜９
を順次形成する。ここまでの状態が第１図（Ａ）に示さ
れている。

次に、写真蝕刻法によってベース形成領域直上にのみ上
記窒化シリコン膜９が残るように該窒化シリコン膜９を
加工する。そして、この残った窒化シリコン膜９をマス
クとして上記ノンドープポリシリコン７にＢｆ原子をイ
オン打込みした後アニールを行ない、打ち込んだＢ原子
を拡散させる。

これによ１、マスクとなった窒化シリコン膜９の直下の
部分以外はＢドープポリシリコン７ａに変する。ここま
で終了した状態が第１図（Ｂ）に示されている。

さらに、上記の窒化シリコン膜９からなるマスクを用い
てその下層の酸化シリコン膜８をエツチングする。この
とき、窒化シリコン膜９直下の酸化シリコン膜８のサイ
ドエツチングが行なわれるようにする。次に、マスクと
された窒化シリコン）漠９を除去した後、今度は、その
窒化シリコン膜９の下層の酸化シリコン膜８をマスクと
してヒドラジンによってベースコンタクト溝と対応する
部分のノンドープポリシリコン７の選択エツチングを行
ない、第１図（Ｃ）の状態となる。

次に、ベースコンタクト溝部分における窒化シリコン膜
６および酸化シリコン膜５を除去した後に、エミッタ形
成領域上にある上記酸化シリコン膜８およびノンドープ
ポリシリコン７を除去する。

そして、Ｓｉ原子またはＧｅ原子をイオン打込みする。

これによって、ベースコンタクト溝直下のグラフトベー
ス形成領域をアモルファス化（非晶質化）させる。ここ
まで終了した状態が第１図（Ｄ）に示されている。

次に、エミッタ形成領域上に存在する露出する上記窒化
シリコン膜６および酸化シリコン膜５を残しておいた状
態で、Ｂ原子を低加速エネルギ（例えば１０ＫｅＶ）で
イオン打込みし、アニルを施す。これによってグラフト
ベース１０を形成する。ここまで終了した状態が第１図
（Ｅ）に示されている。

その後、ポリシリコン１１を全面に堆積させ、アニール
によりグラフトベース１０内のＢ原子および上記Ｂドー
プポリシリコン７ａ内のＢ原子を涌き上がらせる。これ
によって、上記酸化シリコン膜４および窒化シリコン膜
６の上方部分（エミッタコンタクト孔形成領域部分）を
除いて上記ポリシリコン１１はＢドープポリシリコンに
変することになる０次いで、ヒドラジンによって上記ポ
リシリコン１１の選択エツチングを行なう、これによっ
て、上記ポリシリコン１１のうちエミッタコンタクト孔
に対応する部分に存在するノンドープポリシリコンが除
去され第１図（Ｆ）の状態となる。

その後、ポリシリコン１１および７ａをパターニングし
た後、酸化させる。この状態が第１図（Ｇ）に示されて
いる。

そして、第１図（Ｈ）に示すように、エミッタコンタク
ト孔を開口してポリシリコン１２を堆積させ、このポリ
シリコン１２からのＢ拡散またはＡｓ拡散によって真性
ベース領域１３およびエミッタ領域１４を形成する。そ
の後、ポリシリコン１２をパターニングする。

第２図にはここまで終了した半導体装置の全体構成が示
されている。

上記実施例の半導体装置の製造方法によれば次のような
効果を得ることができる。

即ち、上記実施例の半導体装置の製造方法によれば、グ
ラフトベース１０を形成するためのＢ原子の打込みの前
、予め５ｉｙＫ子またはＧｅ原子を打ち込んでグラフト
ベース形成領域のＮ−型エピタキシャル層表面（活性領
域）をアモルファス化させておくようにし、このアモル
ファス化させた状態で上記Ｂ原子をイオン打込みし、そ
の後、アニールを施すようにしたので、結晶回復がＪ＠
調に行なわれて転位の発生が抑制されるという作用によ
って、電気的特性の劣化が惹起されず、その結果、信頼
性の高い半導体装置を得ることができることになる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例の半導体装置の製造方法によれば、
グラフトベース１０を形成するためのＢ原子の打込みの
前、予めＳｉ原子またはＧｅ原子を打ち込んでおくよう
にしているが、Ｂ原子のイオン打込みと同時に、もしく
はＢ原子のイオン打込み後に５ｉｙＫ子またはＧｅ原子
を打ち込むようにしても良い。

また、上記実施例の半導体装置では、半導体基板３をア
モルファス化させるためＳｉ原子またはＧｅ原子を打ち
込むようにしているが、その他の４価の比較的重い原子
であっても良い。

なお、上記実施例では、浅いＰ型半導体領域を形成する
場合について述べたが、深いＰ型半導体領域を形成する
場合にも適用できる。

また、イオン打止み後の熱処理方法としては、通常の炉
体アニールの他、瞬間アニールを用いても良い。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

本発明に係る半導体装置の製造方法は、Ｐ型不純物のイ
オン打込みと同時、または、イオン打込みの前もしくは
後に半導体基板内に４価の原子をイオン打ち込みし、上
記Ｐ型不純物および４価の原子のイオン打込み後にアニ
ールを行なうようにしたので、アニールによって結晶回
復が容易に行なわれ、アニール後に転位が発生しなくな
１、その結果、電気的特性の劣化が惹起されず、信頼性
および製品歩留りの向上が図れることになる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は本発明に係る半導体装置の製造
方法の実施例を工程順に示す半導体基板の縦断面図。 第２図は第１図（Ａ）〜（Ｈ）の工程を経て製造された
半導体装置の縦断面図である。 第 図 （Ａ） （Ｃ） と、げ）

Claims (1)

1. 【特許請求の範囲】 １、Ｐ型不純物をイオン打込みすることによって半導体
   基板内にＰ型半導体領域を形成するにあたり、上記Ｐ型
   不純物のイオン打込みと同時、または、イオン打込みの
   前もしくは後に半導体基板内に４価の原子をイオン打込
   みし、上記Ｐ型不純物および４価の原子のイオン打込み
   後にアニールを行なうようにしたことを特徴とする半導
   体装置の製造方法。 ２、４価の原子としてＳｉ原子もしくはＧｅ原子を用い
   るようにしたことを特徴とする請求項１記載の半導体装
   置の製造方法。 ３、Ｐ型不純物としてＢ原子をイオン打止みすることを
   特徴とする請求項１または請求項２記載の半導体装置の
   製造方法。