JP2748326B2 - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JP2748326B2 JP2748326B2 JP23371889A JP23371889A JP2748326B2 JP 2748326 B2 JP2748326 B2 JP 2748326B2 JP 23371889 A JP23371889 A JP 23371889A JP 23371889 A JP23371889 A JP 23371889A JP 2748326 B2 JP2748326 B2 JP 2748326B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- layer
- oxide film
- implanted
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概 要〕 酸化膜を表面に形成した半導体層に不純物イオンを注
入するイオン注入方法に関し、 マイクロチャネリングを発生させずに、不純物濃度を
容易に制御することを目的とし、 減圧雰囲気中で、表面に酸化膜が形成された半導体層
に、イオンを該表面の法線方向から傾けて照射し、前記
酸化膜を叩き出して除去しながら、前記半導体層の表層
を非単結晶化する工程と、前記半導体層の表層を酸化性
雰囲気にさらすことなく、導電型層形成用不純物イオン
を前記非単結晶化半導体層に注入する工程とを含み構成
する。
入するイオン注入方法に関し、 マイクロチャネリングを発生させずに、不純物濃度を
容易に制御することを目的とし、 減圧雰囲気中で、表面に酸化膜が形成された半導体層
に、イオンを該表面の法線方向から傾けて照射し、前記
酸化膜を叩き出して除去しながら、前記半導体層の表層
を非単結晶化する工程と、前記半導体層の表層を酸化性
雰囲気にさらすことなく、導電型層形成用不純物イオン
を前記非単結晶化半導体層に注入する工程とを含み構成
する。
本発明は、イオン注入方法に関し、より詳しくは、酸
化膜を表面に形成した半導体層に不純物イオンを注入す
るイオン注入方法に関する。
化膜を表面に形成した半導体層に不純物イオンを注入す
るイオン注入方法に関する。
MOSトランジスタやバイポーラトランジスタ等を半導
体基板に形成する場合には、半導体基板に硼素や燐イオ
ン等の不純物イオンを注入し、これを拡散して導電型領
域層を形成することが行われているが、半導体装置の高
集積化及び高速化にともない、不純物イオンを低エネル
ギーで注入して浅い導電型領域層を形成するようにして
いる。
体基板に形成する場合には、半導体基板に硼素や燐イオ
ン等の不純物イオンを注入し、これを拡散して導電型領
域層を形成することが行われているが、半導体装置の高
集積化及び高速化にともない、不純物イオンを低エネル
ギーで注入して浅い導電型領域層を形成するようにして
いる。
ところで、単結晶の半導体基板に不純物イオンを垂直
に注入すると、不純物イオンはチャネリングによって深
く入り込むために、深さ方向に対する所望の不純物プロ
ファイル分布が得にくくなる。
に注入すると、不純物イオンはチャネリングによって深
く入り込むために、深さ方向に対する所望の不純物プロ
ファイル分布が得にくくなる。
このために、半導体基板の表面に対する法線から７゜
程度傾けた方向から不純物イオンを注入し、チャネリン
グの発生を防止するようにしているが、注入された不純
物イオンのなかには、結晶の原子と衝突してイオン進入
方向が結晶方向とほぼ平行になるものがあり、第６図に
示すように、不純物の分布が僅かに深くなるといった不
都合がある。この現象は、マイクロチャネリングと呼ば
れている。
程度傾けた方向から不純物イオンを注入し、チャネリン
グの発生を防止するようにしているが、注入された不純
物イオンのなかには、結晶の原子と衝突してイオン進入
方向が結晶方向とほぼ平行になるものがあり、第６図に
示すように、不純物の分布が僅かに深くなるといった不
都合がある。この現象は、マイクロチャネリングと呼ば
れている。
そこで、マイクロチャネリングを解消するために、半
導体基板の表面に形成された自然酸化膜を利用し、この
酸化膜の上からイオン注入を行い、この酸化膜によって
エネルギーを減衰させるようにしているが、このSiO2膜
によって不純物イオンの一部が捕捉されてしまい、半導
体基板表層の不純物濃度が低下してしまう。
導体基板の表面に形成された自然酸化膜を利用し、この
酸化膜の上からイオン注入を行い、この酸化膜によって
エネルギーを減衰させるようにしているが、このSiO2膜
によって不純物イオンの一部が捕捉されてしまい、半導
体基板表層の不純物濃度が低下してしまう。
これは、酸化膜の厚さが数十Åと薄い場合にも現れ、
SiO2膜を付けたシリコン基板にガリウムイオンを注入し
てバイポーラトランジスタのベース層を形成すると、例
えば第７図に示すように、酸化膜が30〜70Åと薄い場合
であっても、基板シート抵抗や電流増幅度が大きく変化
することが確かめられている（参考；電子情報通信学会
技術研究報告SDM−88−58）。
SiO2膜を付けたシリコン基板にガリウムイオンを注入し
てバイポーラトランジスタのベース層を形成すると、例
えば第７図に示すように、酸化膜が30〜70Åと薄い場合
であっても、基板シート抵抗や電流増幅度が大きく変化
することが確かめられている（参考；電子情報通信学会
技術研究報告SDM−88−58）。
したがって、酸化膜を付着してマイクロチャネリング
の発生を抑制する場合には、不純物濃度の制御が難しく
なるといった不都合がある。
の発生を抑制する場合には、不純物濃度の制御が難しく
なるといった不都合がある。
本発明はこのような問題に鑑みてなされたものであっ
て、不純物を注入する際のマイクロチャネリングの発生
を抑制し、不純物濃度を容易に制御することができるイ
オン注入方法を提供することを目的とする。
て、不純物を注入する際のマイクロチャネリングの発生
を抑制し、不純物濃度を容易に制御することができるイ
オン注入方法を提供することを目的とする。
上記した課題は、減圧雰囲気中で、表面に酸化膜が形
成された半導体層に、イオンを該表面の法線方向から傾
けて照射し、前記酸化膜を叩き出して除去しながら、前
記半導体層の表層を非単結晶化する工程と、前記半導体
層の表層を酸化性雰囲気にさらすことなく、導電型層形
成用不純物イオンを前記非単結晶化半導体層に注入する
工程とを備えたことを特徴とするイオン注入方法により
解決する。
成された半導体層に、イオンを該表面の法線方向から傾
けて照射し、前記酸化膜を叩き出して除去しながら、前
記半導体層の表層を非単結晶化する工程と、前記半導体
層の表層を酸化性雰囲気にさらすことなく、導電型層形
成用不純物イオンを前記非単結晶化半導体層に注入する
工程とを備えたことを特徴とするイオン注入方法により
解決する。
本発明によれば、半導体層に不純物イオンを注入する
前に、シリコンやゲルマニウム等のイオンを半導体層に
注入するようにしている。
前に、シリコンやゲルマニウム等のイオンを半導体層に
注入するようにしている。
この場合、半導体層の表面に酸化膜を付けた状態で、
半導体イオンを斜めに注入するようにしているため、酸
化膜はそのイオンの衝撃により叩き出されて除去される
ことになる。しかも、そのイオンは、酸化膜を貫通して
半導体層に達し、その表層を非単結晶化することにな
る。
半導体イオンを斜めに注入するようにしているため、酸
化膜はそのイオンの衝撃により叩き出されて除去される
ことになる。しかも、そのイオンは、酸化膜を貫通して
半導体層に達し、その表層を非単結晶化することにな
る。
したがって、その後に注入された不純物イオンは、そ
の非単結晶層によってマイクロチャネリングが起きにく
くなる上に、その濃度が酸化膜によって吸収されること
がなくなり、所望の濃度の不純物イオンを半導体層に注
入することができる。
の非単結晶層によってマイクロチャネリングが起きにく
くなる上に、その濃度が酸化膜によって吸収されること
がなくなり、所望の濃度の不純物イオンを半導体層に注
入することができる。
また、本発明によれば、半導体層表面の酸化膜を予め
除去する手間を軽減することが可能になる。
除去する手間を軽減することが可能になる。
そこで、以下に本発明の実施例を図面に基づいて説明
する。
する。
第１図は、本発明の一実施例を断面で示す工程図であ
って、図中符号１は、シリコンよりなりＰ型半導体基板
で、その表面には、厚さ22ÅのSiO2膜２が形成されてい
る（第１図（ａ））。
って、図中符号１は、シリコンよりなりＰ型半導体基板
で、その表面には、厚さ22ÅのSiO2膜２が形成されてい
る（第１図（ａ））。
このような状態において、例えばNPNバイポーラトラ
ンジスタのベース層を形成する場合には、まず、半導体
基板１の上層に形成されたＮウェル３にＰ型イオン注入
層を形成する必要がある。
ンジスタのベース層を形成する場合には、まず、半導体
基板１の上層に形成されたＮウェル３にＰ型イオン注入
層を形成する必要がある。
そこで、半導体基板１を数Torrの減圧雰囲気中に設置
して、半導体基板１の表面に対する法線方向から角度θ
を数十度傾けて半導体基板１にゲルマニウムイオンやシ
リコンイオン等を注入すると（第１図（ｂ））、半導体
基板１のSiO2膜２はそのイオンによって叩き出されてエ
ッチングされる一方、ゲルマニウム等のイオンが半導体
基板１の表層に入り込んでその表層を非単結晶化して非
単結晶層４を形成する（第１図（ｃ））。
して、半導体基板１の表面に対する法線方向から角度θ
を数十度傾けて半導体基板１にゲルマニウムイオンやシ
リコンイオン等を注入すると（第１図（ｂ））、半導体
基板１のSiO2膜２はそのイオンによって叩き出されてエ
ッチングされる一方、ゲルマニウム等のイオンが半導体
基板１の表層に入り込んでその表層を非単結晶化して非
単結晶層４を形成する（第１図（ｃ））。
例えば、イオン注入エネルギーを40keVとし、注入角
を法線方向に対して60゜として、シリコンやゲルマニウ
ム等のイオンのドーズ量とSiO2膜２のエッチング速度の
関係を求めると、第２図のような結果が得られ、ゲルマ
ニウムイオンによれば、ドーズ量１×1015/cm2の条件
で、22Å/minのSiO2膜エッチング速度が得られた。
を法線方向に対して60゜として、シリコンやゲルマニウ
ム等のイオンのドーズ量とSiO2膜２のエッチング速度の
関係を求めると、第２図のような結果が得られ、ゲルマ
ニウムイオンによれば、ドーズ量１×1015/cm2の条件
で、22Å/minのSiO2膜エッチング速度が得られた。
また、イオン注入角度とSiO2膜２とのエッチング速度
の関係を求めると、第３図に示す結果が得られ、60゜の
場合にエッチング量が最大となる。これは、イオン注入
角度が大きい場合には、イオンの跳ね返り量が多く、ま
た、イオン注入角度が小さい場合には、半導体基板１へ
の注入にエネルギーが使用されるため、エッチング量が
減少するからと考えられる。
の関係を求めると、第３図に示す結果が得られ、60゜の
場合にエッチング量が最大となる。これは、イオン注入
角度が大きい場合には、イオンの跳ね返り量が多く、ま
た、イオン注入角度が小さい場合には、半導体基板１へ
の注入にエネルギーが使用されるため、エッチング量が
減少するからと考えられる。
さらに、ゲルマニウムイオンの注入量分布を調べる
と、第４図に示すようなガウス分布状のプロファイルが
得られ、この部分が非単結晶層４となる。
と、第４図に示すようなガウス分布状のプロファイルが
得られ、この部分が非単結晶層４となる。
次に、自然酸化膜の再付着を防止するために、減圧状
態を保持しながら、例えば、エネルギー数keV程度で、
数度の傾きθ１をもって二弗化硼素イオンを注入する
と、注入されたイオンは非単結晶層４によってチャネリ
ングが阻止されて半導体基板１の表層に入り込んでＰ型
イオン注入層５を形成する（第１図（ｄ））。
態を保持しながら、例えば、エネルギー数keV程度で、
数度の傾きθ１をもって二弗化硼素イオンを注入する
と、注入されたイオンは非単結晶層４によってチャネリ
ングが阻止されて半導体基板１の表層に入り込んでＰ型
イオン注入層５を形成する（第１図（ｄ））。
不純物イオン注入後の半導体基板１における分物濃度
分布とその深さの関係についてその一例を示すと、第５
図に示すようになり、シリコンイオン（Si+）を注入し
たり、ゲルマニウムイオン（Ge+）を注入した場合に
は、非単結晶化されていないシリコン基板１に直接注入
する場合に比べて、深く入り込まず、マイクロチャネリ
ングもほとんど生じていないことがわかる。
分布とその深さの関係についてその一例を示すと、第５
図に示すようになり、シリコンイオン（Si+）を注入し
たり、ゲルマニウムイオン（Ge+）を注入した場合に
は、非単結晶化されていないシリコン基板１に直接注入
する場合に比べて、深く入り込まず、マイクロチャネリ
ングもほとんど生じていないことがわかる。
この後に、半導体基板１の非単結晶層４をアニール
し、この非単結晶層４を単結晶化するとともに、イオン
注入層５を活性化してバイポーラトランジスタのベース
となる導電型領域層を形成することになる。
し、この非単結晶層４を単結晶化するとともに、イオン
注入層５を活性化してバイポーラトランジスタのベース
となる導電型領域層を形成することになる。
なお、上記した例では、Ｐ型のイオンを注入する場合
について述べたが、ヒ素等の不純物イオンのＮ型領域に
注入する場合にも適用できる。
について述べたが、ヒ素等の不純物イオンのＮ型領域に
注入する場合にも適用できる。
以上述べたように本発明によれば、半導体層の表面に
酸化膜を付けた状態で、シリコンやゲルマニウム等のイ
オンを半導体層に斜めに注入するようにしているので、
酸化膜はそのイオンの衝撃により叩き出されて除去され
ることになり、酸化膜を別工程によって除去する手間を
省くことができる。
酸化膜を付けた状態で、シリコンやゲルマニウム等のイ
オンを半導体層に斜めに注入するようにしているので、
酸化膜はそのイオンの衝撃により叩き出されて除去され
ることになり、酸化膜を別工程によって除去する手間を
省くことができる。
しかも、これらのイオンは、酸化膜を貫通して半導体
層に達し、その表層を非単結晶化するため、不純物イオ
ンを注入する際に、マイクロチャネリングが非単結晶層
によって抑制される上に、不純物が酸化膜によって吸収
されることがなくなり、所望の濃度の不純物イオンを半
導体層に注入することができ、その制御が容易になる。
層に達し、その表層を非単結晶化するため、不純物イオ
ンを注入する際に、マイクロチャネリングが非単結晶層
によって抑制される上に、不純物が酸化膜によって吸収
されることがなくなり、所望の濃度の不純物イオンを半
導体層に注入することができ、その制御が容易になる。
第１図は、本発明の一実施例を断面で示す工程図、 第２図は、本発明によるSiO2膜エッチング速度とドーズ
量との関係の一例を示す特性図、 第３図は、本発明によるイオン注入角とSiO2膜エッチン
グ速度との関係の一例を示す特性図、 第４図は、本発明により注入された非単結晶化イオン濃
度の一例を示す分布図、 第５図は、本発明により注入された不純物濃度の一例を
示す分布図、 第６図は、従来方法により注入された不純物濃度の一例
を示す分布図、 第７図は、従来法により形成したバイポーラトランジス
タのベース・シート抵抗と電流利得を示す特性図であ
る。 （符号の説明） １……半導体基板、 ２……SiO2膜（酸化膜）、 ３……Ｎウエル（半導体層）、 ４……非単結晶層、 ５……イオン注入層。
量との関係の一例を示す特性図、 第３図は、本発明によるイオン注入角とSiO2膜エッチン
グ速度との関係の一例を示す特性図、 第４図は、本発明により注入された非単結晶化イオン濃
度の一例を示す分布図、 第５図は、本発明により注入された不純物濃度の一例を
示す分布図、 第６図は、従来方法により注入された不純物濃度の一例
を示す分布図、 第７図は、従来法により形成したバイポーラトランジス
タのベース・シート抵抗と電流利得を示す特性図であ
る。 （符号の説明） １……半導体基板、 ２……SiO2膜（酸化膜）、 ３……Ｎウエル（半導体層）、 ４……非単結晶層、 ５……イオン注入層。
Claims (1)
- 【請求項１】減圧雰囲気中で、表面に酸化膜が形成され
た半導体層に、イオンを該表面の法線方向から傾けて照
射し、前記酸化膜を叩き出して除去しながら、前記半導
体層の表層を非単結晶化する工程と、 前記半導体層の表層を酸化性雰囲気にさらすことなく、
導電型層形成用不純物イオンを前記非単結晶化半導体層
に注入する工程とを備えたことを特徴とするイオン注入
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23371889A JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23371889A JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396228A JPH0396228A (ja) | 1991-04-22 |
| JP2748326B2 true JP2748326B2 (ja) | 1998-05-06 |
Family
ID=16959473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23371889A Expired - Fee Related JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748326B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3054123B2 (ja) * | 1998-06-08 | 2000-06-19 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法 |
| JP2002033477A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
| JP2005026442A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4676559B1 (ja) * | 2010-03-17 | 2011-04-27 | 哲枝 鎌田 | 手提げバッグ |
-
1989
- 1989-09-08 JP JP23371889A patent/JP2748326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0396228A (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US5385630A (en) | Process for increasing sacrificial oxide etch rate to reduce field oxide loss | |
| US4717683A (en) | CMOS process | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| EP0465045A2 (en) | Method of field effect transistor fabrication for integrated circuits | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| EP0386798A2 (en) | A method for forming a channel stopper in a semiconductor structure | |
| US6699771B1 (en) | Process for optimizing junctions formed by solid phase epitaxy | |
| JP2748326B2 (ja) | イオン注入方法 | |
| US4435225A (en) | Method of forming self-aligned lateral bipolar transistor | |
| EP0065463B1 (en) | Self-aligned lateral transistor and method of manufacture thereof | |
| US6245649B1 (en) | Method for forming a retrograde impurity profile | |
| JP3328600B2 (ja) | バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JPH05121674A (ja) | ＢｉＣＭＯＳ集積回路の製造方法 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| Ryssel | Ion Implantation for Very Large Scale Integration | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 | |
| JP3254868B2 (ja) | 半導体装置及びその製造方法 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH07120793B2 (ja) | 半導体装置の製造方法 | |
| JPS6114758A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |