JP2980474B2 - 縦型トランジスタおよびその製造方法 - Google Patents
縦型トランジスタおよびその製造方法Info
- Publication number
- JP2980474B2 JP2980474B2 JP5012413A JP1241393A JP2980474B2 JP 2980474 B2 JP2980474 B2 JP 2980474B2 JP 5012413 A JP5012413 A JP 5012413A JP 1241393 A JP1241393 A JP 1241393A JP 2980474 B2 JP2980474 B2 JP 2980474B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity element
- type
- ions
- base
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、縦型トランジスタお
よびその製造方法に関し、より詳しくは、縦型ＮＰＮト
ランジスタおよびその製造方法に関する。
よびその製造方法に関し、より詳しくは、縦型ＮＰＮト
ランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】従来、この種の縦型ＮＰＮトランジスタ
は、例えば、次のようにして製造されている。まず、図
８(a)に示すように、公知の手法により、Ｐ型半導体基
板１０１の表面の所定領域にＮ+型埋め込み層１０２を
設け、全面にＮ型エピタキシャル層１０３を形成する。
次に、Ｎ型エピタキシャル層１０３のうちＮ+型埋め込
み層１０２を取り囲む領域にＰ型不純物元素を拡散し
て、基板１０１に達するＰ+型分離拡散層１０４を形成
する。続いて、Ｎ型エピタキシャル層１０３のうちＮ+
型埋め込み層１０２上の部分にＮ型不純物元素を拡散し
て、Ｎ+型拡散層１０５を形成する。続いて、９００℃,
Ｈ2Ｏ雰囲気,８０分間の熱処理を行って、約３０００Å
の酸化膜１０６を形成する。このＮ+型拡散層１０５
と、Ｎ+型埋め込み層１０２と、Ｎ型エピタキシャル層
１０３とでＮ型コレクタ層を構成する。次に、同図(b)
に示すように、フォトリソグラフィおよびエッチングを
行って、酸化膜１０６のうちＮ+型埋め込み層１０２上
の部分に開口１０６aを設けた後、この開口１０６aを通
して11Ｂイオン(符号１０７で示す)を注入して、Ｎ型エ
ピタキシャル層１０３表面にＰ-型の活性ベース１０８
を形成する。次に、同図(c)に示すように、基板１０１
の表面側にレジスト１１０を塗布し、フォトリソグラフ
ィを行って、レジスト１１０のうち活性ベース１０８の
周縁部に相当する領域に、開口１１０aを設ける。この
開口１１０aを通して11Ｂイオンを注入して、活性ベー
ス１０８の周縁部にＰ+型の外部ベース１１１を形成す
る(なお、活性ベース１０８のうちＰ-型のまま残された
部分を「内部ベース」という。)。レジスト１１０を除去
した後、図９(d)に示すように、開口１０６aに酸化膜１
１２を形成する。次に、同図(e)に示すように、酸化膜
１１２のうち内部ベース１０８上に相当する部分に開口
１１２aを設けた後、この開口１１２aを通してＡsイオ
ンを注入して、内部ベース１０８の表面にＮ+型のエミ
ッタ領域１１４を形成する。この後、同図(f)に示すよ
うに、公知の手法により、全面に酸化膜１１５を設け、
コレクタ電極１１６,ベース電極１１７,エミッタ電極１
１８を形成する。
は、例えば、次のようにして製造されている。まず、図
８(a)に示すように、公知の手法により、Ｐ型半導体基
板１０１の表面の所定領域にＮ+型埋め込み層１０２を
設け、全面にＮ型エピタキシャル層１０３を形成する。
次に、Ｎ型エピタキシャル層１０３のうちＮ+型埋め込
み層１０２を取り囲む領域にＰ型不純物元素を拡散し
て、基板１０１に達するＰ+型分離拡散層１０４を形成
する。続いて、Ｎ型エピタキシャル層１０３のうちＮ+
型埋め込み層１０２上の部分にＮ型不純物元素を拡散し
て、Ｎ+型拡散層１０５を形成する。続いて、９００℃,
Ｈ2Ｏ雰囲気,８０分間の熱処理を行って、約３０００Å
の酸化膜１０６を形成する。このＮ+型拡散層１０５
と、Ｎ+型埋め込み層１０２と、Ｎ型エピタキシャル層
１０３とでＮ型コレクタ層を構成する。次に、同図(b)
に示すように、フォトリソグラフィおよびエッチングを
行って、酸化膜１０６のうちＮ+型埋め込み層１０２上
の部分に開口１０６aを設けた後、この開口１０６aを通
して11Ｂイオン(符号１０７で示す)を注入して、Ｎ型エ
ピタキシャル層１０３表面にＰ-型の活性ベース１０８
を形成する。次に、同図(c)に示すように、基板１０１
の表面側にレジスト１１０を塗布し、フォトリソグラフ
ィを行って、レジスト１１０のうち活性ベース１０８の
周縁部に相当する領域に、開口１１０aを設ける。この
開口１１０aを通して11Ｂイオンを注入して、活性ベー
ス１０８の周縁部にＰ+型の外部ベース１１１を形成す
る(なお、活性ベース１０８のうちＰ-型のまま残された
部分を「内部ベース」という。)。レジスト１１０を除去
した後、図９(d)に示すように、開口１０６aに酸化膜１
１２を形成する。次に、同図(e)に示すように、酸化膜
１１２のうち内部ベース１０８上に相当する部分に開口
１１２aを設けた後、この開口１１２aを通してＡsイオ
ンを注入して、内部ベース１０８の表面にＮ+型のエミ
ッタ領域１１４を形成する。この後、同図(f)に示すよ
うに、公知の手法により、全面に酸化膜１１５を設け、
コレクタ電極１１６,ベース電極１１７,エミッタ電極１
１８を形成する。
【０００３】この縦型ＮＰＮトランジスタでは、低不純
物濃度(Ｐ-)の内部ベース１０８で電流増幅率hＦＥを制
御するとともに、高不純物濃度(Ｐ+)の外部ベース１１
１でベース電極１１７との良好なオーミック接触をとる
ことができる。
物濃度(Ｐ-)の内部ベース１０８で電流増幅率hＦＥを制
御するとともに、高不純物濃度(Ｐ+)の外部ベース１１
１でベース電極１１７との良好なオーミック接触をとる
ことができる。
【０００４】
【発明が解決しようとする課題】ところで、上記縦型Ｎ
ＰＮトランジスタでは、ベース抵抗を下げるために、外
部ベース１１１の不純物濃度を上げてゆくと、外部ベー
ス１１１のＰ型不純物元素がＮ型エピタキシャル層１０
３に深く、かつ、横方向に広く拡散する。このため、外
部ベース１１１をエミッタ、Ｎ型エピタキシャル層１０
３をベース、Ｐ+型分離拡散層１０４をコレクタとする
寄生ＰＮＰトランジスタの電流増幅率hＦＥが増大し
て、動作時にラッチアップを起こすおそれがある。
ＰＮトランジスタでは、ベース抵抗を下げるために、外
部ベース１１１の不純物濃度を上げてゆくと、外部ベー
ス１１１のＰ型不純物元素がＮ型エピタキシャル層１０
３に深く、かつ、横方向に広く拡散する。このため、外
部ベース１１１をエミッタ、Ｎ型エピタキシャル層１０
３をベース、Ｐ+型分離拡散層１０４をコレクタとする
寄生ＰＮＰトランジスタの電流増幅率hＦＥが増大し
て、動作時にラッチアップを起こすおそれがある。
【０００５】このラッチアップを防止するために、従来
は、外部ベース１１１とＰ+型分離拡散領域１０４との
距離(上記寄生ＰＮＰトランジスタのベース幅)を広げ、
さらには、外部ベース１１１とＰ+型分離拡散領域１０
４との間に高濃度のＮ+型領域を設ける(上記寄生ＰＮＰ
トランジスタのベース濃度を上げる)手段が採られてい
る。いずれにせよ、外部ベース１１１とＰ+型分離拡散
領域１０４との距離を広げることが必要であり、そのよ
うにした場合、トランジスタのサイズが大きくなってコ
ストアップするという問題がある。
は、外部ベース１１１とＰ+型分離拡散領域１０４との
距離(上記寄生ＰＮＰトランジスタのベース幅)を広げ、
さらには、外部ベース１１１とＰ+型分離拡散領域１０
４との間に高濃度のＮ+型領域を設ける(上記寄生ＰＮＰ
トランジスタのベース濃度を上げる)手段が採られてい
る。いずれにせよ、外部ベース１１１とＰ+型分離拡散
領域１０４との距離を広げることが必要であり、そのよ
うにした場合、トランジスタのサイズが大きくなってコ
ストアップするという問題がある。
【０００６】そこで、この発明の目的は、トランジスタ
のサイズを拡大することなく寄生トランジスタのhＦＥ
を抑えることができ、したがって、低コストで安定に動
作する縦型トランジスタおよびその製造方法を提供する
ことにある。
のサイズを拡大することなく寄生トランジスタのhＦＥ
を抑えることができ、したがって、低コストで安定に動
作する縦型トランジスタおよびその製造方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明の縦型トランジスタは、単結晶Ｎ型コレク
タ層と、このＮ型コレクタ層の表面に所定のＰ型不純物
元素を導入して設けられた低不純物濃度の内部ベース
と、この内部ベースの周囲を取り囲む領域に上記Ｐ型不
純物元素を導入して設けられた高不純物濃度の外部ベー
スと、上記内部ベースの表面に所定のＮ型不純物元素を
導入して設けられたエミッタ領域を有する縦型トランジ
スタにおいて、上記外部ベースの表面に、不活性不純物
元素イオンまたは不活性不純物元素を組成に含むイオン
を注入して、欠陥層が設けられていることを特徴として
いる。
め、この発明の縦型トランジスタは、単結晶Ｎ型コレク
タ層と、このＮ型コレクタ層の表面に所定のＰ型不純物
元素を導入して設けられた低不純物濃度の内部ベース
と、この内部ベースの周囲を取り囲む領域に上記Ｐ型不
純物元素を導入して設けられた高不純物濃度の外部ベー
スと、上記内部ベースの表面に所定のＮ型不純物元素を
導入して設けられたエミッタ領域を有する縦型トランジ
スタにおいて、上記外部ベースの表面に、不活性不純物
元素イオンまたは不活性不純物元素を組成に含むイオン
を注入して、欠陥層が設けられていることを特徴として
いる。
【０００８】また、この発明の縦型トランジスタの製造
方法は、単結晶Ｎ型コレクタ層の表面に、所定のＰ型不
純物元素を導入して低不純物濃度の内部ベースを形成
し、この内部ベースの周縁部を取り囲む領域に上記Ｐ型
不純物元素を導入して高不純物濃度の外部ベースを形成
した後、上記内部ベースの表面に所定のＮ型不純物元素
を導入してエミッタ領域を形成する縦型トランジスタの
製造方法において、上記外部ベースを形成するとき、上
記内部ベースの周囲を取り囲む領域の表面に、上記Ｐ型
不純物元素と不活性不純物元素とを組成に含むイオンを
注入して、上記領域の表面に、上記Ｐ型不純物元素を導
入するとともに欠陥層を形成することを特徴としてい
る。
方法は、単結晶Ｎ型コレクタ層の表面に、所定のＰ型不
純物元素を導入して低不純物濃度の内部ベースを形成
し、この内部ベースの周縁部を取り囲む領域に上記Ｐ型
不純物元素を導入して高不純物濃度の外部ベースを形成
した後、上記内部ベースの表面に所定のＮ型不純物元素
を導入してエミッタ領域を形成する縦型トランジスタの
製造方法において、上記外部ベースを形成するとき、上
記内部ベースの周囲を取り囲む領域の表面に、上記Ｐ型
不純物元素と不活性不純物元素とを組成に含むイオンを
注入して、上記領域の表面に、上記Ｐ型不純物元素を導
入するとともに欠陥層を形成することを特徴としてい
る。
【０００９】また、上記Ｐ型不純物元素はＢ、上記不活
性不純物元素はＦであり、上記外部ベースを形成すると
き、ＢＦ2イオンをドーズ量２×１０15イオン／cm2以上
の条件で注入し、続いて、注入されたＢＦ2に含まれた
Ｂを１０００℃以下の温度でアニールして活性化させる
のが望ましい。
性不純物元素はＦであり、上記外部ベースを形成すると
き、ＢＦ2イオンをドーズ量２×１０15イオン／cm2以上
の条件で注入し、続いて、注入されたＢＦ2に含まれた
Ｂを１０００℃以下の温度でアニールして活性化させる
のが望ましい。
【００１０】また、この発明の縦型トランジスタの製造
方法は、単結晶Ｎ型コレクタ層の表面に、所定のＰ型不
純物元素を導入して低不純物濃度の内部ベースを形成
し、この内部ベースの周縁部を取り囲む領域に上記Ｐ型
不純物元素を導入して高不純物濃度の外部ベースを形成
した後、上記内部ベースの表面に所定のＮ型不純物元素
を導入してエミッタ領域を形成する縦型トランジスタの
製造方法において、上記外部ベースを形成するとき、上
記内部ベースの周囲を取り囲む領域の表面に、上記Ｐ型
不純物元素イオンと不活性不純物元素イオンとを注入し
て、上記領域の表面に、上記Ｐ型不純物元素を導入する
とともに欠陥層を形成することを特徴としている。
方法は、単結晶Ｎ型コレクタ層の表面に、所定のＰ型不
純物元素を導入して低不純物濃度の内部ベースを形成
し、この内部ベースの周縁部を取り囲む領域に上記Ｐ型
不純物元素を導入して高不純物濃度の外部ベースを形成
した後、上記内部ベースの表面に所定のＮ型不純物元素
を導入してエミッタ領域を形成する縦型トランジスタの
製造方法において、上記外部ベースを形成するとき、上
記内部ベースの周囲を取り囲む領域の表面に、上記Ｐ型
不純物元素イオンと不活性不純物元素イオンとを注入し
て、上記領域の表面に、上記Ｐ型不純物元素を導入する
とともに欠陥層を形成することを特徴としている。
【００１１】また、上記Ｐ型不純物元素はＢ、上記不活
性不純物元素はＦであり、上記外部ベースを形成すると
き、Ｂイオンをドーズ量２×１０15イオン／cm2以上、
Ｆイオンをドーズ量４×１０15イオン／cm2以上の条件
でそれぞれ注入し、続いて、注入されたＢを１０００℃
以下の温度でアニールして活性化させるのが望ましい。
性不純物元素はＦであり、上記外部ベースを形成すると
き、Ｂイオンをドーズ量２×１０15イオン／cm2以上、
Ｆイオンをドーズ量４×１０15イオン／cm2以上の条件
でそれぞれ注入し、続いて、注入されたＢを１０００℃
以下の温度でアニールして活性化させるのが望ましい。
【００１２】
【作用】上記外部ベースの表面に、不活性不純物元素イ
オンまたは不活性不純物元素を組成に含むイオンを注入
して、欠陥層を設けた場合、この欠陥層の存在によっ
て、上記外部ベースをエミッタとする寄生ＰＮＰトラン
ジスタのエミッタ注入効率が低下する。この結果、上記
寄生ＰＮＰトランジスタの電流増幅率hＦＥが低下し
て、動作時にラッチアップが生じなくなり、動作が安定
する。また、トランジスタのサイズを拡大するわけでは
ないから、コストが上昇することもない。したがって、
この発明の縦型トランジスタは、従来のトランジスタに
比して、低コストで製造される。なお、上記欠陥層は、
縦型トランジスタの外部ベースの領域に形成されるの
で、上記縦型トランジスタのコレクタ・エミッタ間リー
ク電流やコレクタ・ベース間リーク電流を増加させるこ
とはない。
オンまたは不活性不純物元素を組成に含むイオンを注入
して、欠陥層を設けた場合、この欠陥層の存在によっ
て、上記外部ベースをエミッタとする寄生ＰＮＰトラン
ジスタのエミッタ注入効率が低下する。この結果、上記
寄生ＰＮＰトランジスタの電流増幅率hＦＥが低下し
て、動作時にラッチアップが生じなくなり、動作が安定
する。また、トランジスタのサイズを拡大するわけでは
ないから、コストが上昇することもない。したがって、
この発明の縦型トランジスタは、従来のトランジスタに
比して、低コストで製造される。なお、上記欠陥層は、
縦型トランジスタの外部ベースの領域に形成されるの
で、上記縦型トランジスタのコレクタ・エミッタ間リー
ク電流やコレクタ・ベース間リーク電流を増加させるこ
とはない。
【００１３】単結晶Ｎ型コレクタ層(Ｎ層)に形成した外
部ベース(Ｐ+型拡散層)の表面に、例えばＢＦ2イオンを
ドーズ量２×１０15イオン／cm2以上の条件で注入した
場合、Ｐ+型拡散層の表面がアモルファス化される。続
いて、所定の温度(後述する)でアニールを行うと、アモ
ルファスと単結晶との界面に、図５に示すように、欠陥
層Ｄが形成される。
部ベース(Ｐ+型拡散層)の表面に、例えばＢＦ2イオンを
ドーズ量２×１０15イオン／cm2以上の条件で注入した
場合、Ｐ+型拡散層の表面がアモルファス化される。続
いて、所定の温度(後述する)でアニールを行うと、アモ
ルファスと単結晶との界面に、図５に示すように、欠陥
層Ｄが形成される。
【００１４】図３は、図６,図７に例示する縦型ＮＰＮ
トランジスタの外部ベースＢoに、加速エネルギ３０ke
ＶでＢＦ2イオンを注入した場合のドーズ量と寄生ＰＮ
Ｐトランジスタの電流増幅率hＦＥとの関係を示してい
る。また、図４は上記ドーズ量と外部ベースＢoのシー
ト抵抗Ｒsとの関係を示している。図３から分かるよう
に、ドーズ量２×１０15イオン／cm2以上の領域では、
不純物濃度が上がるにつれてhＦＥが低下する(本来、不
純物濃度が上がるにつれてhＦＥは上昇する。)。これ
は、外部ベースＢoの表面に欠陥層Ｄが生ずるからだと
考えられる。図５に示すように、イオン注入の加速エネ
ルギが３０keＶのとき、欠陥層Ｄの深さは２００〜８０
０Åとなる。また、図４から分かるように、ドーズ量が
増加するとシート抵抗Ｒsの値は減少する。しかし、た
とえ２×１０16イオン／cm2以上に設定したとしても、
単結晶Ｎ型コレクタ層(通常はＳi)に対する固溶限の関
係によって、シート抵抗は減少しなくなる。したがっ
て、実際には、ＢＦ2イオンのドーズ量は２×１０15〜
２×１０16イオン／cm2の範囲に設定する。
トランジスタの外部ベースＢoに、加速エネルギ３０ke
ＶでＢＦ2イオンを注入した場合のドーズ量と寄生ＰＮ
Ｐトランジスタの電流増幅率hＦＥとの関係を示してい
る。また、図４は上記ドーズ量と外部ベースＢoのシー
ト抵抗Ｒsとの関係を示している。図３から分かるよう
に、ドーズ量２×１０15イオン／cm2以上の領域では、
不純物濃度が上がるにつれてhＦＥが低下する(本来、不
純物濃度が上がるにつれてhＦＥは上昇する。)。これ
は、外部ベースＢoの表面に欠陥層Ｄが生ずるからだと
考えられる。図５に示すように、イオン注入の加速エネ
ルギが３０keＶのとき、欠陥層Ｄの深さは２００〜８０
０Åとなる。また、図４から分かるように、ドーズ量が
増加するとシート抵抗Ｒsの値は減少する。しかし、た
とえ２×１０16イオン／cm2以上に設定したとしても、
単結晶Ｎ型コレクタ層(通常はＳi)に対する固溶限の関
係によって、シート抵抗は減少しなくなる。したがっ
て、実際には、ＢＦ2イオンのドーズ量は２×１０15〜
２×１０16イオン／cm2の範囲に設定する。
【００１５】また、イオン注入後は、注入した不純物を
活性化するためにアニールを行うのが通常である。本発
明者は、温度１０００℃以下であれば、外部ベースＢo
に欠陥層Ｄが残ることを確認した。ただし、注入した不
純物を活性化させる意味から、実際には、温度７００〜
１０００℃の範囲でアニールする。
活性化するためにアニールを行うのが通常である。本発
明者は、温度１０００℃以下であれば、外部ベースＢo
に欠陥層Ｄが残ることを確認した。ただし、注入した不
純物を活性化させる意味から、実際には、温度７００〜
１０００℃の範囲でアニールする。
【００１６】また、不活性不純物元素として、Ｂ(硼素)
とＦ(フッ素)を個々にイオン注入した場合も、ＢＦ2の
場合と同様に、外部ベースの表面近傍に欠陥層が形成さ
れる。ただし、Ｆイオンは、ＢＦ2に比して質量数が小
さいため、ＢＦ2と同程度の欠陥層を形成するために
は、２〜３倍以上のドーズ量を必要とする。なお、アニ
ールの温度は、ＢＦ2の場合と同様に、温度７００〜１
０００℃の範囲に設定すれば良い。
とＦ(フッ素)を個々にイオン注入した場合も、ＢＦ2の
場合と同様に、外部ベースの表面近傍に欠陥層が形成さ
れる。ただし、Ｆイオンは、ＢＦ2に比して質量数が小
さいため、ＢＦ2と同程度の欠陥層を形成するために
は、２〜３倍以上のドーズ量を必要とする。なお、アニ
ールの温度は、ＢＦ2の場合と同様に、温度７００〜１
０００℃の範囲に設定すれば良い。
【００１７】
【実施例】以下、この発明の縦型トランジスタおよびそ
の製造方法を実施例により詳細に説明する。
の製造方法を実施例により詳細に説明する。
【００１８】図２(f)に示す縦型ＮＰＮトランジスタを
製造するものとする。この縦型ＮＰＮトランジスタは、
コレクタ層３の表面に設けられた低不純物濃度の内部ベ
ース８と、この内部ベース８の周囲を取り囲む領域に設
けられた高不純物濃度の外部ベース１１と、内部ベース
８の表面に設けられたエミッタ領域１４を有している。
製造するものとする。この縦型ＮＰＮトランジスタは、
コレクタ層３の表面に設けられた低不純物濃度の内部ベ
ース８と、この内部ベース８の周囲を取り囲む領域に設
けられた高不純物濃度の外部ベース１１と、内部ベース
８の表面に設けられたエミッタ領域１４を有している。
【００１９】まず、図１(a)に示すように、Ｐ型半導
体基板１の表面の所定領域にＮ+型埋め込み層２を設け
る。このＮ+型埋め込み層２は、例えば、図示しない酸
化膜を通して、Ｓbイオンを加速エネルギ６０keＶ,ドー
ズ量３×１０15イオン／cm2の条件で注入し、続いて、
活性化のためのアニールを、温度１１５０℃,５００分
間,Ｎ2雰囲気中で行うことにより形成する。次に、全面
に、膜厚３.０μm,比抵抗１Ω・cmのＮ型エピタキシャ
ル層３を形成する。次に、Ｎ型エピタキシャル層３のう
ちＮ+型埋め込み層２を取り囲む領域に、基板１に達す
るＰ+型分離拡散層４を形成する。このＰ+型分離拡散層
４は、例えば、図示しない酸化膜を通して、11Ｂイオン
を加速エネルギ８０keＶ,ドーズ量３×１０15イオン／c
m2の条件で注入し、続いて、活性化のためのアニールを
温度１１５０℃,３００分間,Ｎ2雰囲気中で行うことに
より形成する。次に、Ｎ型エピタキシャル層３のうちＮ
+型埋め込み層２上の部分に、Ｎ+型拡散層５を形成す
る。このＮ+型拡散層５は、例えば、31Ｐイオンを加速
エネルギ８０keＶ,ドーズ量４×１０15イオン／cm2の条
件で注入し、続いて、活性化のためのアニールを温度１
０００℃,１８０分間,Ｎ2雰囲気中で行うことにより形
成する。続いて、９００℃,Ｈ2Ｏ雰囲気,８０分間の熱
処理を行って、約３０００Åの酸化膜６を形成する。こ
のＮ+型拡散層５と、Ｎ+型埋め込み層２と、Ｎ型エピタ
キシャル層３とでコレクタ層を構成する。
体基板１の表面の所定領域にＮ+型埋め込み層２を設け
る。このＮ+型埋め込み層２は、例えば、図示しない酸
化膜を通して、Ｓbイオンを加速エネルギ６０keＶ,ドー
ズ量３×１０15イオン／cm2の条件で注入し、続いて、
活性化のためのアニールを、温度１１５０℃,５００分
間,Ｎ2雰囲気中で行うことにより形成する。次に、全面
に、膜厚３.０μm,比抵抗１Ω・cmのＮ型エピタキシャ
ル層３を形成する。次に、Ｎ型エピタキシャル層３のう
ちＮ+型埋め込み層２を取り囲む領域に、基板１に達す
るＰ+型分離拡散層４を形成する。このＰ+型分離拡散層
４は、例えば、図示しない酸化膜を通して、11Ｂイオン
を加速エネルギ８０keＶ,ドーズ量３×１０15イオン／c
m2の条件で注入し、続いて、活性化のためのアニールを
温度１１５０℃,３００分間,Ｎ2雰囲気中で行うことに
より形成する。次に、Ｎ型エピタキシャル層３のうちＮ
+型埋め込み層２上の部分に、Ｎ+型拡散層５を形成す
る。このＮ+型拡散層５は、例えば、31Ｐイオンを加速
エネルギ８０keＶ,ドーズ量４×１０15イオン／cm2の条
件で注入し、続いて、活性化のためのアニールを温度１
０００℃,１８０分間,Ｎ2雰囲気中で行うことにより形
成する。続いて、９００℃,Ｈ2Ｏ雰囲気,８０分間の熱
処理を行って、約３０００Åの酸化膜６を形成する。こ
のＮ+型拡散層５と、Ｎ+型埋め込み層２と、Ｎ型エピタ
キシャル層３とでコレクタ層を構成する。
【００２０】次に、同図(b)に示すように、フォトリ
ソグラフィおよびエッチングを行って、酸化膜６のうち
Ｎ+型埋め込み層２上の部分に開口６aを設ける。この
後、この開口６aを通して、11Ｂイオン(符号７で示す)
を加速エネルギ５０keＶ,ドーズ量３×１０13イオン／c
m2の条件で注入して、Ｎ型エピタキシャル層３表面にＰ
-型の活性ベース８を形成する。
ソグラフィおよびエッチングを行って、酸化膜６のうち
Ｎ+型埋め込み層２上の部分に開口６aを設ける。この
後、この開口６aを通して、11Ｂイオン(符号７で示す)
を加速エネルギ５０keＶ,ドーズ量３×１０13イオン／c
m2の条件で注入して、Ｎ型エピタキシャル層３表面にＰ
-型の活性ベース８を形成する。
【００２１】次に、同図(c)に示すように、基板１の
表面側にレジスト１０を塗布し、フォトリソグラフィを
行って、レジスト１０のうち活性ベース８の周縁部に相
当する領域に、開口１０aを設ける。この開口１０aを通
して、ＢＦ2イオン(符号９で示す)を加速エネルギ３０k
eＶ,ドーズ量３×１０15イオン／cm2の条件で注入し
て、活性ベース８の周縁部にＰ+型の外部ベース１１を
形成する(なお、活性ベース８のうちＰ-型のまま残され
た部分を「内部ベース」という。)。
表面側にレジスト１０を塗布し、フォトリソグラフィを
行って、レジスト１０のうち活性ベース８の周縁部に相
当する領域に、開口１０aを設ける。この開口１０aを通
して、ＢＦ2イオン(符号９で示す)を加速エネルギ３０k
eＶ,ドーズ量３×１０15イオン／cm2の条件で注入し
て、活性ベース８の周縁部にＰ+型の外部ベース１１を
形成する(なお、活性ベース８のうちＰ-型のまま残され
た部分を「内部ベース」という。)。
【００２２】レジスト１０を除去した後、図２(d)に
示すように、外部ベース１１に注入した不純物を活性化
させるためのアニールを、温度９５０℃,６０分間,Ｎ2
雰囲気中で行い、続いて、温度９００℃,８０分間,Ｈ2
Ｏ雰囲気中で行う。これにより、開口６aに厚さ約３０
００Åの酸化膜１２を形成するとともに、外部ベース８
の表面から深さ２００〜８００Åにわたって欠陥層１３
を形成する。
示すように、外部ベース１１に注入した不純物を活性化
させるためのアニールを、温度９５０℃,６０分間,Ｎ2
雰囲気中で行い、続いて、温度９００℃,８０分間,Ｈ2
Ｏ雰囲気中で行う。これにより、開口６aに厚さ約３０
００Åの酸化膜１２を形成するとともに、外部ベース８
の表面から深さ２００〜８００Åにわたって欠陥層１３
を形成する。
【００２３】次に、同図(e)に示すように、酸化膜１
２のうち内部ベース８上に相当する部分に開口１２aを
設けた後、この開口１２aを通してＡsイオンを加速エネ
ルギ５０keＶ,ドーズ量５×１０15イオン／cm2の条件で
注入して、内部ベース８の表面にＮ+型のエミッタ領域
１４を形成する。
２のうち内部ベース８上に相当する部分に開口１２aを
設けた後、この開口１２aを通してＡsイオンを加速エネ
ルギ５０keＶ,ドーズ量５×１０15イオン／cm2の条件で
注入して、内部ベース８の表面にＮ+型のエミッタ領域
１４を形成する。
【００２４】この後、同図(f)に示すように、ＣＶＤ
法により、全面に厚さ約４０００Åの酸化膜１５を設け
る。続いて、アニールを温度９２０℃,６０分間,Ｎ2雰
囲気中で行って、エミッタ領域１４内の不純物を活性化
させる。最後に、公知の手法により、コレクタ電極１
６,ベース電極１７,エミッタ電極１８を形成する。
法により、全面に厚さ約４０００Åの酸化膜１５を設け
る。続いて、アニールを温度９２０℃,６０分間,Ｎ2雰
囲気中で行って、エミッタ領域１４内の不純物を活性化
させる。最後に、公知の手法により、コレクタ電極１
６,ベース電極１７,エミッタ電極１８を形成する。
【００２５】このように、この縦型ＮＰＮトランジスタ
では、外部ベース１１の表面にＢＦ2イオンを注入して
欠陥層１３を形成している。この欠陥層１３の存在によ
って、上記外部ベース１１をエミッタ,Ｎ型エピタキシ
ャル層３をベース,Ｐ+型分離拡散層４をコレクタとする
寄生ＰＮＰトランジスタのエミッタ注入効率を低下させ
ることができる。したがって、上記寄生ＰＮＰトランジ
スタの電流増幅率hＦＥを小さくすることができる。こ
の結果、この縦型ＮＰＮトランジスタは、動作時にラッ
チアップが生じなくなり、安定に動作することができ
る。また、トランジスタのサイズを拡大するわけではな
いから、コストが上昇することもない。したがって、こ
の縦型ＮＰＮトランジスタは、従来のトランジスタに比
して、低コストで製造することができる。なお、上記欠
陥層１３は、縦型ＮＰＮトランジスタの外部ベース１１
内に形成されるので、この縦型ＮＰＮトランジスタのコ
レクタ・エミッタ間リーク電流やコレクタ・ベース間リ
ーク電流を増加させることはない。
では、外部ベース１１の表面にＢＦ2イオンを注入して
欠陥層１３を形成している。この欠陥層１３の存在によ
って、上記外部ベース１１をエミッタ,Ｎ型エピタキシ
ャル層３をベース,Ｐ+型分離拡散層４をコレクタとする
寄生ＰＮＰトランジスタのエミッタ注入効率を低下させ
ることができる。したがって、上記寄生ＰＮＰトランジ
スタの電流増幅率hＦＥを小さくすることができる。こ
の結果、この縦型ＮＰＮトランジスタは、動作時にラッ
チアップが生じなくなり、安定に動作することができ
る。また、トランジスタのサイズを拡大するわけではな
いから、コストが上昇することもない。したがって、こ
の縦型ＮＰＮトランジスタは、従来のトランジスタに比
して、低コストで製造することができる。なお、上記欠
陥層１３は、縦型ＮＰＮトランジスタの外部ベース１１
内に形成されるので、この縦型ＮＰＮトランジスタのコ
レクタ・エミッタ間リーク電流やコレクタ・ベース間リ
ーク電流を増加させることはない。
【００２６】なお、上記工程で、ＢＦ2イオンに代え
て、11ＢイオンとＦイオンとを用いても良い。例えば、
11Ｂイオンを加速エネルギ１０keＶ,ドーズ量３×１０
15イオン／cm2の条件で注入し、続いて、Ｆイオンを加
速エネルギ１５keＶ,ドーズ量６×１０15イオン／cm2の
条件で注入する。この場合も、ＢＦ2の場合と同様に、
外部ベース１１の表面に欠陥層１３を形成でき、縦型Ｎ
ＰＮトランジスタの動作を安定させることができる。な
お、11ＢイオンとＦイオンの注入の順序は入れ代わって
も良い。
て、11ＢイオンとＦイオンとを用いても良い。例えば、
11Ｂイオンを加速エネルギ１０keＶ,ドーズ量３×１０
15イオン／cm2の条件で注入し、続いて、Ｆイオンを加
速エネルギ１５keＶ,ドーズ量６×１０15イオン／cm2の
条件で注入する。この場合も、ＢＦ2の場合と同様に、
外部ベース１１の表面に欠陥層１３を形成でき、縦型Ｎ
ＰＮトランジスタの動作を安定させることができる。な
お、11ＢイオンとＦイオンの注入の順序は入れ代わって
も良い。
【００２７】さらに、上記欠陥層を形成するためのイオ
ン種は、Ｆ,Ｃl,Ａr,Ｎe,ＢＦ,ＢＦ2,ＢＦ3,ＢＣl,ＢＣ
l2またはＢＣl3のいずれでも良い。ただし、外部ベース
領域１１へのイオン注入のドーズ量は、採用したイオン
の質量数に応じて設定する。
ン種は、Ｆ,Ｃl,Ａr,Ｎe,ＢＦ,ＢＦ2,ＢＦ3,ＢＣl,ＢＣ
l2またはＢＣl3のいずれでも良い。ただし、外部ベース
領域１１へのイオン注入のドーズ量は、採用したイオン
の質量数に応じて設定する。
【００２８】
【発明の効果】以上より明らかなように、この発明の縦
型トランジスタは、単結晶Ｎ型コレクタ層と、このＮ型
コレクタ層の表面に所定のＰ型不純物元素を導入して設
けられた低不純物濃度の内部ベースと、この内部ベース
の周囲を取り囲む領域に上記Ｐ型不純物元素を導入して
設けられた高不純物濃度の外部ベースと、上記内部ベー
スの表面に所定のＮ型不純物元素を導入して設けられた
エミッタ領域を有する縦型トランジスタにおいて、上記
外部ベースの表面に、不活性不純物元素イオンまたは不
活性不純物元素を組成に含むイオンを注入して、欠陥層
が設けられているので、この欠陥層の存在によって、上
記外部ベースをエミッタとする寄生ＰＮＰトランジスタ
のエミッタ注入効率を低下させ、そのの電流増幅率hＦ
Ｅを低下させることができる。したがって、動作時にラ
ッチアップが生じるのを防止でき、安定に動作すること
ができる。また、トランジスタのサイズを拡大するわけ
ではないからコストが上昇することもなく、従来のトラ
ンジスタに比して、低コストで製造することができる。
型トランジスタは、単結晶Ｎ型コレクタ層と、このＮ型
コレクタ層の表面に所定のＰ型不純物元素を導入して設
けられた低不純物濃度の内部ベースと、この内部ベース
の周囲を取り囲む領域に上記Ｐ型不純物元素を導入して
設けられた高不純物濃度の外部ベースと、上記内部ベー
スの表面に所定のＮ型不純物元素を導入して設けられた
エミッタ領域を有する縦型トランジスタにおいて、上記
外部ベースの表面に、不活性不純物元素イオンまたは不
活性不純物元素を組成に含むイオンを注入して、欠陥層
が設けられているので、この欠陥層の存在によって、上
記外部ベースをエミッタとする寄生ＰＮＰトランジスタ
のエミッタ注入効率を低下させ、そのの電流増幅率hＦ
Ｅを低下させることができる。したがって、動作時にラ
ッチアップが生じるのを防止でき、安定に動作すること
ができる。また、トランジスタのサイズを拡大するわけ
ではないからコストが上昇することもなく、従来のトラ
ンジスタに比して、低コストで製造することができる。
【００２９】また、この発明の縦型トランジスタの製造
方法は、上記外部ベースを形成するとき、上記内部ベー
スの周囲を取り囲む領域の表面に、上記Ｐ型不純物元素
と不活性不純物元素とを組成に含むイオンを注入して、
上記領域の表面に、上記Ｐ型不純物元素を導入するとと
もに欠陥層を形成しているので、上述のような、安定に
動作し、かつ、安価な縦型トランジスタを製造すること
かできる。
方法は、上記外部ベースを形成するとき、上記内部ベー
スの周囲を取り囲む領域の表面に、上記Ｐ型不純物元素
と不活性不純物元素とを組成に含むイオンを注入して、
上記領域の表面に、上記Ｐ型不純物元素を導入するとと
もに欠陥層を形成しているので、上述のような、安定に
動作し、かつ、安価な縦型トランジスタを製造すること
かできる。
【００３０】また、上記Ｐ型不純物元素はＢ、上記不活
性不純物元素はＦであり、上記外部ベースを形成すると
き、ＢＦ2イオンをドーズ量２×１０15イオン／cm2以上
の条件で注入し、続いて、注入されたＢＦ2に含まれた
Ｂを１０００℃以下の温度でアニールして活性化させる
場合、アニール後に上記外部ベースの表面に所望の欠陥
層を残すことができる。
性不純物元素はＦであり、上記外部ベースを形成すると
き、ＢＦ2イオンをドーズ量２×１０15イオン／cm2以上
の条件で注入し、続いて、注入されたＢＦ2に含まれた
Ｂを１０００℃以下の温度でアニールして活性化させる
場合、アニール後に上記外部ベースの表面に所望の欠陥
層を残すことができる。
【００３１】また、この発明の縦型トランジスタの製造
方法は、上記外部ベースを形成するとき、上記内部ベー
スの周囲を取り囲む領域の表面に、上記Ｐ型不純物元素
イオンと不活性不純物元素イオンとを注入して、上記領
域の表面に、上記Ｐ型不純物元素を導入するとともに欠
陥層を形成しているので、上述のような安定に動作し、
かつ、安価な縦型トランジスタを製造することができ
る。
方法は、上記外部ベースを形成するとき、上記内部ベー
スの周囲を取り囲む領域の表面に、上記Ｐ型不純物元素
イオンと不活性不純物元素イオンとを注入して、上記領
域の表面に、上記Ｐ型不純物元素を導入するとともに欠
陥層を形成しているので、上述のような安定に動作し、
かつ、安価な縦型トランジスタを製造することができ
る。
【００３２】また、上記Ｐ型不純物元素はＢ、上記不活
性不純物元素はＦであり、上記外部ベースを形成すると
き、Ｂイオンをドーズ量２×１０15イオン／cm2以上、
Ｆイオンをドーズ量４×１０15イオン／cm2以上の条件
でそれぞれ注入し、続いて、注入されたＢを１０００℃
以下の温度でアニールして活性化させる場合、アニール
後に上記外部ベースの表面に所望の欠陥層を残すことが
できる。
性不純物元素はＦであり、上記外部ベースを形成すると
き、Ｂイオンをドーズ量２×１０15イオン／cm2以上、
Ｆイオンをドーズ量４×１０15イオン／cm2以上の条件
でそれぞれ注入し、続いて、注入されたＢを１０００℃
以下の温度でアニールして活性化させる場合、アニール
後に上記外部ベースの表面に所望の欠陥層を残すことが
できる。
【図１】 この発明の一実施例の縦型トランジスタの製
造方法を説明する図である。
造方法を説明する図である。
【図２】 この発明の一実施例の縦型トランジスタの製
造方法を説明する図である。
造方法を説明する図である。
【図３】 外部ベース領域のドーズ量と寄生ＰＮＰトラ
ンジスタのhＦＥとの関係を示す図である。
ンジスタのhＦＥとの関係を示す図である。
【図４】 外部ベース領域のドーズ量とシート抵抗との
関係を示す図である。
関係を示す図である。
【図５】 Ｐ+拡散層の表面に欠陥層が形成される状態
を模式的に示す図である。
を模式的に示す図である。
【図６】 作製すべき縦型トランジスタのパターンの要
部を示す図である。
部を示す図である。
【図７】 作製すべき縦型トランジスタの断面の要部を
示す図である。
示す図である。
【図８】 従来の縦型トランジスタの製造方法を説明す
る図である。
る図である。
【図９】 従来の縦型トランジスタの製造方法を説明す
る図である。
る図である。
１ Ｐ型半導体基板 ２ Ｎ+型埋め込み層 ３ Ｎ型エピタキシャル層 ４ Ｐ+型分離拡散層 ５ Ｎ+型拡散層 ８ 内部ベース １１ 外部ベース １４ エミッタ領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (5)
- 【請求項１】 単結晶Ｎ型コレクタ層と、このＮ型コレ
クタ層の表面に所定のＰ型不純物元素を導入して設けら
れた低不純物濃度の内部ベースと、この内部ベースの周
囲を取り囲む領域に上記Ｐ型不純物元素を導入して設け
られた高不純物濃度の外部ベースと、上記内部ベースの
表面に所定のＮ型不純物元素を導入して設けられたエミ
ッタ領域を有する縦型トランジスタにおいて、 上記外部ベースの表面に、不活性不純物元素イオンまた
は不活性不純物元素を組成に含むイオンを注入して、欠
陥層が設けられていることを特徴とする縦型トランジス
タ。 - 【請求項２】 単結晶Ｎ型コレクタ層の表面に、所定の
Ｐ型不純物元素を導入して低不純物濃度の内部ベースを
形成し、この内部ベースの周縁部を取り囲む領域に上記
Ｐ型不純物元素を導入して高不純物濃度の外部ベースを
形成した後、上記内部ベースの表面に所定のＮ型不純物
元素を導入してエミッタ領域を形成する縦型トランジス
タの製造方法において、 上記外部ベースを形成するとき、上記内部ベースの周囲
を取り囲む領域の表面に、上記Ｐ型不純物元素と不活性
不純物元素とを組成に含むイオンを注入して、上記領域
の表面に、上記Ｐ型不純物元素を導入するとともに欠陥
層を形成することを特徴とする縦型トランジスタの製造
方法。 - 【請求項３】 請求項２に記載の縦型トランジスタの製
造方法において、 上記Ｐ型不純物元素はＢ、上記不活性不純物元素はＦで
あり、 上記外部ベースを形成するとき、ＢＦ2イオンをドーズ
量２×１０15イオン／cm2以上の条件で注入し、続い
て、注入されたＢＦ2に含まれたＢを１０００℃以下の
温度でアニールして活性化させることを特徴とする縦型
トランジスタの製造方法。 - 【請求項４】 単結晶Ｎ型コレクタ層の表面に、所定の
Ｐ型不純物元素を導入して低不純物濃度の内部ベースを
形成し、この内部ベースの周縁部を取り囲む領域に上記
Ｐ型不純物元素を導入して高不純物濃度の外部ベースを
形成した後、上記内部ベースの表面に所定のＮ型不純物
元素を導入してエミッタ領域を形成する縦型トランジス
タの製造方法において、 上記外部ベースを形成するとき、上記内部ベースの周囲
を取り囲む領域の表面に、上記Ｐ型不純物元素イオンと
不活性不純物元素イオンとを注入して、上記領域の表面
に、上記Ｐ型不純物元素を導入するとともに欠陥層を形
成することを特徴とする縦型トランジスタの製造方法。 - 【請求項５】 請求項４に記載の縦型トランジスタの製
造方法において、 上記Ｐ型不純物元素はＢ、上記不活性不純物元素はＦで
あり、 上記外部ベースを形成するとき、Ｂイオンをドーズ量２
×１０15イオン／cm2以上、Ｆイオンをドーズ量４×１
０15イオン／cm2以上の条件でそれぞれ注入し、続い
て、注入されたＢを１０００℃以下の温度でアニールし
て活性化させることを特徴とする縦型トランジスタの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012413A JP2980474B2 (ja) | 1993-01-28 | 1993-01-28 | 縦型トランジスタおよびその製造方法 |
| US08/185,517 US5604359A (en) | 1993-01-28 | 1994-01-24 | Parasitic PNP transistor with crystal defect layer in the emitter region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012413A JP2980474B2 (ja) | 1993-01-28 | 1993-01-28 | 縦型トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224209A JPH06224209A (ja) | 1994-08-12 |
| JP2980474B2 true JP2980474B2 (ja) | 1999-11-22 |
Family
ID=11804583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012413A Expired - Fee Related JP2980474B2 (ja) | 1993-01-28 | 1993-01-28 | 縦型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980474B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211711A (ja) * | 1988-02-19 | 1989-08-24 | Asahi Optical Co Ltd | 望遠レンズ |
| JP5096708B2 (ja) * | 2006-07-28 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1993
- 1993-01-28 JP JP5012413A patent/JP2980474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224209A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341022A (en) | Bipolar transistor having a high ion concentration buried floating collector and method of fabricating the same | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US5436177A (en) | Process for forming implanted regions with lowered channeling risk on semiconductors | |
| EP0959497B1 (en) | A method of forming an ultra-thin soi electrostatic discharge protection device | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP3138356B2 (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JP3138715B2 (ja) | コレクタプラグの形成方法 | |
| JP3126082B2 (ja) | 相補形トランジスタおよびその製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JP2532392B2 (ja) | 半導体装置の製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPH0795536B2 (ja) | 半導体装置の製造方法 | |
| JPH0936128A (ja) | 半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPH07221043A (ja) | イオン注入法 | |
| JPH0132669B2 (ja) | ||
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159035A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |