JP2532392B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2532392B2 JP2532392B2 JP61156835A JP15683586A JP2532392B2 JP 2532392 B2 JP2532392 B2 JP 2532392B2 JP 61156835 A JP61156835 A JP 61156835A JP 15683586 A JP15683586 A JP 15683586A JP 2532392 B2 JP2532392 B2 JP 2532392B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- impurity
- polysilicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ポリシリコンなどからなる多結晶半導体
層にその上下面から不純物をドープする半導体装置の製
造方法に係り、特に、多結晶半導体層内の不純物原子濃
度の均一化に関する。
層にその上下面から不純物をドープする半導体装置の製
造方法に係り、特に、多結晶半導体層内の不純物原子濃
度の均一化に関する。
従来、ポリシリコン層を抵抗素子として形成する半導
体装置の製造方法は、第５図に示すようなドープド・ポ
リ法として知られている。
体装置の製造方法は、第５図に示すようなドープド・ポ
リ法として知られている。
この方法は、シリコン基板２の表面に絶縁層としての
シリコン酸化膜４を形成し、その上にポリシリコン層６
を形成した後、このポリシリコン層６にイオン注入など
によって不純物原子としてのボロン原子８を注入するこ
とにより、ポリシリコン層６を抵抗素子として形成する
ものである。
シリコン酸化膜４を形成し、その上にポリシリコン層６
を形成した後、このポリシリコン層６にイオン注入など
によって不純物原子としてのボロン原子８を注入するこ
とにより、ポリシリコン層６を抵抗素子として形成する
ものである。
ところで、このようにポリシリコン層６に、その上面
側からボロン原子８を注入した場合、ポリシリコン層６
におけるボロン原子濃度は、第６図に示すように、ポリ
シリコン層６の表面部分Ｆが最大濃度となって、底部分
Ｂに向かって二次関数的に減少している。
側からボロン原子８を注入した場合、ポリシリコン層６
におけるボロン原子濃度は、第６図に示すように、ポリ
シリコン層６の表面部分Ｆが最大濃度となって、底部分
Ｂに向かって二次関数的に減少している。
このため、ポリシリコン層６の表面部にボロン原子８
の高濃度部が形成されるので、抵抗値が部分的に極端に
低くなり、その部分に電流が集中してポリシリコン層６
を破壊する原因になる。
の高濃度部が形成されるので、抵抗値が部分的に極端に
低くなり、その部分に電流が集中してポリシリコン層６
を破壊する原因になる。
そこで、この発明は、このような不純物の不均一化を
解消した半導体装置の製造方法を提供することを目的と
する。
解消した半導体装置の製造方法を提供することを目的と
する。
この発明の半導体装置の製造方法は、第１図ないし第
４図に例示するように、半導体基板（基板２）の表面に
酸化膜（４）からなる絶縁層を形成し、その上に第１の
高濃度不純物層（高濃度ボロン酸化膜層10）を形成し、
この高濃度不純物層の上に多結晶半導体層（ポリシリコ
ン層12）を形成するとともに、この多結晶半導体層の上
面に第２の高濃度不純物層を形成し、前記多結晶半導体
層に、拡散処理により第２の高濃度不純物層側（高濃度
ボロン酸化膜層40）から不純物原子をドープするととも
に、前記第１の高濃度不純物層から不純物原子を前記多
結晶半導体層の下面側からドープすることを特徴とす
る。
４図に例示するように、半導体基板（基板２）の表面に
酸化膜（４）からなる絶縁層を形成し、その上に第１の
高濃度不純物層（高濃度ボロン酸化膜層10）を形成し、
この高濃度不純物層の上に多結晶半導体層（ポリシリコ
ン層12）を形成するとともに、この多結晶半導体層の上
面に第２の高濃度不純物層を形成し、前記多結晶半導体
層に、拡散処理により第２の高濃度不純物層側（高濃度
ボロン酸化膜層40）から不純物原子をドープするととも
に、前記第１の高濃度不純物層から不純物原子を前記多
結晶半導体層の下面側からドープすることを特徴とす
る。
このようにすると、多結晶半導体層（ポリシリコン層
12）の上下面から不純物原子（ボロン原子14）をドーピ
ングすることができ、その不純物原子濃度は、第３図に
示すように、局所的な高濃度部分の発生を抑えて均一化
される。
12）の上下面から不純物原子（ボロン原子14）をドーピ
ングすることができ、その不純物原子濃度は、第３図に
示すように、局所的な高濃度部分の発生を抑えて均一化
される。
以下、この発明の実施例を図面を参照して説明する。
第１図は、この発明の半導体装置の製造方法の実施例
を示す。
を示す。
第１図のＡに示すように、シリコンなどからなる基板
２の表面に絶縁層としての酸化膜（SiO2膜）４を形成
し、次に、第１図のＢに示すように、酸化膜４の上に高
濃度不純物層としての高濃度ボロン酸化膜層10を形成し
た後、第１図のＣに示すように、多結晶半導体層として
ポリシリコン層12を形成する。
２の表面に絶縁層としての酸化膜（SiO2膜）４を形成
し、次に、第１図のＢに示すように、酸化膜４の上に高
濃度不純物層としての高濃度ボロン酸化膜層10を形成し
た後、第１図のＣに示すように、多結晶半導体層として
ポリシリコン層12を形成する。
そして、第１図のＤに示すように、ポリシリコン層12
の上方からイオン注入法によって不純物原子として、た
とえば、ボロン原子14を注入した後、拡散処理（アニー
ル）によって高濃度ボロン酸化膜層10から不純物拡散を
行う。
の上方からイオン注入法によって不純物原子として、た
とえば、ボロン原子14を注入した後、拡散処理（アニー
ル）によって高濃度ボロン酸化膜層10から不純物拡散を
行う。
この結果、第２図に示すように、ポリシリコン層12に
その上面から矢印ａのようにイオン注入によってボロン
原子14が注入されるとともに、その下面から矢印ｂで示
すように高濃度ボロン酸化膜層10からのボロン原子14が
ドープされて、ポリシリコン層12を抵抗素子として形成
することができる。
その上面から矢印ａのようにイオン注入によってボロン
原子14が注入されるとともに、その下面から矢印ｂで示
すように高濃度ボロン酸化膜層10からのボロン原子14が
ドープされて、ポリシリコン層12を抵抗素子として形成
することができる。
このようにポリシリコン層12に対してその上下面から
ボロン原子14をドープすると、ポリシリコン層12のボロ
ン原子濃度は、第３図に示すように、ポリシリコン層12
の底部分Ｂからその表面部分Ｆに至る厚み方向に均一化
されて局所的な高濃度分布を避けることができる。した
がって、このようなポリシリコン層12に対してその上下
面からの不純物原子をドープして得られた抵抗素子によ
れば、不純物原子の高濃度部分がなく、局所的な低抵抗
領域が生じないので、電流集中による破壊を防止でき
る。
ボロン原子14をドープすると、ポリシリコン層12のボロ
ン原子濃度は、第３図に示すように、ポリシリコン層12
の底部分Ｂからその表面部分Ｆに至る厚み方向に均一化
されて局所的な高濃度分布を避けることができる。した
がって、このようなポリシリコン層12に対してその上下
面からの不純物原子をドープして得られた抵抗素子によ
れば、不純物原子の高濃度部分がなく、局所的な低抵抗
領域が生じないので、電流集中による破壊を防止でき
る。
なお、実施例では、ポリシリコン層12の上面側にはイ
オン注入法によって不純物原子を注入したが、第４図に
示すように、ポリシリコン層12の下面側に形成した高濃
度不純物層としての高濃度ボロン酸化膜層10と同様に、
ポリシリコン層12の上面にも第２の高濃度不純物層とし
ての高濃度ボロン酸化膜層40を設置してポリシリコン層
12の上下面側から不純物の拡散を行うことにより、ポリ
シリコン層12に対する不純物原子濃度を均一化すること
ができる。
オン注入法によって不純物原子を注入したが、第４図に
示すように、ポリシリコン層12の下面側に形成した高濃
度不純物層としての高濃度ボロン酸化膜層10と同様に、
ポリシリコン層12の上面にも第２の高濃度不純物層とし
ての高濃度ボロン酸化膜層40を設置してポリシリコン層
12の上下面側から不純物の拡散を行うことにより、ポリ
シリコン層12に対する不純物原子濃度を均一化すること
ができる。
また、高濃度不純物層としては、高濃度ボロン酸化膜
層10に代えて高濃度不純物を含有させた有機塗布剤から
なる不純物塗布液を塗布してもよい。
層10に代えて高濃度不純物を含有させた有機塗布剤から
なる不純物塗布液を塗布してもよい。
以上説明したように、この発明によれば、多結晶半導
体層の上下面側から不純物原子をドープしたので、その
不純物原子濃度を均一化することができ、不純物原子の
高濃度部分に生じる電流集中による破壊を防止できる。
体層の上下面側から不純物原子をドープしたので、その
不純物原子濃度を均一化することができ、不純物原子の
高濃度部分に生じる電流集中による破壊を防止できる。
第１図はこの発明の半導体装置の製造方法の実施例を示
す図、第２図は第１図に示した半導体装置の製造方法に
よる不純物原子のドーピングを示す図、第３図はポリシ
リコン層の厚み方向に対するボロン原子濃度分布を示す
図、第４図はこの発明の半導体装置の製造方法の他の実
施例を示す図、第５図は従来の半導体装置の製造方法を
示す図、第６図は第５図に示した従来の半導体装置の製
造方法による場合のポリシリコン層の厚み方向に対する
ボロン原子濃度分布を示す図である。 ２……基板（半導体基板） ４……酸化膜 10……高濃度ボロン酸化膜層（第１の高濃度不純物層） 12……ポリシリコン層（多結晶半導体層） 14……高濃度ボロン酸化膜層（第２の高濃度不純物層）
す図、第２図は第１図に示した半導体装置の製造方法に
よる不純物原子のドーピングを示す図、第３図はポリシ
リコン層の厚み方向に対するボロン原子濃度分布を示す
図、第４図はこの発明の半導体装置の製造方法の他の実
施例を示す図、第５図は従来の半導体装置の製造方法を
示す図、第６図は第５図に示した従来の半導体装置の製
造方法による場合のポリシリコン層の厚み方向に対する
ボロン原子濃度分布を示す図である。 ２……基板（半導体基板） ４……酸化膜 10……高濃度ボロン酸化膜層（第１の高濃度不純物層） 12……ポリシリコン層（多結晶半導体層） 14……高濃度ボロン酸化膜層（第２の高濃度不純物層）
フロントページの続き (56)参考文献 特開 昭53−109487（ＪＰ，Ａ) 特開 昭50−161178（ＪＰ，Ａ) 特開 昭49−795（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板の表面に酸化膜からなる絶縁層
を形成し、その上に第１の高濃度不純物層を形成し、こ
の高濃度不純物層の上に多結晶半導体層を形成するとと
もに、この多結晶半導体層の上面に第２の高濃度不純物
層を形成し、前記多結晶半導体層に、拡散処理により第
２の高濃度不純物層側から不純物原子をドープするとと
もに、前記第１の高濃度不純物層から不純物原子を前記
多結晶半導体層の下面側からドープすることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156835A JP2532392B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156835A JP2532392B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6313364A JPS6313364A (ja) | 1988-01-20 |
| JP2532392B2 true JP2532392B2 (ja) | 1996-09-11 |
Family
ID=15636401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156835A Expired - Lifetime JP2532392B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532392B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53109487A (en) * | 1977-03-07 | 1978-09-25 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
-
1986
- 1986-07-03 JP JP61156835A patent/JP2532392B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313364A (ja) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541137A (en) | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers | |
| JPS5826829B2 (ja) | ダイナミックメモリセルの製造方法 | |
| US4409726A (en) | Method of making well regions for CMOS devices | |
| JPH0638420B2 (ja) | バイポーラプレーナトランジスタの製造方法 | |
| JP2532392B2 (ja) | 半導体装置の製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| KR100421300B1 (ko) | 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자 | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH07106275A (ja) | 半導体上にチャネリング現象を起こす危険性の低い注入領域を形成する方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2563798B2 (ja) | 半導体装置の製造方法 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2656054B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| KR100256803B1 (ko) | 반도체 소자의 얇은 접합 형성방법 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPS5922346A (ja) | 半導体装置の製造方法 | |
| JPH0691097B2 (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS617664A (ja) | 半導体装置およびその製造方法 |