JPH0638420B2 - バイポーラプレーナトランジスタの製造方法 - Google Patents

バイポーラプレーナトランジスタの製造方法

Info

Publication number
JPH0638420B2
JPH0638420B2 JP59019523A JP1952384A JPH0638420B2 JP H0638420 B2 JPH0638420 B2 JP H0638420B2 JP 59019523 A JP59019523 A JP 59019523A JP 1952384 A JP1952384 A JP 1952384A JP H0638420 B2 JPH0638420 B2 JP H0638420B2
Authority
JP
Japan
Prior art keywords
mask layer
layer portion
emitter
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59019523A
Other languages
English (en)
Other versions
JPS59149055A (ja
Inventor
ロタール・ブロスフェルト
Original Assignee
アイテイーテイー・インダストリーズ・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイテイーテイー・インダストリーズ・インコーポレーテツド filed Critical アイテイーテイー・インダストリーズ・インコーポレーテツド
Publication of JPS59149055A publication Critical patent/JPS59149055A/ja
Publication of JPH0638420B2 publication Critical patent/JPH0638420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、バイポーラプレーナトランジスタの製造方法
に関するものである。
〔発明の技術的背景〕
この種のトランジスタの製造方法は例えば“Genschow,T
echnischer Informationsdienst,Sonderausgabe Halble
iter”（１９７２年４月）に示されている。この従来の
方法の欠点は集積回路に分割されるべき半導体ウエハ中
に製造されるトランジスタの電流利得値すなわちβがウ
エハによって変化する欠点があることである。
本発明は、電荷キャリアの全量がイントリンシックベー
ス領域すなわちエミッタの下のベース領域の区域におい
て正確に制御できるようになり、もしも補償されないエ
ミッタ領域が使用されるように製造方法が選択され、実
行される時には前述の電流利得値（β）の変化を数％の
範囲まで低下することが可能になるという認識に基いて
いる。１９７９年インターナショナル・エレクトロニッ
ク・デバイス・ミーティングのテクニカル・ダイジェス
ト第５１４頁乃至第５１７頁に記載されたように補償さ
れないエミッタ領域は比較的高い電流利得値およびカッ
トオフ周波数の増加が可能であるという効果を生じる。
そのようなエミッタ領域はさらに雑音の低下にも寄与す
ることが認められている。
［発明の解決しようとする課題］ 本発明の目的は、半導体ウエハ全体にわたってプレーナ
トランジスタの電流利得値のばらつきが最小になるよう
にエミッタの直下のベース領域とそれを囲む外側のベー
ス領域の不純物ドープ濃度を異ならせたバイポーラプレ
ーナトランジスタを簡単な工程で廉価に製造することの
できる製造方法を提供することを目的としている。
［課題を解決するための手段］ この目的を達成するために本発明は、ｎ型半導体ウエハ
に形成されて個々のプレーナトランジスタに分割される
バイポーラプレーナトランジスタの製造方法において、
ｎ型半導体ウエハのエミッタ区域を低い加速電圧の注入
イオンが貫通しない酸化用マスク層部分によって覆い、
その後、ベース区域全体を画定するフォトレジストマス
クを付着し、その後半導体ウエハに２回のｐ型不純物イ
オン注入処理を施し、その一方の工程で露出されている
酸化用マスク層部分の外側のベース区域に酸化用マスク
層部分を貫通しない低い加速電圧および比較的高い照射
密度でｐ型不純物イオンをイオン注入し、その他方の工
程でｐ型不純物イオンを比較的低い照射密度でエミッタ
区域を覆っている酸化用マスク層部分を貫通するような
高い加速電圧でフォトレジストマスクで画定されている
ベース区域全体にイオン注入し、フォトレジストマスク
を除去し、酸化用マスク層部分の外側のベース区域を酸
化用マスク層部分のエッチングに対して耐えるエッチン
グマスク層で覆い、エミッタ区域を覆っている酸化用マ
スク層部分をエッチングによって除去して半導体表面の
エミッタ区域を露出させてそこにエミッタ領域の導電型
のドープ不純物をイオン注入し、ドープ不純物を活性化
して拡散してベース領域およびエミッタ領域を形成する
工程を具備していることを特徴とする。
酸化用マスク層部分の材料としてはシリコン窒化物或い
はシリコン窒化物で覆われた２酸化シリコン層を使用す
ることが好ましい。この場合にはエミッタ区域の外側を
囲む外側ベース区域を覆うエッチングマスク層の材料と
して２酸化シリコン層を使用するのが適当である。２酸
化シリコン層はシリコン窒化物のエッチング材料として
知られている加熱した燐酸によって実質上エッチングさ
れない。
［発明の効果］ 上記のようにエミッタ区域を覆う低い加速電圧の注入イ
オンが貫通しない酸化用マスク層部分と、ベース区域全
体を画定するフォトレジストマスクとを半導体表面に形
成した後に半導体ウエハに２回のｐ型不純物イオン注入
処理を行い、その不純物イオンの加速電圧を異ならせて
一方は酸化用マスク層部分を貫通しない加速電圧として
この酸化用マスク層部分をマスクとして使用し、他方は
酸化用マスク層部分を貫通する加速電圧としてマスクが
存在しないのと同様な状態でイオン注入することによっ
て、連続したイオン注入によって通常の均一なドープ濃
度のベース領域の形成に比較して製造工程および製造時
間を著しく増加させることなく、トランジスタの動作に
最適のドープ濃度のエミッタ区域の直下のベース領域と
それを囲む高いドープ濃度を持ちベース抵抗の低い外側
ベース領域とを有するバイポーラプレーナトランジスタ
を製造することが可能になる。
すなわち、この方法によれば、マスクとして通常のベー
ス区域全体を画定するフォトレジストマスクの形成の外
にエミッタ区域を覆う低い加速電圧のイオン注入が貫通
しない酸化用マスク層部分を形成する工程を付加し、ま
たイオン注入をそれぞれの加速電圧と照射密度の異なる
２回のイオン注入に変更するだけでよい。これに対し
て、もしもエミッタ区域の直下のベース領域とそれを囲
む高いドープ濃度とを別々にドープする場合にはマスク
の整合の問題を別にしても両方の区域のイオン注入の間
にマスクを変更するための処理が必要となる。そのため
には一度真空のイオン注入装置の真空を破って半導体ウ
エハを取出してマスクの処理を行い、処理後再びイオン
注入装置内に配置して装置内を排気しなければ次のイオ
ン注入処理を行うことができないから、マスク処理で工
程数が増加するだけでなくウエハのイオン注入装置への
出し入れで多くの時間を必要とする。これに対して本発
明では２回のイオン注入は加速電圧と照射密度を変更す
るだけであるから、半導体ウエハの取り出しのために真
空を破る必要はなく非常に簡単迅速に行うことができ
る。
〔発明の実施例〕
以下添付図面に示す実施例を参照に本発明の方法および
それによる効果について説明する。
本発明の一実施例においては、第１図に示すようにｎ型
シリコン半導体基体からスタートする。第１図に示すよ
うにこの半導体基体の一表面にシリコン窒化物の酸化用
マスク層(1)が付着される。均質なシリコン窒化物層の
代りにシリコン窒化物層(11)が頂面に位置する多層構造
を使用することも可能である。何れにせよ材料は酸化用
マスク層(1)が後で付着されるマスク層(6)（第３図参
照）に関して選択的にエッチング可能であるように選択
されるべきである。
その後、第２図に示すように全ベース区域(3)を残し或
は画定するフォトレジストマスク(4)が付着される。次
の任意の順序で行われてよい２回のｐ型不純物のイオン
注入工程において第２図に示すような構造が得られる。
この工程の一方において比較的小さな加速エネルギにお
いてエミッタ区域(2)の外側に露出するエキストリンシ
ックベース区域(5)中にドープイオンが注入され、また
他方の工程において比較的高い加速エネルギ、例えば１
００乃至２００keＶの酸化用マスク部分(1)を透過する
のに充分なエネルギで同じ導電型のドープ不純物イオン
がエミッタ区域(2)を含む全ベース区域(3)にイオン注入
される。高加速エネルギのイオン注入は約１０１２乃至
１０１３cm−２の小照射密度で行われ、比較的低加速エ
ネルギの、例えば１０乃至１００keＶのイオン注入は低
いベース抵抗を得るためにそれに比較してずっと高い照
射密度で行われることが好ましい。
これに続いてエキストリンシックベース区域(5)が熱酸
化によってエッチングマスク層(6)で覆われた後、半導
体ウエハはエッチング液、特にシリコン窒化物を選択的
に腐蝕する加熱燐酸にさらし、それによって酸化用マス
ク層部分(2)が第３図に示すように除去される。
もし必要であれば窒化シリコン層(11)の下に設けられて
いてもよい酸化用マスク層の比較的薄いシリコン酸化物
層(12)はシリコン酸化物をエッチングするエッチング液
中に短時間浸漬することによって選択的に除去すること
ができる。
この後、エミッタ領域の導電型であるｎ型不純物が表面
にイオン注入され、エッチングマスク層(6)はイオン注
入に対してマスクとして使用される。高いエミッタ効率
を受けるために１０１５乃至１０１６cm−２の比較的高
い照射密度でｎ型不純物イオンの注入が行われる。
イオン注入工程が終了すると全体の装置は外付酸化物層
で覆うことができる。その後、ベース領域の拡散がエミ
ッタ領域の拡散と共にドープ不純物を活性にすることに
よって行われる。
エミッタ接点(9)およびベース接点(10)を設け、個々に
これら接点対を有するように半導体ウエハを半導体チッ
プに分割すると第４図に示すようなプレーナトランジス
タが得られる。それらは通常の方法で個々に接続を形成
され、容器に密封される。
低抵抗のコレクタ端子を実現するために、この発明によ
る方法ではｎドープ半導体が使用されている。それは高
ドープ基体の一方の表面側に比較的低ドープの半導体層
を有している。ベース領域(8)はこの低ドープ半導体層
中に形成される。
【図面の簡単な説明】
第１図乃至第４図は本発明の製造方法の１実施例におけ
る種々の工程における半導体の断面図を示す。 (1)……酸化用マスク層、(2)……エミッタ区域、(3)…
…ベース区域、(4)……フォトレジストマスク、(5)……
エキストリンシックベース区域、(6)……エッチングマ
スク、(7)……エミッタ領域、(8)……ベース領域、(9)
……エミッタ接点、(10)……ベース接点、(11)……窒化
シリコン層、(12)……シリコン酸化物層、(13)……コレ
クタ領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−20675（ＪＰ，Ａ) 特開 昭57−172764（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ｎ型半導体ウエハのエミッタ区域(2)を低
    い加速電圧の注入イオンが貫通しない酸化用マスク層部
    分(1;11,12)によって覆い、その後、ベース区域全体(3)
    を画定するフォトレジストマスク(4)を付着し、 その後半導体ウエハに２回の連続するｐ型不純物イオン
    注入処理を施し、 その一方の工程においては露出されている酸化用マスク
    層部分(1;11,12)の外側のベース区域(5)に前記酸化用マ
    スク層部分(1;11,12)を貫通しない低い加速電圧および
    比較的高い照射密度でｐ型不純物イオンをイオン注入
    し、 その他方の工程においては同じｐ型不純物イオンをエミ
    ッタ区域(2)を覆っている酸化用マスク層部分(1;11,12)
    を貫通するような高い加速電圧および比較的低い照射密
    度でフォトレジストマスク(4)で画定されているベース
    区域全体(3)にイオン注入し、 フォトレジストマスク(4)を除去し、それに続いて酸化
    用マスク層部分(1;11,12)の外側のベース区域(5)を酸化
    用マスク層部分(1;11,12)のエッチングに対して耐える
    エッチングマスク層(6)で覆い、 エミッタ区域(2)を覆っている酸化用マスク層部分(1;1
    1,12)をエッチングによって除去して半導体表面のエミ
    ッタ区域(2)を露出させてそこにエミッタ領域(7)の導電
    型のドープ不純物をイオン注入し、 ドープ不純物を活性化して拡散してベース領域(8)およ
    びエミッタ領域(7)を形成し、 エミッタ領域(7)およびベース領域(8)のそれぞれに接点
    (9,10)を取付け、半導体ウエハが半導体チップに分割さ
    れる工程を具備していることを特徴とするｎ型半導体ウ
    エハ上のバイポーラプレーナトランジスタの製造方法。
  2. 【請求項２】シリコン窒化物の酸化用マスク層(11)が使
    用され、エッチングマスク層は酸化用マスク層部分(1;1
    1,12)の外側ベース区域(5)の半導体表面の熱酸化によっ
    て生成される特許請求の範囲第１項記載の方法。
  3. 【請求項３】半導体ウエハはその一方の表面に高比抵抗
    半導体層を備え、その高比抵抗半導体層中にベース領域
    (8)が形成される特許請求の範囲第１項または第２項記
    載の方法。
JP59019523A 1983-02-12 1984-02-07 バイポーラプレーナトランジスタの製造方法 Expired - Lifetime JPH0638420B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP83101346A EP0116654B1 (de) 1983-02-12 1983-02-12 Verfahren zum Herstellen von bipolaren Planartransistoren
EP83101346.1 1983-02-12

Publications (2)

Publication Number Publication Date
JPS59149055A JPS59149055A (ja) 1984-08-25
JPH0638420B2 true JPH0638420B2 (ja) 1994-05-18

Family

ID=8190291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59019523A Expired - Lifetime JPH0638420B2 (ja) 1983-02-12 1984-02-07 バイポーラプレーナトランジスタの製造方法

Country Status (4)

Country Link
US (1) US4483738A (ja)
EP (1) EP0116654B1 (ja)
JP (1) JPH0638420B2 (ja)
DE (1) DE3368344D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3369030D1 (en) * 1983-04-18 1987-02-12 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor
JPS60258964A (ja) * 1984-06-06 1985-12-20 Hitachi Ltd 半導体装置の製造方法
JPS6215864A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 太陽電池の製造方法
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
KR890005885A (ko) * 1987-09-26 1989-05-17 강진구 바이폴라 트랜지스터의 제조방법
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
SE1150065A1 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5377472A (en) * 1976-12-21 1978-07-08 Sony Corp Production of semiconductor device
JPS5420675A (en) * 1977-07-18 1979-02-16 Toshiba Corp Production of semiconductor device
CA1151295A (en) * 1979-07-31 1983-08-02 Alan Aitken Dual resistivity mos devices and method of fabrication
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
US4347654A (en) * 1980-06-18 1982-09-07 National Semiconductor Corporation Method of fabricating a high-frequency bipolar transistor structure utilizing permeation-etching
JPS5776873A (en) * 1980-10-30 1982-05-14 Nec Corp Manufacture of semiconductor device
JPS57139965A (en) * 1981-02-24 1982-08-30 Toshiba Corp Manufacture of semiconductor device
JPS57172764A (en) * 1981-04-17 1982-10-23 Oki Electric Ind Co Ltd Manufacture of semiconductor element
EP0071665B1 (de) * 1981-08-08 1986-04-16 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
JPS58106865A (ja) * 1981-12-19 1983-06-25 Oki Electric Ind Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JPS59149055A (ja) 1984-08-25
US4483738A (en) 1984-11-20
EP0116654B1 (de) 1986-12-10
DE3368344D1 (en) 1987-01-22
EP0116654A1 (de) 1984-08-29

Similar Documents

Publication Publication Date Title
JPH0697665B2 (ja) 集積回路構成体の製造方法
US4477965A (en) Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor
US4343080A (en) Method of producing a semiconductor device
EP0401786B1 (en) Method of manufacturing a lateral bipolar transistor
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US4507846A (en) Method for making complementary MOS semiconductor devices
JPH0638420B2 (ja) バイポーラプレーナトランジスタの製造方法
GB1577405A (en) High-frequency transistors
US5030581A (en) Method of fabricating a semiconductor apparatus
JP3336734B2 (ja) 素子分離領域の形成方法
JPH05267338A (ja) 半導体装置の製造方法
JPH05326680A (ja) 半導体装置の製造方法
JPH04116933A (ja) 半導体装置の製造方法
EP0313147A1 (en) Manufacturing process for high-frequency transistors
JPS6072228A (ja) 半導体基板への不純物ド−ピング方法
JPS58154266A (ja) 半導体装置の製造方法
JPH04233737A (ja) トランジスタの製造方法
JP3132023B2 (ja) 半導体装置の製造方法
JPH05243249A (ja) バイポーラトランジスタの製造方法
JP2770762B2 (ja) 半導体装置の製造方法
JPS5966168A (ja) 半導体装置の製法
JPH05235009A (ja) 半導体集積回路装置の製造方法
JPH0945703A (ja) 半導体装置の製造方法
JPH06140660A (ja) 半導体装置の形成方法および光電変換装置
JPH036844A (ja) 半導体収積回路の製造方法