JP3336734B2 - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JP3336734B2 JP3336734B2 JP08779694A JP8779694A JP3336734B2 JP 3336734 B2 JP3336734 B2 JP 3336734B2 JP 08779694 A JP08779694 A JP 08779694A JP 8779694 A JP8779694 A JP 8779694A JP 3336734 B2 JP3336734 B2 JP 3336734B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mask
- element isolation
- oxide film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスでのイオン注入方法によって形成される素子分離領
域の形成方法に関するものである。
セスでのイオン注入方法によって形成される素子分離領
域の形成方法に関するものである。
【０００２】
【従来の技術】従来、ＮＰＮバイポーラトランジスタで
は、コレクタのシリーズ抵抗を低減するため、Ｎ+ プラ
グイン拡散層をＮ+ 埋込層に達するようにコレクタ電極
の下部のエピタキシャル層に形成する。上記Ｎ+ プラグ
イン拡散層は以下のようにして形成する。まずイオン注
入のマスクをレジスト膜で形成する。その後それを用い
たイオン注入を行って、シリコン基板中にイオンを導入
する。上記イオン注入では、一般的に１Ｐ（ペタ）個／
ｃｍ2 〜１０Ｐ（ペタ）個／ｃｍ2 程度の高ドーズ量の
イオンを注入する。そのため、レジスト膜の表面に硬化
層（変質層）が厚く形成される。
は、コレクタのシリーズ抵抗を低減するため、Ｎ+ プラ
グイン拡散層をＮ+ 埋込層に達するようにコレクタ電極
の下部のエピタキシャル層に形成する。上記Ｎ+ プラグ
イン拡散層は以下のようにして形成する。まずイオン注
入のマスクをレジスト膜で形成する。その後それを用い
たイオン注入を行って、シリコン基板中にイオンを導入
する。上記イオン注入では、一般的に１Ｐ（ペタ）個／
ｃｍ2 〜１０Ｐ（ペタ）個／ｃｍ2 程度の高ドーズ量の
イオンを注入する。そのため、レジスト膜の表面に硬化
層（変質層）が厚く形成される。
【０００３】次に、従来の素子分離領域の形成方法を、
バイポーラトランジスタプロセスを一例にして、図４，
図５の形成工程図（その１），（その２）によって説明
する。
バイポーラトランジスタプロセスを一例にして、図４，
図５の形成工程図（その１），（その２）によって説明
する。
【０００４】図４の（１）に示すように、Ｐ型シリコン
基板１１１の上層にはＮ+ 型埋込層１１２が設けられて
いる。そしてＰ型シリコン基板１１１上にはＮ- 型エピ
タキシャル層１１３が堆積されている。またＮ- 型エピ
タキシャル層１１３の下層にはＮ+ 型埋込層１１２の不
純物が拡散されている。
基板１１１の上層にはＮ+ 型埋込層１１２が設けられて
いる。そしてＰ型シリコン基板１１１上にはＮ- 型エピ
タキシャル層１１３が堆積されている。またＮ- 型エピ
タキシャル層１１３の下層にはＮ+ 型埋込層１１２の不
純物が拡散されている。
【０００５】まず熱酸化法によって、上記Ｎ- 型エピタ
キシャル層１１３の表層を酸化して酸化シリコン膜１１
４を形成する。続いて減圧下での化学的気相成長（以下
減圧ＣＶＤと記す）法によって、窒化シリコン膜１１５
を成膜する。
キシャル層１１３の表層を酸化して酸化シリコン膜１１
４を形成する。続いて減圧下での化学的気相成長（以下
減圧ＣＶＤと記す）法によって、窒化シリコン膜１１５
を成膜する。
【０００６】さらに塗布技術によって、レジストからな
るマスク１１６を成膜する。その後リソグラフィー技術
によって、プラグイン拡散層を形成しようとする領域上
のマスク１１６に開口部１１７を形成する。
るマスク１１６を成膜する。その後リソグラフィー技術
によって、プラグイン拡散層を形成しようとする領域上
のマスク１１６に開口部１１７を形成する。
【０００７】続いてイオン注入法によって、開口部１１
７からＮ- 型エピタキシャル層１１３中にリンイオン
（Ｐ+ ）１１８を導入する。このときの打ち込み条件
は、リンイオンを１２０ｋｅＶで１０Ｐ（ペタ）個／ｃ
ｍ2 である。
７からＮ- 型エピタキシャル層１１３中にリンイオン
（Ｐ+ ）１１８を導入する。このときの打ち込み条件
は、リンイオンを１２０ｋｅＶで１０Ｐ（ペタ）個／ｃ
ｍ2 である。
【０００８】次いで図４の（２）に示すように、マスク
（１１６）の剥離処理を、酸素プラズマアッシング処理
とその後の硫酸過水を用いた洗浄処理とによって行う。
その後塗布技術によって、レジストからなるマスク１１
９を成膜する。続いてリソグラフィー技術によって、素
子分離拡散層を形成しようとする領域上のマスク１１９
に開口部１２０を形成する。そしてイオン注入法によっ
て、Ｎ- 型エピタキシャル層１１３の素子分離拡散層を
形成しようとする領域に、打ち込みエネルギーが５０ｋ
ｅＶ程度、ドーズ量が０．４Ｐ（ペタ）個／ｃｍ2 程度
の条件でホウ素イオン（Ｂ+ ）をイオン注入する。
（１１６）の剥離処理を、酸素プラズマアッシング処理
とその後の硫酸過水を用いた洗浄処理とによって行う。
その後塗布技術によって、レジストからなるマスク１１
９を成膜する。続いてリソグラフィー技術によって、素
子分離拡散層を形成しようとする領域上のマスク１１９
に開口部１２０を形成する。そしてイオン注入法によっ
て、Ｎ- 型エピタキシャル層１１３の素子分離拡散層を
形成しようとする領域に、打ち込みエネルギーが５０ｋ
ｅＶ程度、ドーズ量が０．４Ｐ（ペタ）個／ｃｍ2 程度
の条件でホウ素イオン（Ｂ+ ）をイオン注入する。
【０００９】次いで図４の（３）に示すように、マスク
（１１９）の剥離処理を、酸素プラズマアッシング処理
とその後の硫酸過水を用いた洗浄処理とによって行う。
そして窒素雰囲気中で活性化アニール処理を行って、Ｎ
- 型エピタキシャル層１１３中に導入したイオンを活性
化させる。その結果、プラグイン拡散層１２２と素子分
離拡散層１２３とが形成される。その際、素子分離拡散
層１２３はＰ型シリコン基板１１１に到達しなければな
らない。そのためには、イオン注入のドーズ量を高める
必要がある。または不純物を拡散させる際の活性化アニ
ール処理温度を高めるとともに処理時間を長くする必要
がある。
（１１９）の剥離処理を、酸素プラズマアッシング処理
とその後の硫酸過水を用いた洗浄処理とによって行う。
そして窒素雰囲気中で活性化アニール処理を行って、Ｎ
- 型エピタキシャル層１１３中に導入したイオンを活性
化させる。その結果、プラグイン拡散層１２２と素子分
離拡散層１２３とが形成される。その際、素子分離拡散
層１２３はＰ型シリコン基板１１１に到達しなければな
らない。そのためには、イオン注入のドーズ量を高める
必要がある。または不純物を拡散させる際の活性化アニ
ール処理温度を高めるとともに処理時間を長くする必要
がある。
【００１０】さらに図５の（４）に示すように、リソグ
ラフィー技術とドライエッチング（例えば反応性イオン
エッチング，リアクティブイオンエッチング等）とによ
って、Ｎ- 型エピタキシャル層１１３のアクティブ領域
上を除く部分の窒化シリコン膜１１５（２点鎖線で示す
部分）と酸化シリコン膜１１４（１点鎖線で示す部分）
とを除去する。さらにＮ- 型エピタキシャル層１１３の
上層（破線で示す部分）を除去する。
ラフィー技術とドライエッチング（例えば反応性イオン
エッチング，リアクティブイオンエッチング等）とによ
って、Ｎ- 型エピタキシャル層１１３のアクティブ領域
上を除く部分の窒化シリコン膜１１５（２点鎖線で示す
部分）と酸化シリコン膜１１４（１点鎖線で示す部分）
とを除去する。さらにＮ- 型エピタキシャル層１１３の
上層（破線で示す部分）を除去する。
【００１１】続いて図５の（５）に示すように、９５０
℃のパイロジェニック酸化法によって、Ｎ- 型エピタキ
シャル層１１３の上層にＬＯＣＯＳ酸化膜１２４をおよ
そ１μｍ程度の厚さに成長させる。
℃のパイロジェニック酸化法によって、Ｎ- 型エピタキ
シャル層１１３の上層にＬＯＣＯＳ酸化膜１２４をおよ
そ１μｍ程度の厚さに成長させる。
【００１２】
【発明が解決しようとする課題】高ドーズ量のイオンを
注入する上記イオン注入法で用いたレジスト膜の剥離処
理は、酸素プラズマアッシング処理とその後に行う硫酸
過水を用いた洗浄処理とによる。しかしながら、上記処
理では、レジスト膜を完全に剥離することは難しい。そ
のため、シリコン基板上に残ったレジストによって、そ
のシリコン基板が汚染される。そのため、その後に形成
したトランジスタ，キャパシタ，ダイオード等の信頼性
不良の増加、歩留りの低下を来している。
注入する上記イオン注入法で用いたレジスト膜の剥離処
理は、酸素プラズマアッシング処理とその後に行う硫酸
過水を用いた洗浄処理とによる。しかしながら、上記処
理では、レジスト膜を完全に剥離することは難しい。そ
のため、シリコン基板上に残ったレジストによって、そ
のシリコン基板が汚染される。そのため、その後に形成
したトランジスタ，キャパシタ，ダイオード等の信頼性
不良の増加、歩留りの低下を来している。
【００１３】また、上記素子分離領域の形成方法では、
素子分離拡散層を形成するためのイオン注入時のドーズ
量を高めた場合に、シリコン基板にイオン注入時の損傷
に起因する結晶欠陥を多発させることになる。そのた
め、トランジスタを形成した際のトランジスタ耐圧の確
保が困難になり、信頼性不良が発生することになる。ま
た、活性化アニール処理を高温で長時間にわたって行っ
た場合には、Ｎ+ 埋込層が不必要に大きくなる。そのた
め、トランジスタサイズが大きくなる。
素子分離拡散層を形成するためのイオン注入時のドーズ
量を高めた場合に、シリコン基板にイオン注入時の損傷
に起因する結晶欠陥を多発させることになる。そのた
め、トランジスタを形成した際のトランジスタ耐圧の確
保が困難になり、信頼性不良が発生することになる。ま
た、活性化アニール処理を高温で長時間にわたって行っ
た場合には、Ｎ+ 埋込層が不必要に大きくなる。そのた
め、トランジスタサイズが大きくなる。
【００１４】本発明は、イオン注入に用いたマスクによ
る汚染を防止したイオン注入方法により信頼性の高い素
子分離領域の形成方法を提供することを目的とする。
る汚染を防止したイオン注入方法により信頼性の高い素
子分離領域の形成方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた素子分離領域の形成方法である。
成するためになされた素子分離領域の形成方法である。
【００１６】本発明の素子分離領域の形成方法は、ま
ず、素子分離領域を形成しようとする領域を除くシリコ
ン基板上に酸化防止膜を形成する。続いてそれをマスク
にしたエッチングによってシリコン基板の上層を除去し
た後、酸化防止膜側の全面に酸化シリコン膜を形成す
る。次いで酸化シリコン膜上にマスクを形成して、素子
分離拡散層を形成しようとする領域上のマスクに第１開
口部を設ける。そして第１開口部から酸化シリコン膜を
通してシリコン基板中にＰ型の第１不純物を導入する。
その後マスクを除去してから、高濃度拡散層を形成しよ
うとする領域上の酸化シリコン膜に第２開口部を設け
る。続いて酸化防止膜とその上部の酸化シリコン膜とを
マスクにしたイオン注入法によって、第２開口部からシ
リコン基板にＮ型の第２不純物を導入するとともに、第
１不純物の導入領域よりも低濃度になるように酸化シリ
コン膜のみの部分を通してシリコン基板の素子分離領域
を形成しようとする領域にＮ型の第２不純物を導入す
る。その後酸化シリコン膜を除去してから、酸化防止膜
をマスクにした熱酸化処理を行ってシリコン基板の上層
の露出している部分に素子分離領域を形成する。
ず、素子分離領域を形成しようとする領域を除くシリコ
ン基板上に酸化防止膜を形成する。続いてそれをマスク
にしたエッチングによってシリコン基板の上層を除去し
た後、酸化防止膜側の全面に酸化シリコン膜を形成す
る。次いで酸化シリコン膜上にマスクを形成して、素子
分離拡散層を形成しようとする領域上のマスクに第１開
口部を設ける。そして第１開口部から酸化シリコン膜を
通してシリコン基板中にＰ型の第１不純物を導入する。
その後マスクを除去してから、高濃度拡散層を形成しよ
うとする領域上の酸化シリコン膜に第２開口部を設け
る。続いて酸化防止膜とその上部の酸化シリコン膜とを
マスクにしたイオン注入法によって、第２開口部からシ
リコン基板にＮ型の第２不純物を導入するとともに、第
１不純物の導入領域よりも低濃度になるように酸化シリ
コン膜のみの部分を通してシリコン基板の素子分離領域
を形成しようとする領域にＮ型の第２不純物を導入す
る。その後酸化シリコン膜を除去してから、酸化防止膜
をマスクにした熱酸化処理を行ってシリコン基板の上層
の露出している部分に素子分離領域を形成する。
【００１７】
【作用】上記素子分離領域の形成方法では、シリコン基
板の上層を除去した部分から酸化シリコン膜を通して第
１不純物を導入することから、シリコン基板表面から所
定の深さに達するように導入する第１不純物のドーズ量
を抑えることができる。このため、シリコン基板に発生
しようとする結晶欠陥が抑えられる。
板の上層を除去した部分から酸化シリコン膜を通して第
１不純物を導入することから、シリコン基板表面から所
定の深さに達するように導入する第１不純物のドーズ量
を抑えることができる。このため、シリコン基板に発生
しようとする結晶欠陥が抑えられる。
【００１８】高濃度イオン注入時のマスクにレジストを
用いないで酸化防止膜とその上部の酸化シリコン膜とを
用いることから、マスクはエッチングで除去できないよ
うな状態に変質しない。そのため、イオン注入後のエッ
チングによって、マスクは容易に除去される。またレジ
ストを用いないのでイオン注入後のレジスト除去残りが
発生しない。高濃度イオン注入時に、酸化防止膜が形成
されていない領域では、酸化シリコン膜のみの部分を通
してシリコン基板に第２不純物が導入されることから、
その注入領域は低濃度の不純物濃度になる。したがっ
て、熱酸化処理時に生成される素子分離領域の下面側に
低濃度拡散層が形成される。
用いないで酸化防止膜とその上部の酸化シリコン膜とを
用いることから、マスクはエッチングで除去できないよ
うな状態に変質しない。そのため、イオン注入後のエッ
チングによって、マスクは容易に除去される。またレジ
ストを用いないのでイオン注入後のレジスト除去残りが
発生しない。高濃度イオン注入時に、酸化防止膜が形成
されていない領域では、酸化シリコン膜のみの部分を通
してシリコン基板に第２不純物が導入されることから、
その注入領域は低濃度の不純物濃度になる。したがっ
て、熱酸化処理時に生成される素子分離領域の下面側に
低濃度拡散層が形成される。
【００１９】
【実施例】まず本発明の素子分離領域の形成方法に用い
るイオン注入工程を、図１のイオン注入工程図によって
説明する。
るイオン注入工程を、図１のイオン注入工程図によって
説明する。
【００２０】図１の（１）に示す第１工程では、例えば
熱酸化法，化学的気相成長（以下ＣＶＤと記す）法等の
膜形成技術によって、シリコン基板１１上に酸化シリコ
ン膜１２を形成する。
熱酸化法，化学的気相成長（以下ＣＶＤと記す）法等の
膜形成技術によって、シリコン基板１１上に酸化シリコ
ン膜１２を形成する。
【００２１】その後、図１の（２）に示すように、リソ
グラフィー技術とエッチングとによって、酸化シリコン
膜（１２）をパターニングして酸化シリコンからなるマ
スク１３を形成する。
グラフィー技術とエッチングとによって、酸化シリコン
膜（１２）をパターニングして酸化シリコンからなるマ
スク１３を形成する。
【００２２】次いで図１の（３）に示す第２工程を行
う。この工程では、マスク１３を用いたイオン注入法に
よって、シリコン基板１１に不純物１４を導入する。こ
の不純物１４としては、例えばＰ型不純物であればホウ
素（Ｂ+ ）、Ｎ型不純物であれば、リン（Ｐ+ ），アン
チモン（Ｓｂ+ ），ヒ素（Ａｓ+ ）等を用いる。
う。この工程では、マスク１３を用いたイオン注入法に
よって、シリコン基板１１に不純物１４を導入する。こ
の不純物１４としては、例えばＰ型不純物であればホウ
素（Ｂ+ ）、Ｎ型不純物であれば、リン（Ｐ+ ），アン
チモン（Ｓｂ+ ），ヒ素（Ａｓ+ ）等を用いる。
【００２３】上記イオン注入方法では、高ドース量で不
純物１４をイオン注入しても、酸化シリコンマスク１３
はエッチングで除去できないような状態に変質しない。
そのため、イオン注入後のエッチングによって、酸化シ
リコンマスク１３は容易に除去される。
純物１４をイオン注入しても、酸化シリコンマスク１３
はエッチングで除去できないような状態に変質しない。
そのため、イオン注入後のエッチングによって、酸化シ
リコンマスク１３は容易に除去される。
【００２４】次に本発明に係る素子分離領域の形成方法
の実施例を、ＮＰＮバイポーラトランジスタの素子分離
プロセスに適用した例で、図２，図３の形成工程図（そ
の１），（その２）によって説明する。
の実施例を、ＮＰＮバイポーラトランジスタの素子分離
プロセスに適用した例で、図２，図３の形成工程図（そ
の１），（その２）によって説明する。
【００２５】図２の（１）に示すように、シリコン基板
２０は以下のように形成されている。すなわち、Ｐ型シ
リコン基板２１の上層の一部分に、Ｎ型埋込層２２が形
成されている。さらに上記Ｐ型シリコン基板２１の上に
はＮ- 型エピタキシャル層（以下エピタキシャル層と記
す）２３が堆積されている。そのエピタキシャル層２３
の下層側にも上記Ｎ型埋込層２２の不純物が拡散されて
いる。
２０は以下のように形成されている。すなわち、Ｐ型シ
リコン基板２１の上層の一部分に、Ｎ型埋込層２２が形
成されている。さらに上記Ｐ型シリコン基板２１の上に
はＮ- 型エピタキシャル層（以下エピタキシャル層と記
す）２３が堆積されている。そのエピタキシャル層２３
の下層側にも上記Ｎ型埋込層２２の不純物が拡散されて
いる。
【００２６】そして第１工程では、例えば熱酸化法によ
って、エピタキシャル層２３の表層に、例えば厚さが５
０ｎｍ程度のパッド酸化膜２４を形成する。その後ＣＶ
Ｄ法，蒸着法，スパッタ法等の成膜技術（ここでは、例
えば減圧ＣＶＤ法）によって、上記パッド酸化膜２４上
に酸化防止膜２５を形成する。この酸化防止膜２５は窒
化シリコン膜からなり、およそ１００ｎｍの厚さに形成
される。
って、エピタキシャル層２３の表層に、例えば厚さが５
０ｎｍ程度のパッド酸化膜２４を形成する。その後ＣＶ
Ｄ法，蒸着法，スパッタ法等の成膜技術（ここでは、例
えば減圧ＣＶＤ法）によって、上記パッド酸化膜２４上
に酸化防止膜２５を形成する。この酸化防止膜２５は窒
化シリコン膜からなり、およそ１００ｎｍの厚さに形成
される。
【００２７】その後、リソグラフィー技術とエッチング
とによって、酸化防止膜２５をパターニングして素子分
離領域を形成しようとする領域２６上の酸化防止膜２５
を除去する。
とによって、酸化防止膜２５をパターニングして素子分
離領域を形成しようとする領域２６上の酸化防止膜２５
を除去する。
【００２８】次いで図２の（２）に示す第２工程を行
う。この工程では、酸化防止膜２５をマスクにしたドラ
イエッチングによって、上記酸化防止膜２５を除去した
部分の下方の上記パッド酸化膜２４（２点鎖線で示す部
分）を除去する。さらにその下方におけるシリコン基板
２０のエピタキシャル層２３（１点鎖線で示す部分）の
上層をおよそ０．５μｍ程度の深さだけ除去する。
う。この工程では、酸化防止膜２５をマスクにしたドラ
イエッチングによって、上記酸化防止膜２５を除去した
部分の下方の上記パッド酸化膜２４（２点鎖線で示す部
分）を除去する。さらにその下方におけるシリコン基板
２０のエピタキシャル層２３（１点鎖線で示す部分）の
上層をおよそ０．５μｍ程度の深さだけ除去する。
【００２９】続いて図２の（３）に示す第３工程を行
う。この工程では、ＣＶＤ法，蒸着法，スパッタ法等の
成膜技術〔ここでは、例えばテトラエトキシシラン（Ｔ
ＥＯＳ）を用いたプラズマＣＶＤ法〕によって、酸化防
止膜２５側のシリコン基板２０の表面を覆う状態に酸化
シリコン膜２７を例えば４００ｎｍ程度の厚さに堆積す
る。
う。この工程では、ＣＶＤ法，蒸着法，スパッタ法等の
成膜技術〔ここでは、例えばテトラエトキシシラン（Ｔ
ＥＯＳ）を用いたプラズマＣＶＤ法〕によって、酸化防
止膜２５側のシリコン基板２０の表面を覆う状態に酸化
シリコン膜２７を例えば４００ｎｍ程度の厚さに堆積す
る。
【００３０】その後図２の（４）に示す第４工程を行
う。この工程では、塗布技術によって上記酸化シリコン
膜２７上にレジストからなるマスク２８を形成する。続
いてリソグラフィー技術によって、素子分離拡散層を形
成しようとする領域２９上のマスク２８に第１開口部３
０を形成する。
う。この工程では、塗布技術によって上記酸化シリコン
膜２７上にレジストからなるマスク２８を形成する。続
いてリソグラフィー技術によって、素子分離拡散層を形
成しようとする領域２９上のマスク２８に第１開口部３
０を形成する。
【００３１】そして図３の（５）に示す第５工程を行
う。この工程では、イオン注入法，プラズマドーピング
法等の不純物導入技術（ここでは、例えばイオン注入
法）によって、第１開口部３０から酸化シリコン膜２７
を通してエピタキシャル層２３中に第１不純物３１を導
入する。第１不純物３１には、例えばＰ型不純物のホウ
素イオン（Ｂ+ ）を用いる。なお、Ｎ型不純物を導入す
る場合には、リンイオン（Ｐ+ ），アンチモンイオン
（Ｓｂ+ ），ヒ素イオン（Ａｓ+ ）等を用いる。第１不
純物３１にホウ素（Ｂ+ ）を用いた場合には、打ち込み
エネルギーを２００ｋｅＶ、ドーズ量を０．２Ｐ（ペ
タ）個／ｃｍ2 程度に設定してイオン注入を行う。
う。この工程では、イオン注入法，プラズマドーピング
法等の不純物導入技術（ここでは、例えばイオン注入
法）によって、第１開口部３０から酸化シリコン膜２７
を通してエピタキシャル層２３中に第１不純物３１を導
入する。第１不純物３１には、例えばＰ型不純物のホウ
素イオン（Ｂ+ ）を用いる。なお、Ｎ型不純物を導入す
る場合には、リンイオン（Ｐ+ ），アンチモンイオン
（Ｓｂ+ ），ヒ素イオン（Ａｓ+ ）等を用いる。第１不
純物３１にホウ素（Ｂ+ ）を用いた場合には、打ち込み
エネルギーを２００ｋｅＶ、ドーズ量を０．２Ｐ（ペ
タ）個／ｃｍ2 程度に設定してイオン注入を行う。
【００３２】さらに図３の（６）に示す第６工程を行
う。この工程では、上記イオン注入で用いたマスク（２
８）を、例えば、酸素プラズマによるアッシング処理お
よび洗浄処理によって除去する。またはレジスト剥離液
を用いたウェット処理によって除去してもよい。
う。この工程では、上記イオン注入で用いたマスク（２
８）を、例えば、酸素プラズマによるアッシング処理お
よび洗浄処理によって除去する。またはレジスト剥離液
を用いたウェット処理によって除去してもよい。
【００３３】その後リソグラフィー技術とエッチングと
によって、高濃度拡散層を形成しようとする領域３２上
の上記酸化シリコン膜２７に第２開口部３３を形成す
る。そしてイオン注入法によって、エピタキシャル層２
３中に第２不純物３４を導入する。上記第２不純物３４
には、例えばＮ型不純物のリンイオン（Ｐ+ ），アンチ
モンイオン（Ｓｂ+ ），ヒ素イオン（Ａｓ+ ）等を用い
る。ここでは、リンイオン（Ｐ+ ）を用いた。そのとき
のイオン注入条件としては、打ち込みエネルギーを１５
０ｅｋＶ、ドーズ量を５Ｐ（ペタ）個／ｃｍ2 に設定さ
れる。その結果、パッド酸化膜２４と酸化防止膜２５と
を通してエピタキシャル層２３中に第２不純物３４が注
入された領域は高濃度になる。同時に、酸化シリコン膜
２７のみの部分を通してエピタキシャル層２３中に第２
不純物３４が注入された領域は低濃度になる。なお、第
２不純物にＰ型不純物を用いる場合には、ホウ素イオン
（Ｂ+ ）を注入する。
によって、高濃度拡散層を形成しようとする領域３２上
の上記酸化シリコン膜２７に第２開口部３３を形成す
る。そしてイオン注入法によって、エピタキシャル層２
３中に第２不純物３４を導入する。上記第２不純物３４
には、例えばＮ型不純物のリンイオン（Ｐ+ ），アンチ
モンイオン（Ｓｂ+ ），ヒ素イオン（Ａｓ+ ）等を用い
る。ここでは、リンイオン（Ｐ+ ）を用いた。そのとき
のイオン注入条件としては、打ち込みエネルギーを１５
０ｅｋＶ、ドーズ量を５Ｐ（ペタ）個／ｃｍ2 に設定さ
れる。その結果、パッド酸化膜２４と酸化防止膜２５と
を通してエピタキシャル層２３中に第２不純物３４が注
入された領域は高濃度になる。同時に、酸化シリコン膜
２７のみの部分を通してエピタキシャル層２３中に第２
不純物３４が注入された領域は低濃度になる。なお、第
２不純物にＰ型不純物を用いる場合には、ホウ素イオン
（Ｂ+ ）を注入する。
【００３４】そして、図３の（７）に示すように、窒素
雰囲気中で１１００℃、６０分程度の活性化アニール処
理を行って、第２不純物（３４）をエピタキシャル層２
３中に拡散して低濃度拡散層３５と高濃度拡散層３６と
を形成する。同時に第１不純物（３１）をエピタキシャ
ル層２３の表面から所定の深さ、すなわち、Ｐ型シリコ
ン基板２１に達する深さに拡散して素子分離拡散層３７
を形成する。上記高濃度拡散層３６は、ＮＰＮバイポー
ラトランジスタプロセスにおいてＮ型埋込層２２に接続
するプラグイン拡散層になる。
雰囲気中で１１００℃、６０分程度の活性化アニール処
理を行って、第２不純物（３４）をエピタキシャル層２
３中に拡散して低濃度拡散層３５と高濃度拡散層３６と
を形成する。同時に第１不純物（３１）をエピタキシャ
ル層２３の表面から所定の深さ、すなわち、Ｐ型シリコ
ン基板２１に達する深さに拡散して素子分離拡散層３７
を形成する。上記高濃度拡散層３６は、ＮＰＮバイポー
ラトランジスタプロセスにおいてＮ型埋込層２２に接続
するプラグイン拡散層になる。
【００３５】その後図３の（８）に示す第７工程を行
う。この工程では、例えばフッ酸によるウェットエッチ
ングによって、酸化シリコン膜（２７）を除去する。そ
の後、酸化防止膜２５をマスクにした熱酸化処理（ＬＯ
ＣＯＳ酸化）を行って、露出しているエピタキシャル層
２３の上層部分に素子分離領域３８を形成する。その厚
さは例えば１μｍ程度に形成される。
う。この工程では、例えばフッ酸によるウェットエッチ
ングによって、酸化シリコン膜（２７）を除去する。そ
の後、酸化防止膜２５をマスクにした熱酸化処理（ＬＯ
ＣＯＳ酸化）を行って、露出しているエピタキシャル層
２３の上層部分に素子分離領域３８を形成する。その厚
さは例えば１μｍ程度に形成される。
【００３６】上記素子分離領域の形成方法では、シリコ
ン基板２０のエピタキシャル層２３の上層を除去した部
分から第１不純物３１を導入することから、エピタキシ
ャル層２３の表面から所定の深さに達するように導入す
る第１不純物のドーズ量を抑えることができる。このた
め、エピタキシャル層２３に発生しようとする結晶欠陥
が抑えられる。また、第１開口部３０におけるエピタキ
シャル層２３の上層が除去されていることから、素子分
離拡散層３７は深い位置にまで形成される。
ン基板２０のエピタキシャル層２３の上層を除去した部
分から第１不純物３１を導入することから、エピタキシ
ャル層２３の表面から所定の深さに達するように導入す
る第１不純物のドーズ量を抑えることができる。このた
め、エピタキシャル層２３に発生しようとする結晶欠陥
が抑えられる。また、第１開口部３０におけるエピタキ
シャル層２３の上層が除去されていることから、素子分
離拡散層３７は深い位置にまで形成される。
【００３７】また、高濃度イオン注入時のマスクにレジ
ストを用いないで酸化防止膜２５とその上部の酸化シリ
コン膜２７とを用いることから、イオン注入後のレジス
ト除去残りがなくなる。高濃度イオン注入時に、酸化防
止膜２５が形成されていない領域では、酸化シリコン膜
２７のみの部分を通してエピタキシャル層２３に第２不
純物３４が導入されることから、その注入領域は低濃度
の不純物濃度になる。したがって、熱酸化処理時に生成
される素子分離領域３８の下面側に、エピタキシャル層
２３よりは濃度が高い低濃度拡散層３５が形成される。
そのため、従来よりもバイポーラトランジスタのベース
領域と素子分離拡散層３７との距離を縮めても、ベース
領域と素子分離拡散層３７と間の耐圧は確保される。そ
れとともに寄生トランジスタの電流利得ｈFEを抑える。
ストを用いないで酸化防止膜２５とその上部の酸化シリ
コン膜２７とを用いることから、イオン注入後のレジス
ト除去残りがなくなる。高濃度イオン注入時に、酸化防
止膜２５が形成されていない領域では、酸化シリコン膜
２７のみの部分を通してエピタキシャル層２３に第２不
純物３４が導入されることから、その注入領域は低濃度
の不純物濃度になる。したがって、熱酸化処理時に生成
される素子分離領域３８の下面側に、エピタキシャル層
２３よりは濃度が高い低濃度拡散層３５が形成される。
そのため、従来よりもバイポーラトランジスタのベース
領域と素子分離拡散層３７との距離を縮めても、ベース
領域と素子分離拡散層３７と間の耐圧は確保される。そ
れとともに寄生トランジスタの電流利得ｈFEを抑える。
【００３８】上記プロセスを行った後、ＮＰＮバイポー
ラトランジスタを形成するには、通常のプロセスによっ
て行えばよい。図示はしないが、すなわち、例えば、リ
ソグラフィー技術によってイオン注入マスクを形成，イ
オン注入法による所定の不純物を導入，導入した不純物
を活性化アニール処理する等の処理を行うことによっ
て、ベース領域，エミッタ領域，グラフトベース領域等
を形成すればよい。
ラトランジスタを形成するには、通常のプロセスによっ
て行えばよい。図示はしないが、すなわち、例えば、リ
ソグラフィー技術によってイオン注入マスクを形成，イ
オン注入法による所定の不純物を導入，導入した不純物
を活性化アニール処理する等の処理を行うことによっ
て、ベース領域，エミッタ領域，グラフトベース領域等
を形成すればよい。
【００３９】
【発明の効果】以上、説明したように本発明によれば、
シリコン基板の上層を除去した部分から酸化シリコン膜
を通して第１不純物を導入するので、シリコン基板表面
から所定の深さに達するように導入する第１不純物のド
ーズ量を抑えることができる。このため、シリコン基板
に発生しようとする結晶欠陥を抑えることができる。ま
た、第１開口部におけるエピタキシャル層の上層が除去
されるので、素子分離拡散層は深い位置にまで形成する
ことができる。
シリコン基板の上層を除去した部分から酸化シリコン膜
を通して第１不純物を導入するので、シリコン基板表面
から所定の深さに達するように導入する第１不純物のド
ーズ量を抑えることができる。このため、シリコン基板
に発生しようとする結晶欠陥を抑えることができる。ま
た、第１開口部におけるエピタキシャル層の上層が除去
されるので、素子分離拡散層は深い位置にまで形成する
ことができる。
【００４０】さらに、高濃度イオン注入時のマスクにレ
ジストを用いないで酸化防止膜とその上部の酸化シリコ
ン膜とを用いるので、マスクの除去残りがなくなる。し
たがって、マスクの除去残りによるシリコン基板の汚染
は発生しない。よって、イオン注入工程の信頼性の向上
が図れる。高濃度イオン注入時に、酸化防止膜が形成さ
れていない領域では、酸化シリコン膜のみの部分を通し
てシリコン基板に第２不純物が導入されるので、その注
入領域は低濃度の不純物濃度になる。したがって、熱酸
化処理時に生成される素子分離領域の下面側に低濃度拡
散層を形成することができる。
ジストを用いないで酸化防止膜とその上部の酸化シリコ
ン膜とを用いるので、マスクの除去残りがなくなる。し
たがって、マスクの除去残りによるシリコン基板の汚染
は発生しない。よって、イオン注入工程の信頼性の向上
が図れる。高濃度イオン注入時に、酸化防止膜が形成さ
れていない領域では、酸化シリコン膜のみの部分を通し
てシリコン基板に第２不純物が導入されるので、その注
入領域は低濃度の不純物濃度になる。したがって、熱酸
化処理時に生成される素子分離領域の下面側に低濃度拡
散層を形成することができる。
【図面の簡単な説明】
【図１】本発明で用いるイオン注入方法を説明するイオ
ン注入工程図である。
ン注入工程図である。
【図２】本発明の実施例の形成工程図（その１）であ
る。
る。
【図３】本発明の実施例の形成工程図（その２）であ
る。
る。
【図４】従来例の形成工程図（その１）である。
【図５】従来例の形成工程図（その２）である。
１１…シリコン基板、１２…酸化シリコン膜、１３…マ
スク、１４…不純物、２０…シリコン基板、２１…Ｐ型
シリコン基板、２５…酸化防止膜、２６…素子分離領域
を形成しようとする領域、２７…酸化シリコン膜、２８
…マスク、２９…素子分離拡散層を形成しようとする領
域、３０…第１開口部、３１…第１不純物、３２…高濃
度拡散層を形成しようとする領域、３３…第２開口部、
３４…第２不純物、３５ 低濃度拡散層、３６…高濃度
拡散層、３７…素子分離拡散層、３８…素子分離領域
スク、１４…不純物、２０…シリコン基板、２１…Ｐ型
シリコン基板、２５…酸化防止膜、２６…素子分離領域
を形成しようとする領域、２７…酸化シリコン膜、２８
…マスク、２９…素子分離拡散層を形成しようとする領
域、３０…第１開口部、３１…第１不純物、３２…高濃
度拡散層を形成しようとする領域、３３…第２開口部、
３４…第２不純物、３５ 低濃度拡散層、３６…高濃度
拡散層、３７…素子分離拡散層、３８…素子分離領域
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/265 H01L 21/266
Claims (1)
- 【請求項１】 シリコン基板上に酸化防止膜を形成した
後、素子分離領域を形成しようとする領域上の該酸化防
止膜を除去する第１工程と、 前記酸化防止膜をマスクにしたエッチングによって前記
シリコン基板の上層を除去する第２工程と、 前記酸化防止膜側の全面に酸化シリコン膜を形成する第
３工程と、 前記酸化シリコン膜上にマスクを形成して、素子分離拡
散層を形成しようとする領域上の該マスクに第１開口部
を設ける第４工程と、 前記第１開口部から前記酸化シリコン膜を通して前記シ
リコン基板中に素子分離用のＰ型の第１不純物を導入す
る第５工程と、 前記マスクを除去した後、高濃度拡散層を形成しようと
する領域上の前記酸化シリコン膜に第２開口部を設け、
前記酸化防止膜とその上部の酸化シリコン膜とをマスク
にしたイオン注入法によって、該第２開口部からシリコ
ン基板にＮ型の第２不純物を導入するとともに、前記第
１不純物の導入領域よりも低濃度になるように該酸化シ
リコン膜のみの部分を通してシリコン基板の素子分離領
域を形成しようとする領域にＮ型の第２不純物を導入す
る第６工程と、 前記酸化シリコン膜を除去した後、前記酸化防止膜をマ
スクにした熱酸化処理を行って、前記シリコン基板の上
層の露出している部分に素子分離領域を形成する第７工
程とからなることを特徴とする素子分離領域の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08779694A JP3336734B2 (ja) | 1994-03-31 | 1994-03-31 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08779694A JP3336734B2 (ja) | 1994-03-31 | 1994-03-31 | 素子分離領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273186A JPH07273186A (ja) | 1995-10-20 |
| JP3336734B2 true JP3336734B2 (ja) | 2002-10-21 |
Family
ID=13924949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08779694A Expired - Fee Related JP3336734B2 (ja) | 1994-03-31 | 1994-03-31 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336734B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151294A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 器件隔离结构及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4984379B2 (ja) * | 2004-07-23 | 2012-07-25 | ソニー株式会社 | 素子分離領域を有する半導体装置とその製造方法 |
-
1994
- 1994-03-31 JP JP08779694A patent/JP3336734B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151294A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 器件隔离结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07273186A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| EP0094482B1 (en) | Fabrication process for a shallow emitter, narrow intrinsic base transistor | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JP3336734B2 (ja) | 素子分離領域の形成方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| EP0378164B1 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2903881B2 (ja) | 半導体装置の製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP3241150B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP3663238B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3207551B2 (ja) | 半導体装置の製造方法 | |
| JP3132023B2 (ja) | 半導体装置の製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| JPH0927562A (ja) | 集積回路の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08264554A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |