JPH08264554A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 不純物のイオン注入によるレジスト剥離の際
に生じるレジスト残りや金属汚染等のコンタミによる特
性劣化、信頼性の低下を回避し、ノックオン現象による
フォトレジストマスクの構成原子の半導体基板等への侵
入を防止する。 【構成】 ｐ形のシリコン基板１中に高濃度の埋め込み
層２を形成した後、エピタキシャル成長法によって埋め
込み層２上に低濃度のコレクタ領域３を形成する。その
後、コレクタ領域３上にパッド用の熱酸化膜４を介して
ＳｉＮ膜５を形成した後、選択酸化を施して、素子分離
領域となる部分にフィールド絶縁層７を形成する。その
後、上層のＳｉＮ膜７を残した状態で、フォトレジスト
９によるマスクを形成した後、該マスクの窓９ａを通し
て不純物を選択的にイオン注入してコレクタ取出し領域
１０を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方
法、例えばエミッタ領域，ベース領域及びコレクタ領域
が縦方向に形成されたバイポーラトランジスタの作製に
おいて好適な半導体装置の製造方法に関する。

【０００２】

【従来の技術】一般に、ｎｐｎトランジスタにおけるコ
レクタ領域は、低不純物濃度の領域と、コレクタの直列
抵抗の低減を目的とした高濃度の埋め込み領域からなる
が、更に、コレクタの直列抵抗を低減させるために、コ
レクタの取り出しとして、コレクタ電極と埋め込み領域
とを高濃度に接合するいわゆるプラグ・イン（Ｐｌｕｇ
Ｉｎ）を形成することがある。このプラグ・インは、一
般にコレクタ取出し領域として称されている。

【０００３】このコレクタ取出し領域の形成は、不純物
のイオン注入によって行なわれるが、埋め込み領域に到
達するに十分な、高エネルギー及び高注入量が必要であ
る。

【０００４】ここで、従来のｎｐｎトランジスタの製造
方法を図６〜図８に基づいて説明する。

【０００５】まず、図６Ａに示すように、例えばｐ形の
シリコン基板１０１上にｎ形の不純物導入による埋め込
み層１０２を形成する。その後、エピタキシャル成長法
にてシリコン基板１０１上にｎ形のエピタキシャル層１
０３を堆積する。その後、熱酸化を施してエピタキシャ
ル層１０３表面上にパッド用の熱酸化膜１０４を成長さ
せ、続いて、全面にＳｉＮ膜１０５を堆積した後、該Ｓ
ｉＮ膜１０５をパターニングして素子形成領域となる部
分にＳｉＮ膜１０５を残す。

【０００６】次に、図６Ｂに示すように、全面にフォト
レジスト１０６を形成した後、露光・現像を行なって、
素子分離領域となる部分に窓１０６ａを有するフォトレ
ジスト１０６によるマスクを形成する。その後、該マス
クの窓１０６ａを通して、素子分離領域を形成するため
のｐ形不純物（例えばボロン（Ｂ））のイオン注入を行
なう。

【０００７】次に、図６Ｃに示すように、選択酸化処理
を行なう。このとき、ＳｉＮ膜１０５が形成されていな
い部分、即ち素子分離領域にフィールド絶縁層１０７が
選択的に形成される。また、この選択酸化処理によっ
て、上記イオン注入によって導入されたｐ形不純物が拡
散してｐ形の素子分離領域１０８が形成される。

【０００８】次に、図７Ａに示すように、上層のＳｉＮ
膜１０５を除去した後、全面にフォトレジスト１０９を
形成し、その後、該フォトレジスト１０９に対し、露光
・現像を行なって、コレクタ取出し領域となる部分に窓
１０９ａを有するフォトレジスト１０９によるマスクを
形成する。その後、該マスクの窓１０９ａを通して、コ
レクタ取出し領域を形成するためのｎ形不純物（例えば
リン（Ｐ））のイオン注入を行なう。

【０００９】次に、図７Ｂに示すように、上記フォトレ
ジスト１０９ａを除去した後、活性化処理（熱処理）し
て、エピタキシャル層３の表面にｎ形のコレクタ取出し
領域１１０を形成する。その後、全面にフォトレジスト
１１１を形成した後、該フォトレジスト１１１に対し、
露光・現像を行なって、ベース領域となる部分に窓１１
１ａを有するフォトレジスト１１１によるマスクを形成
する。その後、該マスクの窓１１１ａを通して、ベース
領域を形成するためのｐ形不純物（例えばボロン
（Ｂ））のイオン注入を行なう。

【００１０】次に、図７Ｃに示すように、上記フォトレ
ジスト１１１を除去した後、活性化処理（熱処理）し
て、エピタキシャル層３の表面にｐ形のベース領域１１
２を形成する。その後、全面にフォトレジスト１３を形
成した後、該フォトレジスト１３に対し、露光・現像を
行なって、エミッタ領域となる部分に窓１３ａを有する
フォトレジスト１３によるマスクを形成する。その後、
該マスクの窓１３ａを通して、エミッタ領域を形成する
ためのｎ形不純物（例えば、砒素（Ａｓ））のイオン注
入を行なう。

【００１１】次に、図８Ａに示すように、上記フォトレ
ジスト１１３を除去した後、活性化処理（熱処理）し
て、エピタキシャル層３の表面にｎ形のエミッタ領域１
１４を形成する。その後、エピタキシャル層３上のパッ
ド用の熱酸化膜１０４を除去した後、全面にＳｉＯ₂ 膜
１１５を形成し、その後、該ＳｉＯ₂ 膜１１５のエミッ
タ領域に対応する箇所，ベースの取出し部分に対応する
箇所及びコレクタ取出し領域に対応する箇所にそれぞれ
窓を形成する。

【００１２】次に、図８Ｂに示すように、全面にＡｌ等
の配線材料を蒸着等により形成した後、該配線をパター
ニングして、エミッタ領域１１４，ベース領域１１２及
びコレクタ取出し領域１１０に接続するエミッタ電極１
１６Ｅ，ベース電極１１６Ｂ及びコレクタ電極１１６Ｃ
をそれぞれ形成することにより、ｎｐｎトランジスタを
得る。

【００１３】

【発明が解決しようとする課題】ところで、図７Ａで示
す工程において、コレクタ取出し領域１１０を形成する
ためのイオン注入は、高エネルギー及び高注入量で行な
われるが、この場合、フォトレジスト１０９をマスクに
して高注入量のイオン注入を行なうと、イオン衝撃の温
度上昇によって、フォトレジスト１０９の表面が硬化す
る。そのため、その後のアッシング処理によるレジスト
剥離の際に、その剥離条件がきびしくなり、レジスト残
りや、金属汚染等のコンタミによる特性劣化、信頼性低
下のおそれがあった。

【００１４】また、上記ｎｐｎトランジスタに係る製造
方法においては、コレクタ取出し領域１１０の形成過程
において、図７Ａに示すように、フォトレジスト１０９
の窓１０９ａを通してｎ形不純物をエピタキシャル層表
面にイオン注入することにより、エピタキシャル層１０
３の表面にｎ形のコレクタ取出し領域１１０を形成し、
ベース領域１１２の形成過程においては、図７Ｂに示す
ように、フォトレジスト１１１の窓１１１ａを通してｐ
形不純物をエピタキシャル層３表面にイオン注入するこ
とにより、エピタキシャル層３の表面にｐ形のベース領
域１１２を形成するようにしている。

【００１５】しかし、不純物がフォトレジスト（例えば
符号１１１のフォトレジスト）中にイオン注入される
と、フォトレジスト１１１の成分がガスとして放出し、
フォトレジスト１１１の窓１１１ａ内に滞留するため、
窓１１１ａを通してイオン注入される不純物イオンは、
窓１１１ａ内に滞留しているガス中を通ってエピタキシ
ャル層１０３表面に打ち込まれることになる。

【００１６】このとき、ガス中におけるフォトレジスト
１１１の構成原子、例えばカーボン（Ｃ）に不純物イオ
ンが衝突して、これにより、カーボン（Ｃ）がエピタキ
シャル層１０３表面に打ち込まれることになる（この現
象を、一般にノックオン現象と称している）。このノッ
クオン現象によって、コレクタ取出し領域１１０及びベ
ース領域１１２に空格子点と格子間原子などの格子欠陥
が生成され、コレクタ取出し領域１１０及びベース領域
１１２の特性に影響を与える。

【００１７】この影響は、シート抵抗ρ_s のばらつきと
なって現れ、また、エミッタ領域１１４の形成後におい
て、エミッタ・ベース遷移領域に生成・再結合中心が形
成されて、フォトレジストの構成原子がトラップされた
部分が存在するかたちとなり、転位ループ等の欠陥と結
びつくことにより、大きな問題となる。

【００１８】即ち、ｎｐｎトランジスタの動作時、上記
シート抵抗ρ_s のばらつき及びエミッタ・ベース遷移領
域に発生した生成・再結合中心と転位ループ等の欠陥と
が結びつくことにより、エミッタ電流にゆらぎが生じ、
例えば、オーディオ帯域（数１０Ｈｚ〜数１０ｋＨｚ）
において、間欠的なバーストノイズが発生することとな
る。このバーストノイズは、オーディオ帯域で使用する
ＩＣにおいては、大きな問題となる。

【００１９】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、不純物のイオン注入に
よるレジスト剥離の際に生じるレジスト残りや金属汚染
等のコンタミによる特性劣化、信頼性の低下を回避する
ことができ、しかも、不純物のイオン注入によって生じ
るノックオン現象による不純物イオン以外の例えばレジ
ストマスクの窓に滞留するマスクの構成原子の半導体基
板等への侵入を防止することができ、シート抵抗のばら
つき等によるノイズの発生を防止することができる半導
体装置の製造方法を提供することにある。

【００２０】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板中の素子形成領域上に耐酸化
膜を形成する工程と、選択酸化を施して、素子分離領域
となる部分にフィールド絶縁層を形成する工程と、上記
耐酸化膜を残した状態で、フォトレジストによるマスク
を形成する工程と、上記マスクの窓を通して不純物を選
択的にイオン注入する工程とを有する。

【００２１】

【作用】本発明に係る半導体装置の製造方法において
は、まず、半導体基板中の素子形成領域上に耐酸化膜を
形成した後、選択酸化を施して、素子分離領域となる部
分にフィールド絶縁層を形成する。その後、上記耐酸化
膜を残した状態で、フォトレジストによるマスクを形成
した後、上記マスクの窓を通して不純物を選択的にイオ
ン注入する。

【００２２】この場合、不純物のイオン注入によるノッ
クオン現象によって、マスクの窓内に滞留するガス中に
おけるマスクの構成原子が窓を通して半導体基板側に侵
入しようとしても、その構成原子のエネルギーが不純物
イオンの注入エネルギーよりも小さいことから、上記構
成原子のほとんどは窓から露出する耐酸化膜中に停留す
ることになる。

【００２３】このため、不純物のイオン注入によって生
じるノックオン現象によるマスクの構成原子の半導体基
板への侵入を防止することができ、シート抵抗のばらつ
き等によるノイズの発生を防止することができる。

【００２４】また、不純物を高注入量にてイオン注入し
た場合に、イオン衝撃の温度上昇によって、レジスト表
面が硬化し、その後のアッシング処理によるレジスト剥
離の際に、その剥離条件がきびしくなり、レジスト残り
や、金属汚染等のコンタミによる特性劣化、信頼性低下
のおそれがあったが、本発明では、レジストの下層に耐
酸化膜が存在するため、半導体基板への直接の金属汚染
等が防止され、上記コンタミによる特性劣化、信頼性低
下を回避することが可能となる。

【００２５】

【実施例】以下、本発明に係る半導体装置の製造方法
を、バイポーラトランジスタ、例えば埋め込み層を有す
るｎｐｎトランジスタの製造方法に適用した実施例（以
下、実施例に係るトランジスタの製造方法と記す）を図
１〜図５を参照しながら説明する。

【００２６】この実施例に係るトランジスタの製造方法
は、まず、図１Ａに示すように、例えばｐ形のシリコン
基板１上にｎ形の不純物導入による埋め込み層２を形成
する。その後、エピタキシャル成長法にてシリコン基板
１上にｎ形のエピタキシャル層３を堆積する。その後、
熱酸化を施してエピタキシャル層３表面上に厚み２０〜
４０ｎｍのパッド用の熱酸化膜４を成長させ、続いて、
全面に厚み４０〜１００ｎｍのＳｉＮ膜５を例えば減圧
ＣＶＤ法にて堆積した後、該ＳｉＮ膜５をパターニング
して素子形成領域となる部分にＳｉＮ膜５を残す。

【００２７】次に、図１Ｂに示すように、全面にフォト
レジスト６を形成した後、露光・現像を行なって、素子
分離領域となる部分に窓６ａを有するフォトレジスト６
によるマスクを形成する。その後、該マスクの窓６ａを
通して、素子分離領域を形成するためのｐ形不純物（例
えばボロン（Ｂ））のイオン注入を行なう。

【００２８】次に、図１Ｃに示すように、選択酸化処理
を行なう。このとき、ＳｉＮ膜５が形成されていない部
分、即ち素子分離領域にシリコン酸化によるフィールド
絶縁層７が形成される。また、この選択酸化処理によっ
て、上記イオン注入によって導入されたｐ形不純物が拡
散してｐ形の素子分離領域８が形成される。

【００２９】通常は、ここで選択酸化に対する耐酸化膜
として使用したＳｉＮ膜５を例えばＨｏｔリン酸でエッ
チング除去するが、本実施例では、そのような処理を行
なわずに、図２Ａに示すように、上層のＳｉＮ膜５を残
したまま、全面にフォトレジスト９を形成し、その後、
該フォトレジスト９に対し、露光・現像を行なって、コ
レクタ取出し領域となる部分に窓９ａを有するフォトレ
ジスト９によるマスクを形成する。その後、該マスクの
窓９ａを通して、コレクタ取出し領域を形成するための
ｎ形不純物（例えばリン（Ｐ））のイオン注入を、注入
エネルギー＝６０〜２００ｋｅＶ，注入量＝１×１０¹⁵
〜１×１０¹⁶ｃｍ^-2で行なう。

【００３０】このとき、フォトレジスト９に衝突する不
純物イオンによって、フォトレジスト９からガスが発生
し、窓９ａ内に滞留する。このため、窓９ａを通してイ
オン注入される不純物イオンは、窓９ａ内に滞留してい
るガス中を通ってエピタキシャル層３表面に打ち込まれ
ることになり、この不純物イオンがガスを通過する際、
ガス中におけるフォトレジスト９の構成原子に不純物イ
オンが衝突して、ガス中の構成原子をエピタキシャル層
３表面に打ち込むことになる。

【００３１】しかし、本実施例では、フォトレジスト９
の下層にＳｉＮ膜５が存在しているため、不純物イオン
に衝突された構成原子は、このＳｉＮ膜５中に停留する
ことになる。即ち、不純物イオンに衝突された構成原子
がもつエネルギーは、一般にイオン注入による不純物イ
オンの注入エネルギーよりも小さい。このことから、正
規に飛んできた不純物イオンは、ＳｉＮ膜５を透過して
エピタキシャル層３表面まで達するが、エネルギーの小
さい上記構成原子は、ＳｉＮ膜５を透過できずに該Ｓｉ
Ｎ膜５中に停留することになる。

【００３２】次に、図２Ｂに示すように、上記フォトレ
ジスト９を除去した後、活性化処理（熱処理）して、エ
ピタキシャル層３の表面にｎ形のコレクタ取出し領域１
０を形成する。その後、表面のＳｉＮ膜５をＨｏｔリン
酸で除去する。

【００３３】次に、図２Ｃに示すように、全面にフォト
レジスト１１を形成した後、該フォトレジスト１１に対
し、露光・現像を行なって、ベース領域となる部分に窓
１１ａを有するフォトレジスト１１によるマスクを形成
する。その後、該マスクの窓１１ａを通して、ベース領
域を形成するためのｐ形不純物（例えばボロン（Ｂ））
のイオン注入を行なう。

【００３４】次に、図３Ａに示すように、上記フォトレ
ジスト１１を除去した後、活性化処理（熱処理）して、
エピタキシャル層３の表面にｐ形のベース領域１２を形
成する。その後、全面にフォトレジスト１３を形成した
後、該フォトレジスト１３に対し、露光・現像を行なっ
て、エミッタ領域となる部分に窓１３ａを有するフォト
レジスト１３によるマスクを形成する。その後、該マス
クの窓１３ａを通して、エミッタ領域を形成するための
ｎ形不純物（例えば砒素（Ａｓ））のイオン注入を行な
う。

【００３５】次に、図３Ｂに示すように、上記フォトレ
ジスト１３を除去した後、活性化処理（熱処理）して、
エピタキシャル層３の表面にｎ形のエミッタ領域１４を
形成する。その後、エピタキシャル層３上のパッド用の
熱酸化膜４を除去した後、全面にＳｉＯ₂ 膜１５を形成
し、その後、該ＳｉＯ₂ 膜１５のエミッタ領域に対応す
る箇所，ベースの取出し部分に対応する箇所及びコレク
タ取出し領域に対応する箇所にそれぞれ窓１５ａを形成
する。

【００３６】次に、図３Ｃに示すように、全面にＡｌ等
の配線材料を蒸着法等により形成した後、該配線層をパ
ターニングして、エミッタ領域１４，ベース領域１２及
びコレクタ取出し領域１０に接続するエミッタ電極１６
Ｅ，ベース電極１６Ｂ及びコレクタ電極１６Ｃをそれぞ
れ形成することにより、ｎｐｎトランジスタを得る。

【００３７】このように、上記実施例に係るトランジス
タの製造方法においては、図２Ａで示すコレクタ取出し
領域１０を形成するための高注入量の不純物イオン注入
において、該イオン注入によってノックオン現象が発生
し、このノックオン現象によって、フォトレジスト９の
窓９ａ内に滞留するガス中におけるフォトレジスト９の
構成原子が窓９ａを通してエピタキシャル層３表面に侵
入されようとしても、その構成原子のエネルギーが、不
純物イオンの注入エネルギーよりも小さいことから、上
記構成原子のほとんどは、窓９ａから露出するＳｉＮ膜
５中に停留することになる。

【００３８】従って、コレクタ取出し領域１０は、イオ
ン注入された不純物のみの拡散によって形成されること
になり、不純物のイオン注入によって生じた格子欠陥
は、その後の活性化処理（本例では、熱処理）にてほと
んどなくすことが可能となる。

【００３９】また、フォトレジスト９の除去（アッシン
グ処理）は、通常、酸素プラズマによるドライエッチン
グや硫酸過水による溶解処理によって行なわれるが、図
２Ａの工程において、高注入量のイオン注入を行なって
いるため、イオン衝撃による温度上昇によってフォトレ
ジスト９の表面が硬化し、これにより、上記アッシング
処理を行なってもレジスト残りや金属汚染等が生じるお
それがある。

【００４０】しかし、本実施例においては、フォトレジ
スト９の下層にＳｉＮ膜５が存在するため、レジスト残
りや金属イオン等が残存しても、その後の図２Ｃで示す
工程でＳｉＮ膜５を除去することから、これらレジスト
残査や金属イオン等をエピタキシャル層３に接触させる
ことなく、ＳｉＮ膜５と共に除去することができ、コン
タミによる特性劣化及び信頼性の低下を回避することが
できる。

【００４１】次に、上記実施例に係るトランジスタの製
造方法の変形例を図４及び図５に基づいて説明する。な
お、図１〜図３と対応するものについては同符号を記
す。

【００４２】この変形例に係るトランジスタの製造方法
は、上記実施例に係るトランジスタの製造方法の図２Ａ
で示す工程まで同じである。従って、該図２Ａまでの工
程についてはその説明を省略し、該工程以降から図４及
び図５に基づいて説明する。

【００４３】即ち、図２Ａにおいて、コレクタ取出し領
域１０を形成するための不純物イオン注入を終えた後、
図４Ａに示すように、上記フォトレジスト９を除去し、
その後、活性化処理してエピタキシャル層３の表面にｎ
形のコレクタ取出し領域１０を形成する。

【００４４】次に、図４Ｂに示すように、全面にフォト
レジスト１１を形成した後、該フォトレジスト１１に対
し、露光・現像を行なって、ベース領域となる部分に窓
１１ａを有するフォトレジスト１１によるマスクを形成
する。その後、該マスクの窓１１ａを通して、ベース領
域を形成するためのｐ形不純物（例えばボロン（Ｂ））
のイオン注入を行なう。

【００４５】次に、図４Ｃに示すように、上記フォトレ
ジスト１１を除去した後、活性化処理（熱処理）して、
エピタキシャル層３の表面にｐ形のベース領域１２を形
成する。その後、上層のＳｉＮ膜５を除去した後、全面
にフォトレジスト１３を形成する。そして、該フォトレ
ジスト１３に対し、露光・現像を行なって、エミッタ領
域となる部分に窓１３ａを有するフォトレジスト１３に
よるマスクを形成する。その後、該マスクの窓１３ａを
通して、エミッタ領域を形成するためのｎ形不純物（例
えば砒素（Ａｓ））のイオン注入を行なう。

【００４６】次に、図５Ａに示すように、上記フォトレ
ジスト１３を除去した後、活性化処理（熱処理）して、
エピタキシャル層３の表面にｎ形のエミッタ領域１４を
形成する。その後、エピタキシャル層３上のパッド用の
熱酸化膜４を除去した後、全面にＳｉＯ₂ 膜１５を形成
し、その後、該ＳｉＯ₂ 膜１５のエミッタ領域に対応す
る箇所，ベースの取出し部分に対応する箇所及びコレク
タ取出し領域に対応する箇所にそれぞれ窓１５ａを形成
する。

【００４７】次に、図５Ｂに示すように、全面にＡｌ等
の配線材料を蒸着法等により形成した後、該配線層をパ
ターニングして、エミッタ領域１４，ベース領域１２及
びコレクタ取出し領域１０に接続するエミッタ電極１６
Ｅ，ベース電極１６Ｂ及びコレクタ電極１６Ｃをそれぞ
れ形成することにより、ｎｐｎトランジスタを得る。

【００４８】この変形例に係るトランジスタの製造方法
においては、コレクタ取出し領域１０を形成するための
不純物イオン注入に加えて、ベース領域１２を形成する
ための不純物イオン注入をＳｉＮ膜５を通して行なうよ
うにしているため、コレクタ取出し領域１０へのフォト
レジスト９の構成原子の侵入を防止できると共に、ベー
ス領域１２へのフォトレジスト１１の構成原子の侵入を
も防止することができる。

【００４９】そのため、エミッタ形成後において、エミ
ッタ・ベース遷移領域にフォトレジスト１１の構成原子
のトラップ等による生成・再結合中心が形成されるとい
うことなくなり、特性上問題となる生成・再結合中心の
転位ループ等の欠陥との結びつきは生じなくなる。これ
により、更にシート抵抗ρ_s のばらつきを低減化でき、
オーディオ帯域における間欠的なバーストノイズ等の抑
圧をより効率よく実現することができる。

【００５０】また、フォトレジスト９及び１１の除去
（アッシング処理）の際に生じるレジスト残りや金属イ
オンの残留に伴うコレクタ取出し領域１０に対する汚染
のほか、ベース領域１２への汚染も防止することがで
き、作製されるトランジスタの特性の向上及び信頼性の
向上を図ることが可能となる。

【００５１】上記実施例及びその変形例においては、ｎ
ｐｎトランジスタの製造方法に適用した例を示したが、
これに限定されることなく、ｐｎｐトランジスタやその
他半導体基板内に形成された埋め込み層と電極取出し用
に形成される取出し領域を有する半導体装置すべてに適
用することができる。

【００５２】

【発明の効果】上述のように、本発明に係る半導体装置
の製造方法によれば、半導体基板中の素子形成領域上に
耐酸化膜を形成する工程と、選択酸化を施して、素子分
離領域となる部分にフィールド絶縁層を形成する工程
と、上記耐酸化膜を残した状態で、フォトレジストによ
るマスクを形成する工程と、上記マスクの窓を通して不
純物を選択的にイオン注入する工程とを有するようにし
たので、不純物のイオン注入によるレジスト剥離の際に
生じるレジスト残りや金属汚染等のコンタミによる特性
劣化、信頼性の低下を回避することができ、しかも、不
純物のイオン注入によって生じるノックオン現象による
不純物イオン以外の例えばレジストマスクの窓に滞留す
るマスクの構成原子の半導体基板等への侵入を防止する
ことができ、シート抵抗のばらつき等によるノイズの発
生を防止することができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法を、バイポ
ーラトランジスタ、例えば埋め込み層を有するｎｐｎト
ランジスタの製造方法に適用した実施例（以下、実施例
に係るトランジスタの製造方法と記す）を示す工程図
（その１）である。

【図２】本実施例に係るトランジスタの製造方法を示す
工程図（その２）である。

【図３】本実施例に係るトランジスタの製造方法を示す
工程図（その３）である。

【図４】本実施例の変形例に係るトランジスタの製造方
法を示す工程図（その１）である。

【図５】本実施例の変形例に係るトランジスタの製造方
法を示す工程図（その２）である。

【図６】従来例に係るトランジスタの製造方法を示す工
程図（その１）である。

【図７】従来例に係るトランジスタの製造方法を示す工
程図（その２）である。

【図８】従来例に係るトランジスタの製造方法を示す工
程図（その３）である。

【符号の説明】

１ シリコン基板 ２ 埋め込み層 ３ エピタキシャル層 ４ 熱酸化膜 ５ ＳｉＮ膜 ６，９，１１，１３ フォトレジスト ７ フィールド絶縁層 １０ コレクタ取出し領域 １２ ベース領域 １４ エミッタ領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板中の素子形成領域上に耐酸化
   膜を形成する工程と、 選択酸化を施して、素子分離領域となる部分にフィール
   ド絶縁層を形成する工程と、 上記耐酸化膜を残した状態で、フォトレジストによるマ
   スクを形成する工程と、 上記マスクの窓を通して不純物を選択的にイオン注入す
   る工程とを有することを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 上記イオン注入による不純物注入量を１
   ×１０¹⁵ｃｍ^-2以上とし、上記フォトレジストを酸素プ
   ラズマによるアッシングにて剥離することを特徴とする
   請求項１記載の半導体装置の製造方法。
3. 【請求項３】 半導体基板中に高濃度の埋め込み領域を
   形成する工程と、 エピタキシャル成長法によって上記埋め込み領域上に低
   濃度のコレクタ領域を形成する工程と、 上記コレクタ領域上に耐酸化膜を形成する工程と、 選択酸化を施して、素子分離領域となる部分にフィール
   ド絶縁層を形成する工程と、 上記耐酸化膜を残した状態で、フォトレジストによるマ
   スクを形成する工程と、 上記マスクの窓を通して不純物を選択的にイオン注入し
   てコレクタ取出し領域を形成する工程とを有することを
   特徴とする半導体装置の製造方法。
4. 【請求項４】 上記イオン注入による不純物注入量を１
   ×１０¹⁵ｃｍ^-2以上とし、上記フォトレジストを酸素プ
   ラズマによるアッシングにて剥離することを特徴とする
   請求項３記載の半導体装置の製造方法。
5. 【請求項５】 上記コレクタ取出し領域を形成した後、
   上記耐酸化膜を通して不純物を選択的にイオン注入して
   ベース領域を形成することを特徴とする請求項３記載の
   半導体装置の製造方法。