JPS6289357A - バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 - Google Patents
バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法Info
- Publication number
- JPS6289357A JPS6289357A JP24190586A JP24190586A JPS6289357A JP S6289357 A JPS6289357 A JP S6289357A JP 24190586 A JP24190586 A JP 24190586A JP 24190586 A JP24190586 A JP 24190586A JP S6289357 A JPS6289357 A JP S6289357A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon dioxide
- ions
- wafer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000007547 defect Effects 0.000 title description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 99
- 235000012239 silicon dioxide Nutrition 0.000 claims description 49
- 239000000377 silicon dioxide Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 241000700605 Viruses Species 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910001439 antimony ion Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 206010041235 Snoring Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造分野に関するものであって
、更に詳細には、固有抵抗及び欠陥密度の両方共低い半
導体装置における埋込層を形成する方法に関するもので
ある。
、更に詳細には、固有抵抗及び欠陥密度の両方共低い半
導体装置における埋込層を形成する方法に関するもので
ある。
イオン注入を使用してシリコンウェハ内の領域をドープ
することは従来公知である。イオン注入はドープした領
域を１１える効果的な方法ではあるが、イオン注入プロ
セスはシリコン内に結晶格子欠陥製発生させる。この様
な欠陥は、リーク電流を発生させることにより、半導体
装置の動作を妨げることがある。更に、結晶格子欠陥は
、ウェハーＬに爾後に成長される二酸化シリコン層を劣
化させることがある。明らかに、イオン注入期間中に使
用されるドーパント濃度が高ければ高い程、その際に発
生される欠陥密度は一層大きい。従って、所望される固
有抵抗の鼠と認容可能な結晶欠陥の密度との間に利益考
猷が図られねばならない。
することは従来公知である。イオン注入はドープした領
域を１１える効果的な方法ではあるが、イオン注入プロ
セスはシリコン内に結晶格子欠陥製発生させる。この様
な欠陥は、リーク電流を発生させることにより、半導体
装置の動作を妨げることがある。更に、結晶格子欠陥は
、ウェハーＬに爾後に成長される二酸化シリコン層を劣
化させることがある。明らかに、イオン注入期間中に使
用されるドーパント濃度が高ければ高い程、その際に発
生される欠陥密度は一層大きい。従って、所望される固
有抵抗の鼠と認容可能な結晶欠陥の密度との間に利益考
猷が図られねばならない。
イオン注入によって発生される欠陥は、アニールプロセ
スによって除去することが可能であり、アニールプロセ
スでは、典型的に、シリコンを使用するプロセスに依存
する時間の長さに渡り約１゜０００℃の温度へ加熱する
。然し乍ら、このプロセスの期間中に、ドーパントはシ
リコンウェハから大気中へ逃げることが可能である。こ
れは、外拡散として知られている。
スによって除去することが可能であり、アニールプロセ
スでは、典型的に、シリコンを使用するプロセスに依存
する時間の長さに渡り約１゜０００℃の温度へ加熱する
。然し乍ら、このプロセスの期間中に、ドーパントはシ
リコンウェハから大気中へ逃げることが可能である。こ
れは、外拡散として知られている。
ウェハー１−にマスク層を形成し、該マスク層に窓領域
を形成し、その際に下側に存在するシリコンの一部を露
出させることによってシリコンウェハ内にドープ領域を
形成することも従来公知である。
を形成し、その際に下側に存在するシリコンの一部を露
出させることによってシリコンウェハ内にドープ領域を
形成することも従来公知である。
このマスク層は、典型的に、窒化シリコン層で被覆され
る二酸化シリコン層を有している。次いで、化学蒸着（
ＣＶＤ）プロセスを使用してウェハ１−に５ｂ２０．を
ドープした二酸化シリコンウェハ内する。次いで、アン
チモンを該ドープした二酸化シリコン層から窓領域内の
シリコン内に拡散させる。
る二酸化シリコン層を有している。次いで、化学蒸着（
ＣＶＤ）プロセスを使用してウェハ１−に５ｂ２０．を
ドープした二酸化シリコンウェハ内する。次いで、アン
チモンを該ドープした二酸化シリコン層から窓領域内の
シリコン内に拡散させる。
然し乍ら、この技術を使用して高精度でシリコン内に形
成されるドープ領域のドーパント濃度を制御することは
困難である。更に、この技術を使用する場合、大きな５
ｂ２ｏ３濃度を持ったドープした二酸化シリコン層内に
小さな領域を形成する。
成されるドープ領域のドーパント濃度を制御することは
困難である。更に、この技術を使用する場合、大きな５
ｂ２ｏ３濃度を持ったドープした二酸化シリコン層内に
小さな領域を形成する。
これらの高ドーパント濃度領域は、マスク層内に欠陥を
発生させることが知られており、従ってアンチモンを所
望しないマスク層の下側の基板内にアンチモンのドープ
した領域が発生される。
発生させることが知られており、従ってアンチモンを所
望しないマスク層の下側の基板内にアンチモンのドープ
した領域が発生される。
本発明は、以Ｈの点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、欠陥密度が低く且つ
固有抵抗の低い埋込層を持ったバイポーラ集積回路を製
造する方法を提供することを「１的とする。
した如き従来技術の欠点を解消し、欠陥密度が低く且つ
固有抵抗の低い埋込層を持ったバイポーラ集積回路を製
造する方法を提供することを「１的とする。
本発明に拠れば、二酸化シリコン層で半導体ウェハ（典
型的には、シリコン）を被覆する。次いで、該ウェハに
イオン注入を行うが、その場合に、該薄い二酸化シリコ
ン層は注入されるイオンの殆ど従って注入欠陥の殆どを
吸収し、半導体結晶格子は比較的損傷がない状態とさせ
る。次いで、厚い二酸化シリコン層を低温度付着プロセ
スによって該薄い二酸化シリコン層上に付着させる。そ
の後に、該ウェハを加熱し、それにより該半導体物質を
アニールさせ一目つ前に薄い二酸化シリコン層内に注入
したイオンを所望の接合深さに該半導体物質内に拡散さ
せる。厚い二酸化シリコン層はドーパントが大気（雰囲
気）へ拡散することを防止する。ドーパントが二酸化シ
リコンを介して比較的ゆっくりと拡散し、七つ優先的に
半導体ウェハ内に拡散するので、厚い二酸化シリコン層
内へのドーパントの損失は最小である。
型的には、シリコン）を被覆する。次いで、該ウェハに
イオン注入を行うが、その場合に、該薄い二酸化シリコ
ン層は注入されるイオンの殆ど従って注入欠陥の殆どを
吸収し、半導体結晶格子は比較的損傷がない状態とさせ
る。次いで、厚い二酸化シリコン層を低温度付着プロセ
スによって該薄い二酸化シリコン層上に付着させる。そ
の後に、該ウェハを加熱し、それにより該半導体物質を
アニールさせ一目つ前に薄い二酸化シリコン層内に注入
したイオンを所望の接合深さに該半導体物質内に拡散さ
せる。厚い二酸化シリコン層はドーパントが大気（雰囲
気）へ拡散することを防止する。ドーパントが二酸化シ
リコンを介して比較的ゆっくりと拡散し、七つ優先的に
半導体ウェハ内に拡散するので、厚い二酸化シリコン層
内へのドーパントの損失は最小である。
その後に、二酸化シリコンの薄い層と厚い層とを除去し
、エピタキシャル層をウェハＩユに付着させる。次いで
、エピタキシャル層内に分離領域を形成して、バイポー
ラトランジスタを形成すべき個所のエピタキシャル層内
の区域を電気的に分離させる。次いで、例えばイオン注
入によって、ベース及びエミッタ領域を形成する。この
様にして、欠陥密度が低く １１つ固有抵抗が低い埋込
層を持ったトランジスタがＩｉ−えられる。
、エピタキシャル層をウェハＩユに付着させる。次いで
、エピタキシャル層内に分離領域を形成して、バイポー
ラトランジスタを形成すべき個所のエピタキシャル層内
の区域を電気的に分離させる。次いで、例えばイオン注
入によって、ベース及びエミッタ領域を形成する。この
様にして、欠陥密度が低く １１つ固有抵抗が低い埋込
層を持ったトランジスタがＩｉ−えられる。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
に付いて詳細に説明する。
本発明に基づくバイポーラトランジスタの製造方法は、
半導体ウェハ１０（第１図）１−に−゛、酸化シリコン
層１２を形成するステップから開始される。本発明の１
実施例においては、半導体ウェハ１０は［１００］結晶
配向を持っており、■】型の導電型で固有抵抗が２５乃
至４５Ω・ｃ［Ｄのシリコンである。然し乍ら、Ｉ）又
はＮ型の導電型で１１４つその他の値の固有抵抗を持っ
た半導体物質を使用することも可能である。本発明の１
実施例においては、二酸化シリ−１ン層１２は約１，０
００人の厚さであり、■つ約３．５時間の間酸素雰囲気
中において約１．．１００℃の温度ヘウェハ１０を加熱
させることによって形成される。次いで、ウェハ１０−
１−に窒化シリコン層１４を形成する。１実施例におい
ては、窒化シリコン層１４は約１，５００人の厚さであ
り１つ化学蒸着（ＣＶＤ）プロセスによって形成される
。以下に説明する如く、窒化シリコン層１４は埋込層２
２（第５図）を形成するＩｌｌ ４こマスクとして作用
する。二酸化シリコン層１２は、シリコン基板１１と窒
化シリコン層１４の熱膨張における差異によって発生さ
れる機械的な応力が発生されることを防止する中間層と
して作用する。
半導体ウェハ１０（第１図）１−に−゛、酸化シリコン
層１２を形成するステップから開始される。本発明の１
実施例においては、半導体ウェハ１０は［１００］結晶
配向を持っており、■】型の導電型で固有抵抗が２５乃
至４５Ω・ｃ［Ｄのシリコンである。然し乍ら、Ｉ）又
はＮ型の導電型で１１４つその他の値の固有抵抗を持っ
た半導体物質を使用することも可能である。本発明の１
実施例においては、二酸化シリ−１ン層１２は約１，０
００人の厚さであり、■つ約３．５時間の間酸素雰囲気
中において約１．．１００℃の温度ヘウェハ１０を加熱
させることによって形成される。次いで、ウェハ１０−
１−に窒化シリコン層１４を形成する。１実施例におい
ては、窒化シリコン層１４は約１，５００人の厚さであ
り１つ化学蒸着（ＣＶＤ）プロセスによって形成される
。以下に説明する如く、窒化シリコン層１４は埋込層２
２（第５図）を形成するＩｌｌ ４こマスクとして作用
する。二酸化シリコン層１２は、シリコン基板１１と窒
化シリコン層１４の熱膨張における差異によって発生さ
れる機械的な応力が発生されることを防止する中間層と
して作用する。
第２図を参照すると、ウェハ１０はホトレジスト層１５
によって被覆されており、それは選択的に露光され且つ
現像されて、その際に窓領域１６を形成し■つ窒化シリ
コン層１４の一部を露出させる。窓１６は、後に埋込層
２２が形成される区域を画定する。
によって被覆されており、それは選択的に露光され且つ
現像されて、その際に窓領域１６を形成し■つ窒化シリ
コン層１４の一部を露出させる。窓１６は、後に埋込層
２２が形成される区域を画定する。
次いで、窓１６下側の窒化シリコン層１４及び二酸化シ
リコン層１２の部分を従来のエツチング技術を使用して
除去し、「１．つ残存するホトレジスト１５を除去し、
第３図に示した構成とさせる。
リコン層１２の部分を従来のエツチング技術を使用して
除去し、「１．つ残存するホトレジスト１５を除去し、
第３図に示した構成とさせる。
１実施例において、窒化シリコン層１４の癲出した部分
はプラズマエツチングプロセスによって除去し、且つそ
の下側に存在する二酸化シリコン層１２の部分は弗化水
素酸によって除去する。
はプラズマエツチングプロセスによって除去し、且つそ
の下側に存在する二酸化シリコン層１２の部分は弗化水
素酸によって除去する。
第４図を参照すると、二酸化シリコン層１８が窓１６内
に形成されている。１実施例においては、二酸化シリコ
ン層１８は約２５０人の厚さであり旧つウェハ１０を約
４０分の間酸素雰囲気中において約９５０℃へ加熱させ
ることによって形成される。本発明の１特徴に拠れば、
次いで、ウェハ１０をイオン注入プロセスで処理する。
に形成されている。１実施例においては、二酸化シリコ
ン層１８は約２５０人の厚さであり旧つウェハ１０を約
４０分の間酸素雰囲気中において約９５０℃へ加熱させ
ることによって形成される。本発明の１特徴に拠れば、
次いで、ウェハ１０をイオン注入プロセスで処理する。
通常、約３Ｘ１．０”イオン数／ｄのドーズで約５０Ｋ
ｓＶのエネルギで二酸化シリコン層１８内にアンチモン
のイオンをイオン注入させる。然し乍ら、その他のイオ
ン、注入エネルギ、ドーズ量を使用することも可能であ
る。このプロセスの間、窓領域１６に到達するアンチモ
ンイオンの８５％が二酸化シリコン層］２内に注入され
、残りの１５％はシリコン基板１１内に注入されるもの
と推定される。
ｓＶのエネルギで二酸化シリコン層１８内にアンチモン
のイオンをイオン注入させる。然し乍ら、その他のイオ
ン、注入エネルギ、ドーズ量を使用することも可能であ
る。このプロセスの間、窓領域１６に到達するアンチモ
ンイオンの８５％が二酸化シリコン層］２内に注入され
、残りの１５％はシリコン基板１１内に注入されるもの
と推定される。
その為に、基板１１の結晶格子に対する損傷は、イオン
が全て基板１１内に注入される場合に発生する損傷より
も少なくなっている。
が全て基板１１内に注入される場合に発生する損傷より
も少なくなっている。
二酸化シリコン層１８内に注入されたイオンは次いでシ
リコン基板１１内に拡散されて、以下に説明する如く埋
込層を形成する。重要なことであるが、窓領域１６の外
側でウェハ１０に衝突するイオンは、窒化シリコン層１
４又は二酸化シリコン層１２の何れかに位置される。こ
れらの層１２及び１４の厚さの為に、その爾後的な拡散
ステップの間に、イオンはこれらの層１２及び１４から
基板１１内に拡散することはない。この様に、層１２及
び１４は、埋込層の形成を窓１６によって区画される区
域に制限している。
リコン基板１１内に拡散されて、以下に説明する如く埋
込層を形成する。重要なことであるが、窓領域１６の外
側でウェハ１０に衝突するイオンは、窒化シリコン層１
４又は二酸化シリコン層１２の何れかに位置される。こ
れらの層１２及び１４の厚さの為に、その爾後的な拡散
ステップの間に、イオンはこれらの層１２及び１４から
基板１１内に拡散することはない。この様に、層１２及
び１４は、埋込層の形成を窓１６によって区画される区
域に制限している。
第５図を参照すると、次いで、例えば二酸化シリコン層
２０の如き物質の層がウェハ１０上に形成される。１実
施例においては、二酸化シリコン層２０は約３．０００
人の厚さであり且つＣＶＤプロセスによって付着される
。重要なことであるが、このことは低温、例えば４２５
℃で行われ、従って注入されたドーパントは二酸化シリ
コン層１８から大気中へ拡散することはない。その後に
、ウェハ１ｏをアニーリングとドライブインの結合的な
拡散プロセスで処理する。特に、ウェハ１０を、例えば
窒素又はアルゴンの如き不活性ガス中において約１７分
の間約１，２５０℃でベークさせる。このプロセスの間
に、アンチモンのイオンが二酸化シリコン層１８から外
拡散して、シリコン基板１１内に拡散され、従ってＮ型
領域２２（埋込層）を形成する。従って、埋込層２２は
約３ミクロンの厚さに形成される。然し乍ら、より厚い
埋込層が所望される場合には、より長いべ−り時間を使
用すれば良い。注意すべきことは、ベーク時間を制限す
ることによって、埋込層２２の横方向拡散が最小とされ
る。二酸化シリコン層２０は、このプロセスの期間中に
、アンチモンの大気中への外拡散を防止する。注入され
たドーパントは二酸化シリコンを介してゆっくりと拡散
するので、二酸化シリコン層２０内に拡散されるドーパ
ントの損失は最小である。下記の表■は、基板１１のア
ンチモンをドープした領域２２と基板１１のＰドープ部
分との間の接合深さを種々の条件に対して１８分及び７
４分のベーク時間に対してのものを示している。（表Ｉ
のデータはコンピュータシミュレーションからのもので
ある。）表工から理解される如く、埋込層のシート抵抗
は、二酸化シリコン層２０を使用しない場合よりも、二
酸化シリコン層２０を使用した場合の方が一層低い。
２０の如き物質の層がウェハ１０上に形成される。１実
施例においては、二酸化シリコン層２０は約３．０００
人の厚さであり且つＣＶＤプロセスによって付着される
。重要なことであるが、このことは低温、例えば４２５
℃で行われ、従って注入されたドーパントは二酸化シリ
コン層１８から大気中へ拡散することはない。その後に
、ウェハ１ｏをアニーリングとドライブインの結合的な
拡散プロセスで処理する。特に、ウェハ１０を、例えば
窒素又はアルゴンの如き不活性ガス中において約１７分
の間約１，２５０℃でベークさせる。このプロセスの間
に、アンチモンのイオンが二酸化シリコン層１８から外
拡散して、シリコン基板１１内に拡散され、従ってＮ型
領域２２（埋込層）を形成する。従って、埋込層２２は
約３ミクロンの厚さに形成される。然し乍ら、より厚い
埋込層が所望される場合には、より長いべ−り時間を使
用すれば良い。注意すべきことは、ベーク時間を制限す
ることによって、埋込層２２の横方向拡散が最小とされ
る。二酸化シリコン層２０は、このプロセスの期間中に
、アンチモンの大気中への外拡散を防止する。注入され
たドーパントは二酸化シリコンを介してゆっくりと拡散
するので、二酸化シリコン層２０内に拡散されるドーパ
ントの損失は最小である。下記の表■は、基板１１のア
ンチモンをドープした領域２２と基板１１のＰドープ部
分との間の接合深さを種々の条件に対して１８分及び７
４分のベーク時間に対してのものを示している。（表Ｉ
のデータはコンピュータシミュレーションからのもので
ある。）表工から理解される如く、埋込層のシート抵抗
は、二酸化シリコン層２０を使用しない場合よりも、二
酸化シリコン層２０を使用した場合の方が一層低い。
人工
アニール 埋込層シ
眉−Ｌ鼾 眉−りいリ 荷量−−−−−接合３１劃 二
しド翻−無し 無し １８分 ３μ ２
４Ω／口無し ３，０００人 １８分 ３μ
２０Ω／口２５０人 無し １８分 ３
μ ２３Ω／口２５０人 ３，０ＯＯＡ １
８分 ３μ １９Ω／口３００人 ３，０
００人 ７４分 ５μ ２０Ω／口３００人
無し ７４分 ５μ ２７Ω／ロ尚、
ドライブイン温度＝１．，２５０℃、アニール時間は、
ランプアップ時間が５０分であり、温度が１０℃／分の
割合で７５０℃から１、．２Ｆ）０℃へ増加され、目つ
ランプダウン時間が１２０分であり、温度が１．．２５
０℃から８３０℃へ降下される。
しド翻−無し 無し １８分 ３μ ２
４Ω／口無し ３，０００人 １８分 ３μ
２０Ω／口２５０人 無し １８分 ３
μ ２３Ω／口２５０人 ３，０ＯＯＡ １
８分 ３μ １９Ω／口３００人 ３，０
００人 ７４分 ５μ ２０Ω／口３００人
無し ７４分 ５μ ２７Ω／ロ尚、
ドライブイン温度＝１．，２５０℃、アニール時間は、
ランプアップ時間が５０分であり、温度が１０℃／分の
割合で７５０℃から１、．２Ｆ）０℃へ増加され、目つ
ランプダウン時間が１２０分であり、温度が１．．２５
０℃から８３０℃へ降下される。
その後に、二酸化シリコン層１．２，１．８．２０及び
窒化シリコン層１４が除去され、Ｉ〕型基板１１内にア
ンチモンでドープされたＮ型領域２２を残存させる。
窒化シリコン層１４が除去され、Ｉ〕型基板１１内にア
ンチモンでドープされたＮ型領域２２を残存させる。
次いで、エピタキシャル層をウェハ１０−１−に形成し
、目、つバイポーラトランジスタをエピタキシャル層内
に形成する。バイポーラトランジスタを形成する１プロ
セスにおいては、次いで、Ｎ型エピタキシャル層２４
（第６図）をウェハ１０−にに形成する。■実施例にお
いては、エピタキシャル層は約２ミクロンの厚さであり
、目つＣＶ Ｄプロセスによって付着形成される。エピ
タキシャル層２４は典型的に約０．５Ω・Ｃｌ１１の導
電度即ち固有抵抗を持っている。次いで、二酸化シリコ
ン層２６及び窒化シリコン層２８をウェハ１．０−１＝
に形成する。本発明の１実施例においては、二酸化シリ
コン層２６は、ウェハ１０を約１／３時間の間酸素雰囲
気中において約９５０℃の温度へ加熱させることによっ
て、約１，０００℃の厚さへ熱的に成長させる。窒化シ
リコン層２８は典型的に１゜５００℃の厚さであり且つ
ＣＶＤプロセスによって付着形成される。
、目、つバイポーラトランジスタをエピタキシャル層内
に形成する。バイポーラトランジスタを形成する１プロ
セスにおいては、次いで、Ｎ型エピタキシャル層２４
（第６図）をウェハ１０−にに形成する。■実施例にお
いては、エピタキシャル層は約２ミクロンの厚さであり
、目つＣＶ Ｄプロセスによって付着形成される。エピ
タキシャル層２４は典型的に約０．５Ω・Ｃｌ１１の導
電度即ち固有抵抗を持っている。次いで、二酸化シリコ
ン層２６及び窒化シリコン層２８をウェハ１．０−１＝
に形成する。本発明の１実施例においては、二酸化シリ
コン層２６は、ウェハ１０を約１／３時間の間酸素雰囲
気中において約９５０℃の温度へ加熱させることによっ
て、約１，０００℃の厚さへ熱的に成長させる。窒化シ
リコン層２８は典型的に１゜５００℃の厚さであり且つ
ＣＶＤプロセスによって付着形成される。
次いで、ウェハ１０をホトレジスト層３０（第７図）で
被覆し、■、つ選択的に露光させる。次いで、ホトレジ
スト層３０の露光した部分を除去して、窓３２及び３３
を残存させる。（２つの窓として描かれているが、窓３
２は実際には埋込層２２を取り巻く単一の窓である。）
窓３２は、ウェハ１０内に形成されるべき分離領域の区
域を定義する。窓３３は、第２の二酸化シリコン領域が
形成されるべき個所を定義しており、それは高度にドー
プされたコレクタコンタクト領域が爾後に形成されるべ
き１−ランジスタのベース領域と容置性のＰＮ接合を形
成することを防１にする。窓３２及び３３下側の二酸化
シリコン層２６及び窒化シリコン層２８の部分は、例え
ばＣＦ４を処理ガスとして使用する従来のプラズマエツ
チングプロセスによって除去する。更に、窓ご３２及び
３３下側のエピタキシャル層２４の８．０００乃至９，
０００人の厚さの部分も、例えばＳＦ６を処理ガスとし
て使用するプラズマエツチングプロセスによって除去さ
れる。次いで、ホトレジスト層３ｏの残存部分を除去し
、■っ分離領域３４及び３５を夫々窓３２及び３３内に
形成する（第８図）。■実施例においては、分離領域３
４及び３５は１．８及び２ミクロンの厚さの二酸化シリ
コンであり、且つウェハ１０を高圧（約１５気圧）で蒸
気内で約２．５乃至３時間の間９２０℃の温度へ加熱さ
せることによって成長される。重要なことであるが、分
離領域３４及び３５の約５５％はエピタキシャル層２４
内に成長し、一方その残部は窓３２内に成長する。従っ
て、分離領域３４の頂部はエピタキシャル層２４の頂部
と略同一平面となる。
被覆し、■、つ選択的に露光させる。次いで、ホトレジ
スト層３０の露光した部分を除去して、窓３２及び３３
を残存させる。（２つの窓として描かれているが、窓３
２は実際には埋込層２２を取り巻く単一の窓である。）
窓３２は、ウェハ１０内に形成されるべき分離領域の区
域を定義する。窓３３は、第２の二酸化シリコン領域が
形成されるべき個所を定義しており、それは高度にドー
プされたコレクタコンタクト領域が爾後に形成されるべ
き１−ランジスタのベース領域と容置性のＰＮ接合を形
成することを防１にする。窓３２及び３３下側の二酸化
シリコン層２６及び窒化シリコン層２８の部分は、例え
ばＣＦ４を処理ガスとして使用する従来のプラズマエツ
チングプロセスによって除去する。更に、窓ご３２及び
３３下側のエピタキシャル層２４の８．０００乃至９，
０００人の厚さの部分も、例えばＳＦ６を処理ガスとし
て使用するプラズマエツチングプロセスによって除去さ
れる。次いで、ホトレジスト層３ｏの残存部分を除去し
、■っ分離領域３４及び３５を夫々窓３２及び３３内に
形成する（第８図）。■実施例においては、分離領域３
４及び３５は１．８及び２ミクロンの厚さの二酸化シリ
コンであり、且つウェハ１０を高圧（約１５気圧）で蒸
気内で約２．５乃至３時間の間９２０℃の温度へ加熱さ
せることによって成長される。重要なことであるが、分
離領域３４及び３５の約５５％はエピタキシャル層２４
内に成長し、一方その残部は窓３２内に成長する。従っ
て、分離領域３４の頂部はエピタキシャル層２４の頂部
と略同一平面となる。
第９図を参照すると、窒化シリコン領域２８を除去（典
型的に燐酸によって）し、且つ二酸化シリコン層２６を
除去（典型的に弗化水素酸によって）する。二酸化シリ
コン層２６の除去の間に、領域３４及び３５から少量の
二酸化シリコンも除去される。然し乍ら、これらの量は
領域３４及び３５無視し得る部分を表している。
型的に燐酸によって）し、且つ二酸化シリコン層２６を
除去（典型的に弗化水素酸によって）する。二酸化シリ
コン層２６の除去の間に、領域３４及び３５から少量の
二酸化シリコンも除去される。然し乍ら、これらの量は
領域３４及び３５無視し得る部分を表している。
第９図を参照すると、二酸化シリコン層３６（典型的に
約２，９００人の厚さ）をウェハ１０上に成長させる。
約２，９００人の厚さ）をウェハ１０上に成長させる。
１実施例においては、このことは、ウェハを約２０乃至
２５分の間然気中において約１，０５０℃の温度へ加熱
させることによって実施される。
２５分の間然気中において約１，０５０℃の温度へ加熱
させることによって実施される。
第１０図を参照すると、次いで、ウェハ１０をホトレジ
スト層３７で被覆する。次いで、ホトレジスト層３７を
パターン形成して、窓３８を形成し、該層３８は爾後に
形成されるべきバイポーラトランジスタのベース領域を
定義する。１実施例においては、ウェハ１０の露出され
た部分をイオン注入プロセスで処理して、Ｐ型ベース領
域４０を形成する。１実施例においては、ボロンイオン
を使用し、注入エネルギとして約１５０ＫｅＶ又はドー
ズ量として約４ Ｘ １０１３と８ Ｘ １．０１３イ
オン数／ｄの間の値を使用する。次いで、ホトレジスト
層３７を除去する。第１−１図を参照すると、次いで、
ウェハ１０を別のホトレジスト層４２で被覆し、該層４
２は選択的にパターン形成して窓４４ａ及び４４ｂを形
成する。窓４４ａはエミッタ領域４６を定義し、それは
１実施例においては、例えば、砒素イオンを使用し約５
０ＫｅＶの注入エネルギ及びｌＸｌ０”及び３ ｘ ｌ
Ｑ Ｌ６イオン数／ｄの間のドーズ量を使用するイオ
ン注入プロセスによって形成される。窓４４ ｂ内のエ
ピタキシャル層２４の部分もこのイオン注入プロセスの
期間中にイオンが注入され、従ってトランジスタに対す
るコレクタコンタクトの形成を容易とさせている。次い
で、ホトレジスト層４２を除去する。
スト層３７で被覆する。次いで、ホトレジスト層３７を
パターン形成して、窓３８を形成し、該層３８は爾後に
形成されるべきバイポーラトランジスタのベース領域を
定義する。１実施例においては、ウェハ１０の露出され
た部分をイオン注入プロセスで処理して、Ｐ型ベース領
域４０を形成する。１実施例においては、ボロンイオン
を使用し、注入エネルギとして約１５０ＫｅＶ又はドー
ズ量として約４ Ｘ １０１３と８ Ｘ １．０１３イ
オン数／ｄの間の値を使用する。次いで、ホトレジスト
層３７を除去する。第１−１図を参照すると、次いで、
ウェハ１０を別のホトレジスト層４２で被覆し、該層４
２は選択的にパターン形成して窓４４ａ及び４４ｂを形
成する。窓４４ａはエミッタ領域４６を定義し、それは
１実施例においては、例えば、砒素イオンを使用し約５
０ＫｅＶの注入エネルギ及びｌＸｌ０”及び３ ｘ ｌ
Ｑ Ｌ６イオン数／ｄの間のドーズ量を使用するイオ
ン注入プロセスによって形成される。窓４４ ｂ内のエ
ピタキシャル層２４の部分もこのイオン注入プロセスの
期間中にイオンが注入され、従ってトランジスタに対す
るコレクタコンタクトの形成を容易とさせている。次い
で、ホトレジスト層４２を除去する。
次いで、例えば、ウェハ１ｏをホトレジスト層４９で被
覆し、且つホトレジスト層４９を選択的に露出させ、且
つ露出部分を除去して二酸化シリコン層３６を部分的に
露出させることによって、二酸化シリコン層３６内に開
口４８（第１２図）をエツチング形成する。次いで、二
酸化シリコン層３６の露出部分を、例えば緩衝ＨＦ溶液
を使用して除去し、開口４８を残存させる。次いで、ホ
トレジスト層４９を除去する。
覆し、且つホトレジスト層４９を選択的に露出させ、且
つ露出部分を除去して二酸化シリコン層３６を部分的に
露出させることによって、二酸化シリコン層３６内に開
口４８（第１２図）をエツチング形成する。次いで、二
酸化シリコン層３６の露出部分を、例えば緩衝ＨＦ溶液
を使用して除去し、開口４８を残存させる。次いで、ホ
トレジスト層４９を除去する。
第１３図を参照すると、次いで、導電性層５゜（例えば
、金属又はポリシリコン）をウェハ１゜上に形成し、且
つ、例えばウェハをホトレジストで被覆しく不図示）、
該ホトレジストをパターン形成し、その際に導電層５ｏ
を部分的に露出させ且つ該露出部分を除去することによ
って、パターン形成する。次いで、そのホトレジストを
除去し、バイポーラトランジスタを残存させ、その場合
に、導電性層５０はベース４０．エミッタ４６、及ヒコ
レクタ４７と電気的にコンタクトする。低固有抵抗の埋
込層２２はトランジスタ５４を基板１１から分離してい
る。更に、コレクタ４７は埋込層２２を介してコレクタ
コンタクトと接続されてぃる。
、金属又はポリシリコン）をウェハ１゜上に形成し、且
つ、例えばウェハをホトレジストで被覆しく不図示）、
該ホトレジストをパターン形成し、その際に導電層５ｏ
を部分的に露出させ且つ該露出部分を除去することによ
って、パターン形成する。次いで、そのホトレジストを
除去し、バイポーラトランジスタを残存させ、その場合
に、導電性層５０はベース４０．エミッタ４６、及ヒコ
レクタ４７と電気的にコンタクトする。低固有抵抗の埋
込層２２はトランジスタ５４を基板１１から分離してい
る。更に、コレクタ４７は埋込層２２を介してコレクタ
コンタクトと接続されてぃる。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれｒ）具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。例えば、層
１２及び１４は一二酸化シリコン及び窒化シリコン以外
の物質から形成することも可能であり、［１つ上述した
以外の厚さを有することも可能である。更に、アンチモ
ン以外のイオンを使用することも可能であり、１１つ［
１００］配向以外の結晶配向を持ったウェハを使用する
ことも可能である。更に、出発物質はＰ型又はＮ型の何
れとすることも可能である。
たが、本発明はこれｒ）具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。例えば、層
１２及び１４は一二酸化シリコン及び窒化シリコン以外
の物質から形成することも可能であり、［１つ上述した
以外の厚さを有することも可能である。更に、アンチモ
ン以外のイオンを使用することも可能であり、１１つ［
１００］配向以外の結晶配向を持ったウェハを使用する
ことも可能である。更に、出発物質はＰ型又はＮ型の何
れとすることも可能である。
第１図乃至第１３図は本発明に基づく製造プロセスの間
のバイポーラトランジスタの製造過程の各段階を示した
各概略断面図、である。 （符号の説明） ］、 Ｏ： １１４導体ウェハ １１：基板 １２．１８，２０：二酸化シリコン層 １４：窒化シリコン層 １５：ホトレジスト層 １６：窓 ２２：埋込層 特許出願人 モノリシック メモリーズ、インコ
ーホレイテッド −ＯＪ ｎ寸
のバイポーラトランジスタの製造過程の各段階を示した
各概略断面図、である。 （符号の説明） ］、 Ｏ： １１４導体ウェハ １１：基板 １２．１８，２０：二酸化シリコン層 １４：窒化シリコン層 １５：ホトレジスト層 １６：窓 ２２：埋込層 特許出願人 モノリシック メモリーズ、インコ
ーホレイテッド −ＯＪ ｎ寸
Claims (1)
- 【特許請求の範囲】 １、埋込層を持ったバイポーラトランジスタの製造方法
において、半導体物質上に第１物質の層を形成し、前記
第１物質の前記層内にイオンを注入し、前記イオンを前
記第１物質から前記半導体物質へ拡散させその際にドー
プした領域を形成し、前記第１物質の前記層を除去し、
前記ドープした領域上にエピタキシャル層を形成し、前
記エピタキシャル層内にバイポーラトランジスタを形成
する、上記各ステップを有し、前記ドープした領域が埋
込層として機能することを特徴とする方法。 ２、特許請求の範囲第１項において、前記半導体物質が
シリコンであることを特徴とする方法。 ３、特許請求の範囲第１項において、前記第１物質の前
記層の上に第２物質の層を形成し、前記第２物質の前記
層は前記イオンの拡散のステップの間にイオンが大気へ
外拡散するこを防止することを特徴とする方法。 ４、特許請求の範囲第３項において、前記第１及び第２
物質は二酸化シリコンであることを特徴とする方法。 ５、特許請求の範囲第４項において、前記第２物質の前
記層は化学蒸着プロセス（ＣＶＤ）によって形成される
ことを特徴とする方法。 ６、特許請求の範囲第５項において、前記第２物質の前
記層は７００℃未満の温度で付着されることを特徴とす
る方法。 ７、特許請求の範囲第１項において、前記第１物質の前
記層を形成する前に前記ウェハ上の第３物質の層を形成
し、前記第３物質の前記層内に窓領域をエッチング形成
し、前記第１物質の前記層は前記窓領域内に形成され、
前記第３物質の前記層は前記第１物質の前記層よりも厚
く、イオンが前記イオン注入のステップの間に前記第３
物質の前記層内に注入されるが、前記イオンの拡散の間
に前記第３物質の前記層から前記半導体物質内へは拡散
しないことを特徴とする方法。 ８、特許請求の範囲第７項において、前記第３物質は二
酸化シリコンを有していることを特徴とする方法。 ９、特許請求の範囲第７項において、前記第３物質が窒
化シリコンを有していることを特徴とする方法。 １０、特許請求の範囲第７項において、前記第３物質の
前記層は前記エピタキシャル層の形成の前に除去される
ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78690685A | 1985-10-11 | 1985-10-11 | |
| US786906 | 1985-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289357A true JPS6289357A (ja) | 1987-04-23 |
Family
ID=25139910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24190586A Pending JPS6289357A (ja) | 1985-10-11 | 1986-10-11 | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0219243A2 (ja) |
| JP (1) | JPS6289357A (ja) |
| DE (1) | DE219243T1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964355A (ja) * | 1995-08-25 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| AU776904B2 (en) | 2000-02-08 | 2004-09-23 | Euro-Celtique S.A. | Controlled-release compositions containing opioid agonist and antagonist |
| EP1808885A1 (en) * | 2002-06-26 | 2007-07-18 | Semequip, Inc. | A semiconductor device and method of fabricating a semiconductor device |
| CN101055838B (zh) | 2002-06-26 | 2011-12-14 | 山米奎普公司 | 一种制造一半导体器件的方法 |
| DE102004013478B4 (de) * | 2004-03-18 | 2010-04-01 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
| WO2007070321A2 (en) | 2005-12-09 | 2007-06-21 | Semequip Inc. | System and method for the manufacture of semiconductor devices by the implantation of carbon clusters |
| US7919402B2 (en) | 2006-12-06 | 2011-04-05 | Semequip, Inc. | Cluster ion implantation for defect engineering |
-
1986
- 1986-09-23 DE DE1986307308 patent/DE219243T1/de active Pending
- 1986-09-23 EP EP86307308A patent/EP0219243A2/en not_active Withdrawn
- 1986-10-11 JP JP24190586A patent/JPS6289357A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0219243A2 (en) | 1987-04-22 |
| DE219243T1 (de) | 1987-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| CA1050667A (en) | Method of manufacturing semiconductor devices | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| US4243435A (en) | Bipolar transistor fabrication process with an ion implanted emitter | |
| JPS6361777B2 (ja) | ||
| JPH0340501B2 (ja) | ||
| EP0519592A2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPS5879762A (ja) | サブミクロンバイポ−ラトランジスタ及びその製造方法 | |
| JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
| US5476800A (en) | Method for formation of a buried layer for a semiconductor device | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPS6252950B2 (ja) | ||
| RU2107972C1 (ru) | Способ изготовления биполярных планарных n-p-n-транзисторов | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPH03108755A (ja) | 半導体装置の製造方法 | |
| JPH0237750A (ja) | 半導体素子の製造方法 | |
| JPH03116934A (ja) | 半導体装置の製造方法 |