JPS6085561A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6085561A JPS6085561A JP19457283A JP19457283A JPS6085561A JP S6085561 A JPS6085561 A JP S6085561A JP 19457283 A JP19457283 A JP 19457283A JP 19457283 A JP19457283 A JP 19457283A JP S6085561 A JPS6085561 A JP S6085561A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type impurity
- ion
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000007943 implant Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特にバイポーラ
型半導体装置の浅い拡散接合（５ｈａｌβ０Ｗｊｕｎｃ
ｔｉｏｎ ）の形成方法に関する。
型半導体装置の浅い拡散接合（５ｈａｌβ０Ｗｊｕｎｃ
ｔｉｏｎ ）の形成方法に関する。
＋１）） 従来技術と問題点
最近の半導体装置の急速な進歩により半導体特性の一つ
である高速性が重要視されてきているが、その高速性を
達成するため浅い拡散接合（５ｈａｌｎＯＷｊｕｎｃｔ
ｉｏｎ ）による方法が一手法として用いられている。
である高速性が重要視されてきているが、その高速性を
達成するため浅い拡散接合（５ｈａｌｎＯＷｊｕｎｃｔ
ｉｏｎ ）による方法が一手法として用いられている。
半導体装置、たとえば従来のバイポーラ型半導体装置の
製造方法について第１図乃至第３図を用いて説明する。
製造方法について第１図乃至第３図を用いて説明する。
尚前図と同等の部分については同一符号を付している。
まず第１図に示すごとくたとえばＮ型半導体基板１１に
通常の熱酸化工程によって所定厚の酸化膜（ＳｉＣ２膜
）２を形成し、該酸化膜２玉にフォトプロセス技術によ
って選択的にレジスト膜３を形成する。次いでＰ型不純
物たとえば硼素（匂をイオン注入法によって８０ＫｅＶ
、ドーズ足ＩＸＬＯ”Ｇ” の条件でＮ型半４昨基板ｌ
内に注入する。
通常の熱酸化工程によって所定厚の酸化膜（ＳｉＣ２膜
）２を形成し、該酸化膜２玉にフォトプロセス技術によ
って選択的にレジスト膜３を形成する。次いでＰ型不純
物たとえば硼素（匂をイオン注入法によって８０ＫｅＶ
、ドーズ足ＩＸＬＯ”Ｇ” の条件でＮ型半４昨基板ｌ
内に注入する。
次いで第２図に示すごとくレジスト膜３を除去して半導
体基板１を熱処理（アニール）、たとえば熱処理温度約
１０００℃ドライ窒素（Ｎ２）ガスの雰囲気中にて約３
０分間アニー／しを行えば図示したごとくベース拡散領
域４が形成される。
体基板１を熱処理（アニール）、たとえば熱処理温度約
１０００℃ドライ窒素（Ｎ２）ガスの雰囲気中にて約３
０分間アニー／しを行えば図示したごとくベース拡散領
域４が形成される。
次いで第３図に示すごとく基板ｌ上の所定領域にエミツ
タ窓５をフォトプロセス技術によってレジスト膜６をマ
スクとして窓開けを行ない、更にレジスト膜６をマスク
としてエミツタ窓５内の半導体基板ｌ内にＮ型不純物、
たとえば砒素（Ａｓ）を同じくイオン注入法によりてｔ
ｏｏＫｅｖ 、ドーズ量５Ｘ１０５α−２の条件で不純
物をドープする。
タ窓５をフォトプロセス技術によってレジスト膜６をマ
スクとして窓開けを行ない、更にレジスト膜６をマスク
としてエミツタ窓５内の半導体基板ｌ内にＮ型不純物、
たとえば砒素（Ａｓ）を同じくイオン注入法によりてｔ
ｏｏＫｅｖ 、ドーズ量５Ｘ１０５α−２の条件で不純
物をドープする。
次いでレジスト膜６を除去して熱処理温度１０００℃ド
ライ窒素（Ｎ２）雰囲気中で約２０分間熱処理〜を行え
ば図示したごとくエミッタ領域７が形成され半導体素子
が形成される。
ライ窒素（Ｎ２）雰囲気中で約２０分間熱処理〜を行え
ば図示したごとくエミッタ領域７が形成され半導体素子
が形成される。
この場合ベースの深さ約６００ＯＡ、エミッタの深さは
約８５０ＯＡとなる。
約８５０ＯＡとなる。
しかしながら極めて浅い拡散接合（５ｈａ６６０Ｗ、）
ｕｎｃｔｊ−ｏｎ ）を作る場合には、かかる方法即ち
初めに基板内にベース領域を形成し、しかる後エミッタ
領域を形成するいわゆる２段階拡散方法においては限界
があり、又不純物（ＡＳ）の基板への直接のイオン注入
法は、基板内に結晶欠陥を生ずるなどの問題があった。
ｕｎｃｔｊ−ｏｎ ）を作る場合には、かかる方法即ち
初めに基板内にベース領域を形成し、しかる後エミッタ
領域を形成するいわゆる２段階拡散方法においては限界
があり、又不純物（ＡＳ）の基板への直接のイオン注入
法は、基板内に結晶欠陥を生ずるなどの問題があった。
（０） 発明の目的
本発明の目的はかかる問題点を解消して半導体基板内に
極めて浅い拡散接合を形成し、かつ基板中に結晶欠陥が
残らない新規な半導体装置の製造方法の提供にある。
極めて浅い拡散接合を形成し、かつ基板中に結晶欠陥が
残らない新規な半導体装置の製造方法の提供にある。
（ｄ）＠明の構成
その目的を達成するため本発明は基板とに形成された絶
縁膜に設けられた窓にシリコン層を被覆し、該シリコン
層にＮ型歪りＢ物及び該Ｎ型不純物よりも拡散係数の大
きいＰ型不純物をドープする工程と、該ドープされた多
結晶半Ｊｊ体層を拡散源として半導体基板にベース及び
エミッタ領域を同時に拡散形］戊する工程とが含寸れて
なることを特徴とする。
縁膜に設けられた窓にシリコン層を被覆し、該シリコン
層にＮ型歪りＢ物及び該Ｎ型不純物よりも拡散係数の大
きいＰ型不純物をドープする工程と、該ドープされた多
結晶半Ｊｊ体層を拡散源として半導体基板にベース及び
エミッタ領域を同時に拡散形］戊する工程とが含寸れて
なることを特徴とする。
＋８） 発明の実施例
以下本発明の実施例について図面を参照して具体的に説
明する。第４図乃至第７図は本発明の一実施例を説明す
るための工程順要部断面図を示し、両図と同等の部分に
ついては同一符号を付している。
明する。第４図乃至第７図は本発明の一実施例を説明す
るための工程順要部断面図を示し、両図と同等の部分に
ついては同一符号を付している。
第４図においてＮ型半導体基板１１とにたとえば熱酸化
によって厚さ約５０００人の酸化膜（Ｓｉｏ２１ｇ）１
２を形成し、次いでフォトプロセス技術によって該酸化
膜１２を選択的にエツチング除去し図示したごとく近接
して外部ペース窓１３及びエミツタ窓１４を開孔する。
によって厚さ約５０００人の酸化膜（Ｓｉｏ２１ｇ）１
２を形成し、次いでフォトプロセス技術によって該酸化
膜１２を選択的にエツチング除去し図示したごとく近接
して外部ペース窓１３及びエミツタ窓１４を開孔する。
次いで化学気相成長法によって基板ｌｌ全面に厚さ約２
０００人のシリコン層（ポリシリコン層）１５を被覆す
る。次いで該半導体基板ｌｌ上に外部ベース窓１３上を
開口部としたレジスト膜１６を選択的に形成し、該レジ
スト膜１６をマスクとしてＰ型不純物たとえば硼素（ハ
）を８０Ｉ（ｅＶ 、ドーズ量４ Ｘ Ｉ ０１４ｃｍ
−”ｏ条件にてイオン注入法によって半導体基板ｌｌ内
に不純物をドープする。次いでレジスト膜１６を除去し
て熱処理湿度１０００℃ドライ窒素（Ｎ２）Ｗ囲気中で
約２０分間熱処理を行ない外部ベースコンタクト領域１
７を形成する。
０００人のシリコン層（ポリシリコン層）１５を被覆す
る。次いで該半導体基板ｌｌ上に外部ベース窓１３上を
開口部としたレジスト膜１６を選択的に形成し、該レジ
スト膜１６をマスクとしてＰ型不純物たとえば硼素（ハ
）を８０Ｉ（ｅＶ 、ドーズ量４ Ｘ Ｉ ０１４ｃｍ
−”ｏ条件にてイオン注入法によって半導体基板ｌｌ内
に不純物をドープする。次いでレジスト膜１６を除去し
て熱処理湿度１０００℃ドライ窒素（Ｎ２）Ｗ囲気中で
約２０分間熱処理を行ない外部ベースコンタクト領域１
７を形成する。
次いで第５図に示すようにイオン注入法により基板１１
全面にＰ型不純物たとえば硼素（８を用いて２５Ｋｅｖ
、１：−ズノ）＊ Ｌ Ｘ １０”ｍ−２ｃＤ条件でポ
リシリコン層１５内にＰ型の不純物をドープする。
全面にＰ型不純物たとえば硼素（８を用いて２５Ｋｅｖ
、１：−ズノ）＊ Ｌ Ｘ １０”ｍ−２ｃＤ条件でポ
リシリコン層１５内にＰ型の不純物をドープする。
次いで第６図に示すようにエミツタ窓部１４を開口部と
するレジスト膜１８を選択的に形成した後、該レジスト
膜１８をマスクとしてＮｉ不純物たとえば砒素（ＡＢ
）を７０ＫｅＶ、ドース量５×１０１０１５ａの条件に
てエミツタ窓１４Ｊｚのポリシリコン層１５内に不純物
をドープする。
するレジスト膜１８を選択的に形成した後、該レジスト
膜１８をマスクとしてＮｉ不純物たとえば砒素（ＡＢ
）を７０ＫｅＶ、ドース量５×１０１０１５ａの条件に
てエミツタ窓１４Ｊｚのポリシリコン層１５内に不純物
をドープする。
此のレジスト膜１８は第５図のＰ型不純物硼素（ト）を
基板１１）のポリシリコン層１５内に全面にド−プする
工程のｉｌｌに形成してもよく少くともエミツタ窓１４
土のポリシリコン層１５にＰ５の不純物（ト）とＮ５の
不純物（Ａｓ ’）とがドープされるようにすればよい
。
基板１１）のポリシリコン層１５内に全面にド−プする
工程のｉｌｌに形成してもよく少くともエミツタ窓１４
土のポリシリコン層１５にＰ５の不純物（ト）とＮ５の
不純物（Ａｓ ’）とがドープされるようにすればよい
。
次いで第７図に示すごとく基板１１を熱処理温度９００
℃トライ窒素（Ｎ２）雰囲気中で約４０分間熱処理すれ
ばエミツタ窓１４）のポリシリコン層１５中に含まれる
Ｐ型不純物（曇とＮ型不純物（Ａｓ）を拡散源として基
板内に同時に図示したごとく内部ベース領域１９とエミ
ッタ領域２０が形成される。
℃トライ窒素（Ｎ２）雰囲気中で約４０分間熱処理すれ
ばエミツタ窓１４）のポリシリコン層１５中に含まれる
Ｐ型不純物（曇とＮ型不純物（Ａｓ）を拡散源として基
板内に同時に図示したごとく内部ベース領域１９とエミ
ッタ領域２０が形成される。
これはＰ型不純物（ＢｌとＮ型不純物（Ａｓ）の拡散係
数の差により即ちＰ型不純物硼素（Ｅ）の拡散係数がＮ
型歪純物砒累（ＡＳ）の拡散係数に比べて約１桁大きい
ため図示したような内部ベース領域１９及びエミッタ領
域２０が同時に形成されることになる。
数の差により即ちＰ型不純物硼素（Ｅ）の拡散係数がＮ
型歪純物砒累（ＡＳ）の拡散係数に比べて約１桁大きい
ため図示したような内部ベース領域１９及びエミッタ領
域２０が同時に形成されることになる。
尚内部ベース領域１９は外部ベースコンタクト領域１７
と基板１１内において横方向の拡散により出水したごと
く連結される。
と基板１１内において横方向の拡散により出水したごと
く連結される。
かかる方法によれば従来の予めベース領域を形成した後
、エミッタ領域を形成する方法に比べて同時にベース領
域及びエミッタ領域を形成するため極めて浅い拡散接合
をうろことができる。
、エミッタ領域を形成する方法に比べて同時にベース領
域及びエミッタ領域を形成するため極めて浅い拡散接合
をうろことができる。
即ちＭｊｌ述した本実施例においてはベーヌ深さ約８５
００人、エミッタ深さ約２７００人の１直の極めて浅い
拡散接合を得ることができた。
００人、エミッタ深さ約２７００人の１直の極めて浅い
拡散接合を得ることができた。
又直接基板中にイオン注入を行なうことなくポリシリコ
ン層を介して拡散接合を形成するため基板中の結晶欠陥
の発生を防止することが可能である。
ン層を介して拡散接合を形成するため基板中の結晶欠陥
の発生を防止することが可能である。
次いで通常の工程によって外部ベースコンタクト領域１
７とエミッタ領域２０より外部配線層を取り出せばバイ
ポーラ型半導体累子が完成する。
７とエミッタ領域２０より外部配線層を取り出せばバイ
ポーラ型半導体累子が完成する。
（ｆ）発明の効果
以ｈｂ明したごとく本発明によればエミツタ窓とのポリ
シリコン層中にＰ５及びＮ型の不純物をドーグし、該ド
ープされたポリシリコン層を拡散源として半４体基板内
にベース及びエミッタ領域を同時に形成するため基板に
結晶欠陥を生ずることなく、極めて浅い拡散接合を形成
することが可能となり半導体装置の、団速性を僅成する
ことができ製品の特性白玉に極めて効果が大きい。
シリコン層中にＰ５及びＮ型の不純物をドーグし、該ド
ープされたポリシリコン層を拡散源として半４体基板内
にベース及びエミッタ領域を同時に形成するため基板に
結晶欠陥を生ずることなく、極めて浅い拡散接合を形成
することが可能となり半導体装置の、団速性を僅成する
ことができ製品の特性白玉に極めて効果が大きい。
第１図乃至第３図は従来方法を説明するだめの工程１唄
要部断１ｒロ図、第４図乃至第７図は本発明の一実施例
を説明するだめの工程順警部断面図である。 図において１１は半Ｊｌ″ｊ、体基板、１４はエミツタ
窓、１５はポリシリコン層、１９は内部ベース領域、２
０はエミッタ領域金示す。 第４図 第５図 第 ６図 第７図
要部断１ｒロ図、第４図乃至第７図は本発明の一実施例
を説明するだめの工程順警部断面図である。 図において１１は半Ｊｌ″ｊ、体基板、１４はエミツタ
窓、１５はポリシリコン層、１９は内部ベース領域、２
０はエミッタ領域金示す。 第４図 第５図 第 ６図 第７図
Claims (1)
- 基板とに形成された絶縁膜に設けられた窓にシリコン層
を被覆し、シリコン層にＮ型不純物及び該Ｎ型不純物よ
りも拡散係数の大きいＰ型不純物をドープする工程と、
該ドープされたシリコン層を拡散源として半導体基板に
ベース及びエミッタ領域を同時に拡散形成する工程とが
含まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457283A JPS6085561A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457283A JPS6085561A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6085561A true JPS6085561A (ja) | 1985-05-15 |
Family
ID=16326763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19457283A Pending JPS6085561A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085561A (ja) |
-
1983
- 1983-10-17 JP JP19457283A patent/JPS6085561A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025894B2 (ja) | イオン打込みを用いた半導体装置の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH01147829A (ja) | 半導体装置の製造方法 | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS63124571A (ja) | 半導体装置の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPS6129537B2 (ja) | ||
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH0352221B2 (ja) | ||
| JPH04199637A (ja) | 半導体装置の製造方法 | |
| JPH0387034A (ja) | 半導体装置の製造方法 | |
| JPS60101930A (ja) | 半導体への不純物拡散方法 | |
| JPH0493019A (ja) | 半導体装置の製造方法 | |
| JPH03108755A (ja) | 半導体装置の製造方法 |