JPS5895868A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5895868A JPS5895868A JP19617381A JP19617381A JPS5895868A JP S5895868 A JPS5895868 A JP S5895868A JP 19617381 A JP19617381 A JP 19617381A JP 19617381 A JP19617381 A JP 19617381A JP S5895868 A JPS5895868 A JP S5895868A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- polycrystalline silicon
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 10
- 239000011574 phosphorus Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 20
- 239000010410 layer Substances 0.000 abstract description 16
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000007792 gaseous phase Substances 0.000 abstract 2
- 238000009499 grossing Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 102100027734 Humanin-like 10 Human genes 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は高耐圧であり、かつリーク電流のない半導体
装置の製造方法に関するものである。
装置の製造方法に関するものである。
第１図（ａ）〜第１図（ｄ）は従来の半導体装置の製造
方法を示す断面図である。同図において、（１）はシリ
コン基板、（２）はこのシリコン基板（１）上の活性領
域に熱酸化法などにより形成した比較的薄い第１の酸化
シリコン膜、（３）はこの第１の酸化シリコン膜（２）
上に例えば５ｏｏｏＡに形成した第１の多結晶シリコン
膜、（４）はこの第１の多結晶シリコン膜（３）の表面
に形成したリンガラス層、（５）は前記シリコン基板（
１）上に例えば砒素を選択的に注入して形成したソース
・ドレイン領域、（６）は例えば１０００Ｘの第２の酸
化シリコン膜、（７）は第２の多結晶シリコン膜である
。
方法を示す断面図である。同図において、（１）はシリ
コン基板、（２）はこのシリコン基板（１）上の活性領
域に熱酸化法などにより形成した比較的薄い第１の酸化
シリコン膜、（３）はこの第１の酸化シリコン膜（２）
上に例えば５ｏｏｏＡに形成した第１の多結晶シリコン
膜、（４）はこの第１の多結晶シリコン膜（３）の表面
に形成したリンガラス層、（５）は前記シリコン基板（
１）上に例えば砒素を選択的に注入して形成したソース
・ドレイン領域、（６）は例えば１０００Ｘの第２の酸
化シリコン膜、（７）は第２の多結晶シリコン膜である
。
次に、上記構成による半導体装置の製造方法について説
明する。まず、第１図（ａ）に示すように、シリコン基
板（１）上の活性領域に、熱酸化法により比較的薄い第
１の酸化シリコン膜（２）を形成する。そして、この第
１の酸化シリコン膜（２）上に例えば減圧気相成長法に
より例えば５ｏｏｏＸの厚さに第１の多結晶シリコン膜
（３）を成長させる。次に、第１図φ）に示すように、
例えばＰｏｃｔｓを用いて９５０℃の熱処理により、前
記第１の多結晶シリコン膜（３）の表面にリンガラス層
（４）を形成する。
明する。まず、第１図（ａ）に示すように、シリコン基
板（１）上の活性領域に、熱酸化法により比較的薄い第
１の酸化シリコン膜（２）を形成する。そして、この第
１の酸化シリコン膜（２）上に例えば減圧気相成長法に
より例えば５ｏｏｏＸの厚さに第１の多結晶シリコン膜
（３）を成長させる。次に、第１図φ）に示すように、
例えばＰｏｃｔｓを用いて９５０℃の熱処理により、前
記第１の多結晶シリコン膜（３）の表面にリンガラス層
（４）を形成する。
このため、この第１の多結晶シリコン膜（３）中にリン
が拡散し、その抵抗率を下げる。次に、このリンガラス
層（４）を除去したのち、第１図（Ｃ）に示すように、
第１の多結晶シリコン層（３）および薄い第１の酸化シ
リコン膜（２）を選択的に除去したのち、その除去した
部分からシリコン基板（１）中に例えばイオン注入法に
より例えば砒素を選択的に注入し、ソース・ドレイン領
域（５）を形成し、第１のトランジスタ領域を形成する
。このとき、同時に多結晶シリコンを用いた配線層（図
示せず）も形成する。次に、第１図（ｄ）に示すように
、例えば９５０℃ＨＢ１０＊雰囲気での熱処理により、
シリコン基板（１）上に例えばｘｏｏｏＸの第２のシリ
コン酸化膜（６）を形成する。このとき、同時に多結晶
シリコン膜上にも酸化シリコン膜が形成される。そして
、この上に例えば減圧気相成長法により、第２の多結晶
シリコン膜（７）を例えば３ｏｏｏＸの生成を行い、第
１の多結晶シリコン膜（３）と同様の手順により、第２
のトランジスタ領域および配線層を形成する。その後さ
らに、絶縁膜を形成したのち、各トランジスタ間をａな
どで配線し、表面保護工程を経て、集積回路の形成が完
了する。
が拡散し、その抵抗率を下げる。次に、このリンガラス
層（４）を除去したのち、第１図（Ｃ）に示すように、
第１の多結晶シリコン層（３）および薄い第１の酸化シ
リコン膜（２）を選択的に除去したのち、その除去した
部分からシリコン基板（１）中に例えばイオン注入法に
より例えば砒素を選択的に注入し、ソース・ドレイン領
域（５）を形成し、第１のトランジスタ領域を形成する
。このとき、同時に多結晶シリコンを用いた配線層（図
示せず）も形成する。次に、第１図（ｄ）に示すように
、例えば９５０℃ＨＢ１０＊雰囲気での熱処理により、
シリコン基板（１）上に例えばｘｏｏｏＸの第２のシリ
コン酸化膜（６）を形成する。このとき、同時に多結晶
シリコン膜上にも酸化シリコン膜が形成される。そして
、この上に例えば減圧気相成長法により、第２の多結晶
シリコン膜（７）を例えば３ｏｏｏＸの生成を行い、第
１の多結晶シリコン膜（３）と同様の手順により、第２
のトランジスタ領域および配線層を形成する。その後さ
らに、絶縁膜を形成したのち、各トランジスタ間をａな
どで配線し、表面保護工程を経て、集積回路の形成が完
了する。
しかしながら、従来の半導体装置の製造方法においては
第１の多結晶シリコン層を配線として用いるためには高
濃度のリンを添加する必要があるが、この高濃度にリン
を含んだ多結晶シリコンを酸化すると、多結晶シリコン
の粒径が大きくなる。
第１の多結晶シリコン層を配線として用いるためには高
濃度のリンを添加する必要があるが、この高濃度にリン
を含んだ多結晶シリコンを酸化すると、多結晶シリコン
の粒径が大きくなる。
このため、酸化後、酸化膜表面および多結晶シリコン模
表面に凸凹ができ、その上に形成された導電体との間の
耐圧が減少、あるいはこの２層間のリーク電流が増大す
るなどの欠点があった。
表面に凸凹ができ、その上に形成された導電体との間の
耐圧が減少、あるいはこの２層間のリーク電流が増大す
るなどの欠点があった。
したがって、この発明の目的は酸化膜表面および多結晶
シリコン膜表面を平滑にし、層間を高耐圧にし、しかも
、リーク電流が殆んどない半導体装置の製造方法を提供
するものである。
シリコン膜表面を平滑にし、層間を高耐圧にし、しかも
、リーク電流が殆んどない半導体装置の製造方法を提供
するものである。
このような目的を達成するため、この発明はシリコン基
板などの半導体基板上に、低抵抗にするための不純物を
添加した第１の多結晶シリコン膜を形成する工程と、こ
の第１の多結晶シリコン膜上に前記不純物の拡散マスク
となる拡散マスク用酸化膜を形成する工程と、この拡散
マスク用酸化膜上に不純物を添加しない第２の多結晶シ
リコン膜を生成する工程と、この第２の多結晶シリコン
膜を熱酸化して得られる酸化膜を絶縁膜とする工程とを
備えるものであり、以下実施例を用いて詳細に説明する
。
板などの半導体基板上に、低抵抗にするための不純物を
添加した第１の多結晶シリコン膜を形成する工程と、こ
の第１の多結晶シリコン膜上に前記不純物の拡散マスク
となる拡散マスク用酸化膜を形成する工程と、この拡散
マスク用酸化膜上に不純物を添加しない第２の多結晶シ
リコン膜を生成する工程と、この第２の多結晶シリコン
膜を熱酸化して得られる酸化膜を絶縁膜とする工程とを
備えるものであり、以下実施例を用いて詳細に説明する
。
第２図（、）〜第２図（ｅ）はこの発明に係る半導体装
置の製造方法の一実施例を示す断面図である。同図にお
いて、（８）は第１の多結晶シリコン膜（３）上に形成
した拡散マスク用酸化膜、（９）はこの拡散マスク用酸
化膜（８）上に形成した酸化用多結晶シリコン膜である
。
置の製造方法の一実施例を示す断面図である。同図にお
いて、（８）は第１の多結晶シリコン膜（３）上に形成
した拡散マスク用酸化膜、（９）はこの拡散マスク用酸
化膜（８）上に形成した酸化用多結晶シリコン膜である
。
次に、上記構成による半導体装置の製造方法について説
明する。まず、第２図（ａ）に示すように、シリコン基
板（１）上の活性領域に、熱酸化法により、比較的薄い
第１の酸化シリコン膜（２）を形成する。そして、この
第１の酸化シリコン膜（２）上に例えば減圧気相成長法
により、例えば４５００Ａの厚さにリンが添加された第
１の多結晶シリコン膜（３）を成長する。次に、第２図
（ｂ）に示すように、例えば９００℃Ｈａ／Ｑ？、雰囲
気で熱処理することにより、例えば１００Ａのリン拡散
マスクとしての拡散マスク用酸化膜（８）を形成する。
明する。まず、第２図（ａ）に示すように、シリコン基
板（１）上の活性領域に、熱酸化法により、比較的薄い
第１の酸化シリコン膜（２）を形成する。そして、この
第１の酸化シリコン膜（２）上に例えば減圧気相成長法
により、例えば４５００Ａの厚さにリンが添加された第
１の多結晶シリコン膜（３）を成長する。次に、第２図
（ｂ）に示すように、例えば９００℃Ｈａ／Ｑ？、雰囲
気で熱処理することにより、例えば１００Ａのリン拡散
マスクとしての拡散マスク用酸化膜（８）を形成する。
次に、第２図（ｃ’ｌに示すように、例えば減圧気相成
長法によ抄、この拡散マスク用酸化膜（８）上に例えば
５００ｘの酸化用多結晶シリコン層（９）を形成する。
長法によ抄、この拡散マスク用酸化膜（８）上に例えば
５００ｘの酸化用多結晶シリコン層（９）を形成する。
次に、第２図（ｄ）に示すように、酸化用多結晶シリコ
ン層（９）、拡散マスク用酸化膜（８）、第１の多結晶
シリコン膜（３）および第１の酸化シリコン膜（２）を
順次選択的に除去する。そして、この除去した部分から
、シリコン基板（１）中に例えばイオン注入法により、
例えば砒素を選択的に注入し、ソース・ドレイン領域（
５）を形成し、第１のトランジスタ領域を形成する。こ
のとき同時に多結晶シリコンを用いた配線層（図示せず
）を形成する。次に、第２図（ｅ）に示すように、例え
ば９５０℃旧７１の雰囲気で熱処理により、シリコン基
板（１）上に例えばｔｏｏｏＸの第２の酸化シリコン膜
（６）を形成する。このとき、同時に多結晶シリコン膜
上にも酸化シリコン膜が形成される。このとき、多結晶
シリコンは全て酸化される。そして、その上に例えば減
圧気相成長法により、第２の多結晶シリコン膜（７）を
例えば３０００Ａ生成し、第１の多結晶シリコンと同様
の手順により、第２のトランジスタ領域、配線層を形成
する。その後、さらに絶縁膜を形成したのち、各トラン
ジスタ間をＡｔなどで配線し、表面保膜工程を経て、集
積回路の形成が完了する。
ン層（９）、拡散マスク用酸化膜（８）、第１の多結晶
シリコン膜（３）および第１の酸化シリコン膜（２）を
順次選択的に除去する。そして、この除去した部分から
、シリコン基板（１）中に例えばイオン注入法により、
例えば砒素を選択的に注入し、ソース・ドレイン領域（
５）を形成し、第１のトランジスタ領域を形成する。こ
のとき同時に多結晶シリコンを用いた配線層（図示せず
）を形成する。次に、第２図（ｅ）に示すように、例え
ば９５０℃旧７１の雰囲気で熱処理により、シリコン基
板（１）上に例えばｔｏｏｏＸの第２の酸化シリコン膜
（６）を形成する。このとき、同時に多結晶シリコン膜
上にも酸化シリコン膜が形成される。このとき、多結晶
シリコンは全て酸化される。そして、その上に例えば減
圧気相成長法により、第２の多結晶シリコン膜（７）を
例えば３０００Ａ生成し、第１の多結晶シリコンと同様
の手順により、第２のトランジスタ領域、配線層を形成
する。その後、さらに絶縁膜を形成したのち、各トラン
ジスタ間をＡｔなどで配線し、表面保膜工程を経て、集
積回路の形成が完了する。
なお、以上の実施例では多結晶シリコンは減圧気相成長
法により成長させたが、常圧気相成長法、プラズマ気相
成長法、その他の方法も用いることができることはもち
ろんである。また、拡散マスク用酸化膜（８）を熱処理
により形成したが、減圧気相成長法により形成してもよ
いことはもちろんである。また、第２の酸化シリコン膜
を９５０℃Ｈ３１０３雰囲気中で形成したが、他の温度
でのＨＮ１０＠雰囲気、あるいは０３雰囲気でも同様に
できることはもちろんである。また、第１の多結晶シリ
コンにリンを添加したが、砒素、ボロン、アンチモンな
どを用いてもよいことはもちろんである。また、この第
１の多結晶シリコン中に予め、砒素、ボロン、アンチモ
ンなどの不純物を添加したが、第１の多結晶シリコンの
成長時に同時にこの不純物を添加してもよいことはもち
ろんである。また、拡散マスク用酸化膜は第１の多結晶
シリコンを熱酸化することによって形成してもよいこと
はもちろんである。また、シリコン基板を用いたが、こ
れに限定せず、任意の半導体基板を用いることができる
ことはもちろんである。
法により成長させたが、常圧気相成長法、プラズマ気相
成長法、その他の方法も用いることができることはもち
ろんである。また、拡散マスク用酸化膜（８）を熱処理
により形成したが、減圧気相成長法により形成してもよ
いことはもちろんである。また、第２の酸化シリコン膜
を９５０℃Ｈ３１０３雰囲気中で形成したが、他の温度
でのＨＮ１０＠雰囲気、あるいは０３雰囲気でも同様に
できることはもちろんである。また、第１の多結晶シリ
コンにリンを添加したが、砒素、ボロン、アンチモンな
どを用いてもよいことはもちろんである。また、この第
１の多結晶シリコン中に予め、砒素、ボロン、アンチモ
ンなどの不純物を添加したが、第１の多結晶シリコンの
成長時に同時にこの不純物を添加してもよいことはもち
ろんである。また、拡散マスク用酸化膜は第１の多結晶
シリコンを熱酸化することによって形成してもよいこと
はもちろんである。また、シリコン基板を用いたが、こ
れに限定せず、任意の半導体基板を用いることができる
ことはもちろんである。
以上詳細に説明したように、この発明に係る半導体装置
の製造方法によれば酸化膜表面の凹凸はほとんどなく、
シかも多結晶シリコン表面も凹凸がなくなり、層間が高
耐圧になり、しかもリーク電流が＃１とんどなくなるな
どの効果がある。
の製造方法によれば酸化膜表面の凹凸はほとんどなく、
シかも多結晶シリコン表面も凹凸がなくなり、層間が高
耐圧になり、しかもリーク電流が＃１とんどなくなるな
どの効果がある。
第１図（ａ）〜第１図（ｄ）は従来の半導体装置の製造
方法を示す断面図、第２図（ａ）〜第２図（ｅ）はこの
発明に係る半導体装置の製造方法の一実施例を示す断面
図である。 （１）・・・・シリコン基板、（２）・・・・第１の酸
化シリコン膜、（３）・・・・第１の多結晶シリコン膜
、（４）・・・・リンガラス層、（５）・・・・ソース
・ドレイン領域、（６）・・・・第２の酸化シリコン膜
、（７）・・・・第２の多結晶シリコン膜、（８′）・
・・・拡散マスク用酸化膜、（９）・・・・酸化用多結
晶シリコン膜。 なお、図中、同一符号は同一または相当部分を示す。 代理人葛野信−（外１名） 第１図 第２図 コ ○
方法を示す断面図、第２図（ａ）〜第２図（ｅ）はこの
発明に係る半導体装置の製造方法の一実施例を示す断面
図である。 （１）・・・・シリコン基板、（２）・・・・第１の酸
化シリコン膜、（３）・・・・第１の多結晶シリコン膜
、（４）・・・・リンガラス層、（５）・・・・ソース
・ドレイン領域、（６）・・・・第２の酸化シリコン膜
、（７）・・・・第２の多結晶シリコン膜、（８′）・
・・・拡散マスク用酸化膜、（９）・・・・酸化用多結
晶シリコン膜。 なお、図中、同一符号は同一または相当部分を示す。 代理人葛野信−（外１名） 第１図 第２図 コ ○
Claims (1)
- 【特許請求の範囲】 ＋１）シリコン基板などの半導体基板上に、低抵抗にす
るための不純物を添加した第１の多結晶シリコン膜を形
成する工程と、この第１の多結晶シリコン膜上°に前記
不純物の拡散マスクとなる拡散マスク用酸化膜を形成す
る工程と、この拡散マスク用酸化膜上に不純物を添加し
ない第２の多結晶シリコン膜を生成する工程と、仁の第
２の多結晶シリコン膜を熱酸化して得られる酸化膜を絶
縁膜とする工程とを備えたことを特徴とする半導体装置
の製造方法。 （２）前記第１の多結晶シリコン膜は減圧気相成長法、
常圧気相成長法、あるいはプラズマ気相成長法により成
長させることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。 （３）前記第１の多結晶シリコン膜に添加する不純物は
リン、砒素、ボロン、アンチモンであることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 （４）前記第１の多結晶シリコンの成長時に同時に前記
不純物も添加することを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 （５）前記拡散マスク用酸化膜は前記第１の多結晶シリ
コンを熱酸化して形成することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 （６）前記拡散マスク用酸化膜は気相成長法によって形
成することを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617381A JPS5895868A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617381A JPS5895868A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895868A true JPS5895868A (ja) | 1983-06-07 |
Family
ID=16353408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19617381A Pending JPS5895868A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174319A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 半導体装置の製造方法 |
-
1981
- 1981-12-02 JP JP19617381A patent/JPS5895868A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174319A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| JPS6361777B2 (ja) | ||
| JPH055372B2 (ja) | ||
| JPS588139B2 (ja) | 半導体装置の製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| JPS6125209B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS6155250B2 (ja) | ||
| JPH11238871A (ja) | 半導体装置 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS63302524A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS63204763A (ja) | 半導体装置の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 |