JPS6025894B2 - イオン打込みを用いた半導体装置の製造方法 - Google Patents

イオン打込みを用いた半導体装置の製造方法

Info

Publication number
JPS6025894B2
JPS6025894B2 JP52024960A JP2496077A JPS6025894B2 JP S6025894 B2 JPS6025894 B2 JP S6025894B2 JP 52024960 A JP52024960 A JP 52024960A JP 2496077 A JP2496077 A JP 2496077A JP S6025894 B2 JPS6025894 B2 JP S6025894B2
Authority
JP
Japan
Prior art keywords
layer
ion implantation
mask
region
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52024960A
Other languages
English (en)
Other versions
JPS52122470A (en
Inventor
コンラツド・エイ・バリレ
ロバ−ト・エム・ブリル
ジヨン・エル・フオ−ネリス
ジヨセフ・レウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS52122470A publication Critical patent/JPS52122470A/ja
Publication of JPS6025894B2 publication Critical patent/JPS6025894B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 集積回路製造技術が進歩するにつれて半導体基板に導電
性決定不純物すなわちドーパントを導入する手段として
イオン打込みが使用されることが多くなってきた。
多くの分野において従来の拡散技術に替ってイオン打込
みが用いられるようになつてる。半導体基板に能動領域
及び受動領域を形成するのにイオン打込みを使用するこ
との主要な利点の１つは、導入ドーパントの横方向の大
きさ及び垂直方向の濃度分布を高度に制御することが可
能なことである。
濃度分布は打込まれるイオンの性質、イオン打込み菱魔
によってイオンに与えられるエネルギー・レベル及び打
込み強度（ドーセッジ）によって決まる。
基板におけるイオン打込み領域の横方向の大きさは概し
てイオン打込みマスクの閉口の大きさによって決まる。
イオン打込みマスクは関口を有する電気的絶縁材料の層
であるのが一般的である。拡散工程においては拡散によ
って導入された不純物の領域の横方向の境界がマスク閉
口の横方向の境界を越えて広がるのであるが、イオン打
込みの場合には導入されたイオン領域の横方向の境界は
マスクの関口によってはっきりと限定されマスク関口の
輪郭を越えて広がることはない。この特性は高密度の集
積回路において横方向の寸法を厳格に制御するに際して
大きな利点となるが、イオン打込みマスクの開口の下部
の横方向の大きさが上部よりも大きいような場合問題を
生じる原因となることがわかった。すなわち、このよう
な場合、イオン打込み領域の横方向の境界はマスク開口
上部のｄ・ごし、関口によって厳格に限定されるから関
口の下部はイオン打込み領域の接合境界を越えて横方向
に延びることになる。このような構造は、イオン打込み
マスクとして働く絶縁層を通常通り最終製品の保護層と
して使用する場合は特にそうであるが、半導体基板の表
面にＰＮ接合が露呈される結果不所望の効果を生じるこ
とがある。この問題は導電性決定不純物をイオン打込み
したのと同じ開ロに金属を被着してイオン打込み領域に
電気接点を形成する場合に顕著なものになってくる。
上記関口内に露呈したＰＮ接合があるならば金属接点に
よってこの接合が短絡され接点及び半導体装置を不良品
にしてしまうであろう。接点領域に被着された金属が懐
合を覆うほど横方向に延びない場合には、接合は露呈し
保護されないまま残されるのでトランジスタの利得（ベ
ータ）の著しい低下を生じるであろう。従って本発明の
目的は、露呈されるＰＮ接合の問題を低減させたイオン
打込み方法を提供することにある。
本発明のもう１つの目的は、下部の横方向の大きさが上
部よりも大きい閉口を有する電気的絶縁材料のマスクを
通してイオン打込みを行なう方法であって横方向のＰＮ
接合が露呈される問題を低減した方法を提供することに
ある。
さらに本発明の目的は、２層構造の絶縁マスクであって
下層のマスク関口の横方向の寸法が上層のマスク開口の
横方向の寸法よりも大きいものを介して集積回路基板に
イオン打込み領域を形成する方法を提供することにある
。
この方法によると露呈されたＰＮ接合の問題は低減され
る。本発明によると半導体基板へのイオン打込み及び集
積回路の製造は次のように行なわれる。
少なくとも１個の開口を有する電気的絶縁材料のマスク
層を基板表面上に形成する。従来の方法でイオン打込み
を行なって前記関口を通して基板に導電性決定不純物を
導入する。次いで同じ関口を通して同じ導電型の不純物
を基板に拡散する。拡散された不純物は基板に水平方向
及び垂直方向に浸透するので、この工程の組合せによっ
て導入される領域のＰＮ接合はマスク閉口の外周を越え
て横方向に延びる。従って上記関口の下部の横方向の大
きさが上部よりも大きい時、形成される領域の横方向の
ＰＮ接合が閉口内に露呈されたまま残される可能性はほ
とんどなくなる。本発明の方法はたとえばマスクの下層
が二酸化シリコンで上層が窒化シリコンであるような食
刻速度の異なる２つの層で構成されているマスクを用い
る場合に特に有用である。
二酸化シリコン及び窒化シリコンの合成層は集積回路の
保護層として一般的なものであるから、マスク層をひき
つつき保護層として使用する場合には上記のようなマス
ク構造が望ましい。このような一般的な二酸化シリコン
及び窒化シリコンのマスク構造においては下層である二
酸化シリコン層の閉口部分の横方向の大きさは上層であ
る窒化シリコン層の関口部分の横方向の大きさよりも大
きい。従ってイオン打込み工程においては窒化シリコン
層の小さい関口によってイオン打込み領域の横方向の大
きさが規定される。しかし、続いて同じ導電型の不純物
を用いて拡散工程を行なうことによって、こうして形成
される不純物領域を規定する横方向のＰＮ接合はマスク
の下層の閉口の外周を越えて延びるのでＰＮ懐合が開□
内に露呈されることはない。次に図面を参照して本発明
の実施例を説明する。第１図乃至第４Ｂ図を参照して前
述のような関口を有するマスクを介してイオン打込みを
行なう場合の問題の背景及びその解決方法を説明する。
実施例では集積回路表面の最終的な保護層として及びイ
オン打込み、拡散用のマスクとしての両方の機能を有す
る二酸化シリコン−窒化シリコンのマスク構造を用いた
集積回路構造を用いる。先ず第１図を参照してイオン打
込みェミツタの形成を説明する。第１図の構造は、約１
び６原子／地のレベルの最大不純物濃度を有するＮ型ェ
ピタキシヤル層１川こ形成された約１び８原子／地の表
面不純物濃度のＰ型ベース領域１１を備えている。この
構造はたとえば米国特許第３５３９８７６号明細書に記
載されるような一般的な集積回路製造技術によって形成
することができる。この構造の表面の保護層は一般的な
熱酸化技術又は化学的被着法若しくは熱分解法によって
形成することができる二酸化シリコン層１２を含んでい
る。層１２の厚さは８００Ａのオーダーである。層１２
の上に被着された窒化シリコン層１３の厚さは１６００
Ａのオーダーである。層１３はシラン及びアンモニアの
反応による化学的被看法のような従来の技術によって形
成することができる。この反応は通常の場合１０００午
０のオーダーの温度で行なわれる。層１３はスパッタ被
着技術を用いて被着することもできる。ベース領域１１
内にＮ型ェミツタを形成する場合には窒化シリコン層１
３に開□１４を開けるために写真食刻技術が使用される
。関口１４を食刻形成する従来の方法の１つによると、
標準的なフオトレジスト法によって窒化シリコン層上に
開□１４を規定する被着二酸化シリコン・マスク（図示
せず）を形成し、熱燐酸又は熱燐酸塩のような窒化シリ
コン用の適当な食刻剤を用いて食刻が行なわれる。次い
で図示しない二酸化シリコン・マスクは除去され第２図
に示すような閉口１４が残される。第ＩＢ図に示すよう
に二酸化シリコン層１２を通してＮ型不純物をイオン打
込みし表面不純物濃度１ぴ１原子／洲のヱミツタ領域１
５を形成することができる。
関口１４の下の二酸化シリコン層１２の部分を第ＩＡ図
に示すように食刻除去して開口１６を形成し、第２図に
示すように基板に直接イオン打込みして領域１５を形成
することもできる。第ＩＡ図のようにイオン打込みの前
に開口１６を形成する場合にはこの閉口を形成するため
にフオトレジスト技術が使用される。
二酸化シリコンに適する食刻剤としては緩衝弗化水素酸
がある。一般的な技術においては食刻は開□１６が領域
１７において窒化シリコン層１４の下に延びアンダーカ
ットするまで継続される。たとえば、窒化シリコン層の
開□１４の直径が２ミクロンのオーダーである場合、領
域１７におけるアンダーカットの程度は閉口１４の緑か
ら２５００Ａ−３０００Ａのオーダーである。
次いで基板１１の表面に直接イオン打込みを行なうこと
によって領域１５を形成する。この領域はひ素イオン万
Ａｓ＋を導入することによって形成される。この導入は
たとえば米国特許第３７５筋６２号明細書に記載される
ようなイオン打込み装置及び技術を用いて行なうことが
できる。基板に向けられるイオン・ビームは０．０８ミ
クロンのオーダーの深さに基板中に浸透するに充分なエ
ネルギーを有するが、窒化シリコン層１３を浸透するに
足るエネルギーは有しない。このようにするためにはイ
オンの強度は７×１び５イオン／ふとし装置のエネルギ
ー・レベルは４皿ｅＶのオーダーにするのがよい。又は
、第ＩＢ図の方法を用い二酸化シリコン層１２を通して
イオン打込みを行なってＮ領域を形成してもよい。層１
２を通してイオン打込みを行なう場合、層１２の厚さは
１００八のオーダーであるのがよい。この場合、このよ
うな二酸化シリコン層の薄い部分は別の工程で形成する
のがよい。又は層１２の厚みが８００Ａであるならば浸
糟食刻技術によって１００Ａまで薄くしてもよい。いず
れにしても第ＩＢ図の方法を行なう時でも、ェミッタ接
点が最終的にはェミッ夕領域１５に形成されねばならな
いのであるからイオン打込み領域１５の形成に続いて二
酸化シリコン層１２に開口１６を食刻して第２図の構造
にすることになる。この場合にも開□１６は前述した従
来の方法で形成することができる。従っていずれの場合
にも窒化シリコン層１３の関口１４の輪郭によって横方
向のＰＮェミッタ接合１８が規定され、領域１７にアン
ダーカットが生じるから接合１８は関口１６内に露呈さ
れる。この状態においては、一般的な従来のェミッタ・
ドライブ・ィン工程のために基板を加熱する時でさえ、
第３Ａ図に示すように接合１８が二酸化シリコン層１２
の下に来るほど充分には横方向のドライブ・インが生じ
ないで接合１８が開□１６内で露呈されたままの状態に
なることがある。１０００℃のオーダーの温度で１００
分間行なわれるェミッタのドライブ・ィン処理によって
も接合１８が確実に露呈されたままにならないようにす
ることはできない。
その結果第４Ａ図に示すようにアルミニウム又はプラチ
ナのような標準的な集積回路用務点金属からなる接点１
９を被着する時、金属が開□内に延びてェミッタ・ベー
ス接合を短絡する可能性が大きく、そうでない場合は接
合が保護されないまま残されることになる。
本発明によると第３８図に示すようにドライブ・ィン工
程中に雰囲気中にＮ型不純物を導入することによって接
合が露呈されたままになったり短絡されたりする可能性
を避けることができる。
たとえば１０００℃のオーダーの温度で１００分間のオ
ーダーの時間ドライブ・ィン工程を行なう時、たとえば
ふ日３又はＰＨ３のいずれかのような一般的なＮ型ドー
パントを標準的な気相ドーピング・レベルで雰囲気中に
導入する。金属接点は開口内に形成されるので、この工
程は開口内に熱酸化物が形成されないようにするためア
ルゴン又は窒素のような不活性雰囲気中で行なわれねば
ならない。第３８図に示すようにドライブ・ィン工程中
にこのようなＮ型不純物を導入する時、関口１６の外周
から最初拡散が始まり接合１８がこの外周を越えて横方
向に延び確実に二酸化シリコン層１２によって覆われる
ようになる。この構造では第４Ｂ図に示すように続いて
金属接点１９を被着する時、薮点はェミッタ領域１５と
だけ接触し接合を短絡することはない。また、接合の保
護も確実になされる。
【図面の簡単な説明】
第１図は２層構造の絶縁層を有する半導体基板の部分的
断面図、第ＩＡ図は基板表面に直接的にイオン打込みす
る状態を示す図、第ＩＢ図は二酸化シリコン層を通して
イオン打込みする状態を示す図、第２図はイオン打込み
領域を形成した後の基板断面図、第３Ａ図は従来技術に
よってドライブ・ィンを行なう状態を示す図、第３Ｂ図
は本発明に従ってドライブ・ィンを行なう状態を示す図
、第４Ａ図は第３Ａ図の基板に金属接点を形成した図、
第４８図は第３Ｂ図の基板に金属接点を形成した図であ
る。 １０・・・・・・半導体基板、１２，１３・・・・・・
絶縁材料の層、１４，１６・・・・・・開□、１５・・
・・・・イオン打込み領域、１８・・・・・・不純物領
域の境界。 ＦＩＧ．ＩＦＩＧ．ＩＡ ＦＩＧ．ＩＢ ＦＩＧ．２ ＦＩＧ．３Ａ ＦＩＧ．３８ ＦＩＧ．４Ａ ＦＩＧ．４８

Claims (1)

    【特許請求の範囲】
  1. １ アンダーカツト形状の開口を有する電気的絶縁材料
    の層で表面を覆われた半導体基板に前記開口を通して導
    電性決定不純物をイオン打込みし、イオン打込みした前
    記不純物をドライブイン拡散する熱処理の際、その雰囲
    気中に前記不純物と同導電型の不純物を含ませ、不純物
    領域の接合面が前記絶縁材料の層によつて覆われるよう
    になるまで前記熱処理を行なうことを含むイオン打込み
    を用いた半導体装置の製造方法。
JP52024960A 1976-04-05 1977-03-09 イオン打込みを用いた半導体装置の製造方法 Expired JPS6025894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US673314 1976-04-05
US05/673,314 US4060427A (en) 1976-04-05 1976-04-05 Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps

Publications (2)

Publication Number Publication Date
JPS52122470A JPS52122470A (en) 1977-10-14
JPS6025894B2 true JPS6025894B2 (ja) 1985-06-20

Family

ID=24702144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52024960A Expired JPS6025894B2 (ja) 1976-04-05 1977-03-09 イオン打込みを用いた半導体装置の製造方法

Country Status (12)

Country Link
US (1) US4060427A (ja)
JP (1) JPS6025894B2 (ja)
AU (1) AU504131B2 (ja)
BE (1) BE851929A (ja)
CA (1) CA1082373A (ja)
DE (1) DE2707693C3 (ja)
FR (1) FR2347778A1 (ja)
GB (1) GB1516292A (ja)
IT (1) IT1118012B (ja)
NL (1) NL7703632A (ja)
SE (1) SE7702443L (ja)
ZA (1) ZA771835B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
US4119446A (en) * 1977-08-11 1978-10-10 Motorola Inc. Method for forming a guarded Schottky barrier diode by ion-implantation
US4149904A (en) * 1977-10-21 1979-04-17 Ncr Corporation Method for forming ion-implanted self-aligned gate structure by controlled ion scattering
FR2417909A1 (fr) * 1978-02-17 1979-09-14 Thaille Jean Louis Regulateur de pression (ou charge) acoustique
US4263603A (en) * 1978-03-02 1981-04-21 Sperry Corporation Subminiature bore and conductor formation
US4176029A (en) * 1978-03-02 1979-11-27 Sperry Rand Corporation Subminiature bore and conductor formation
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
US4318751A (en) * 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
JPH0654778B2 (ja) * 1985-04-23 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
US5098851A (en) * 1989-02-10 1992-03-24 Hitachi, Ltd. Fabricating a semiconductor photodetector by annealing to smooth the PN junction
US5244821A (en) * 1991-06-07 1993-09-14 At&T Bell Laboratories Bipolar fabrication method
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
JP2000040691A (ja) * 1998-07-21 2000-02-08 Oki Electric Ind Co Ltd 半導体装置製造方法
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
CN112053952B (zh) * 2019-06-05 2022-02-11 上海先进半导体制造有限公司 高耐压大电流增益的衬底pnp晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942812A (ja) * 1972-09-05 1974-04-22
JPS50120257A (ja) * 1974-03-05 1975-09-20

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756040A (fr) * 1969-09-15 1971-02-15 Western Electric Co Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur
DE1952632A1 (de) * 1969-10-18 1971-04-22 Licentia Gmbh Verfahren zum Herstellen einer Diffusionszone
US3717790A (en) * 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US3764423A (en) * 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942812A (ja) * 1972-09-05 1974-04-22
JPS50120257A (ja) * 1974-03-05 1975-09-20

Also Published As

Publication number Publication date
IT1118012B (it) 1986-02-24
DE2707693A1 (de) 1977-10-06
GB1516292A (en) 1978-07-05
ZA771835B (en) 1978-11-29
BE851929A (fr) 1977-06-16
SE7702443L (sv) 1977-10-06
DE2707693C3 (de) 1979-08-16
AU2365277A (en) 1978-09-28
JPS52122470A (en) 1977-10-14
FR2347778A1 (fr) 1977-11-04
CA1082373A (en) 1980-07-22
AU504131B2 (en) 1979-10-04
US4060427A (en) 1977-11-29
NL7703632A (nl) 1977-10-07
DE2707693B2 (de) 1978-12-07
FR2347778B1 (ja) 1978-10-20

Similar Documents

Publication Publication Date Title
JPS6025894B2 (ja) イオン打込みを用いた半導体装置の製造方法
CA1241770A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US4110125A (en) Method for fabricating semiconductor devices
JP2543948B2 (ja) 半導体装置の製造方法
JPH0697665B2 (ja) 集積回路構成体の製造方法
JPS5821419B2 (ja) 格子欠陥除去方法
JPH0454388B2 (ja)
US4261763A (en) Fabrication of integrated circuits employing only ion implantation for all dopant layers
EP0076106B1 (en) Method for producing a bipolar transistor
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US3730778A (en) Methods of manufacturing a semiconductor device
JPS5836499B2 (ja) ２層マスクを用いた半導体デバイスの製造方法
US3928082A (en) Self-aligned transistor process
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
JPS6214459A (ja) 半導体装置の製造方法
EP0386798A2 (en) A method for forming a channel stopper in a semiconductor structure
US4081896A (en) Method of making a substrate contact for an integrated circuit
JPH0235460B2 (ja)
US5116770A (en) Method for fabricating bipolar semiconductor devices
US5236851A (en) Method for fabricating semiconductor devices
JPS60113472A (ja) 半導体装置の製造方法
JPS6289357A (ja) バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法
US3925105A (en) Process for fabricating integrated circuits utilizing ion implantation
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
JPS6317227B2 (ja)