JPH0235460B2 - - Google Patents
Info
- Publication number
- JPH0235460B2 JPH0235460B2 JP57060843A JP6084382A JPH0235460B2 JP H0235460 B2 JPH0235460 B2 JP H0235460B2 JP 57060843 A JP57060843 A JP 57060843A JP 6084382 A JP6084382 A JP 6084382A JP H0235460 B2 JPH0235460 B2 JP H0235460B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurities
- ion implantation
- mask
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 31
- -1 boron ions Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、高集積密度のバイポーラ集積回路
中で使用されるような非常に小型の集積プレーナ
トランジスタの製造方法に関するものである。そ
の方法は西ドイツ公開特許DE−OS3009434号明
細書およびElectronics誌1975年８月７日第101乃
至106頁に記載された三重拡散法（3D技術）に基
づくものである。その方法ではコレクタ領域、ベ
ース領域およびエミツタ領域の不純物が次々の３
回のステツプでイオン注入（ion implantation）
により沈着され、拡散される。その故３回の拡散
処理が次々に行なわれる。
中で使用されるような非常に小型の集積プレーナ
トランジスタの製造方法に関するものである。そ
の方法は西ドイツ公開特許DE−OS3009434号明
細書およびElectronics誌1975年８月７日第101乃
至106頁に記載された三重拡散法（3D技術）に基
づくものである。その方法ではコレクタ領域、ベ
ース領域およびエミツタ領域の不純物が次々の３
回のステツプでイオン注入（ion implantation）
により沈着され、拡散される。その故３回の拡散
処理が次々に行なわれる。
高集積密度のバイポーラ集積回路の製造を許容
することに加えて、以下「3D処理」と呼ぶこの
方法は基体上にエピタキシヤル層を沈着させるた
めの高温処理の必要を無くす利点がある。上記基
体は必要に応じて埋設層を形成するためのドープ
領域が設けられている場合もあり、また拡散され
たアイソレーシヨン領域を設けられいることもあ
る。3D拡散において一般に個々のトランジスタ
を相互に電気的に分離するために必要なこれ等の
高温処理は１つの高温処理、すなわちコレクタ拡
散処理によつて置換される。各領域が他の中に拡
散されてプレーナトランジスタが形成される。
することに加えて、以下「3D処理」と呼ぶこの
方法は基体上にエピタキシヤル層を沈着させるた
めの高温処理の必要を無くす利点がある。上記基
体は必要に応じて埋設層を形成するためのドープ
領域が設けられている場合もあり、また拡散され
たアイソレーシヨン領域を設けられいることもあ
る。3D拡散において一般に個々のトランジスタ
を相互に電気的に分離するために必要なこれ等の
高温処理は１つの高温処理、すなわちコレクタ拡
散処理によつて置換される。各領域が他の中に拡
散されてプレーナトランジスタが形成される。
この発明の目的は、３個の領域が２回の高温処
理のみによつて形成されるプレーナトランジスタ
の製造法を提供することである。
理のみによつて形成されるプレーナトランジスタ
の製造法を提供することである。
この発明によれば、この目的は、半導体ウエハ
の一方の表面側においてコレクタ領域の不純物が
マスクを利用したイオン注入によつて導入され酸
化雰囲気中で拡散され、その後でベース領域の不
純物およびエミツタ領域の不純物がコレクタ領域
の表面からマスクを利用したイオン注入によつて
導入され拡散される集積プレーナトランジスタの
製造方法において、酸化雰囲気中のコレクタ領域
の拡散後、ベース領域の不純物およびエミツタ領
域の不純物が表面からフオトレジストのみのマス
クを利用したイオン注入によつて順次導入され、
その後マスク材料が除去され、表面が保護絶縁層
によつて被覆され、注入されたイオンはそれに続
いて加熱処理中に活性化され、その処理中にベー
ス領域およびエミツタ領域が形成され、またその
処理中に保護絶縁層が固化され、最後に保護絶縁
層に開口が形成され、それを通して接触部が各領
域に付着される集積プレーナトランジスタの製造
方法によつて達成される。
の一方の表面側においてコレクタ領域の不純物が
マスクを利用したイオン注入によつて導入され酸
化雰囲気中で拡散され、その後でベース領域の不
純物およびエミツタ領域の不純物がコレクタ領域
の表面からマスクを利用したイオン注入によつて
導入され拡散される集積プレーナトランジスタの
製造方法において、酸化雰囲気中のコレクタ領域
の拡散後、ベース領域の不純物およびエミツタ領
域の不純物が表面からフオトレジストのみのマス
クを利用したイオン注入によつて順次導入され、
その後マスク材料が除去され、表面が保護絶縁層
によつて被覆され、注入されたイオンはそれに続
いて加熱処理中に活性化され、その処理中にベー
ス領域およびエミツタ領域が形成され、またその
処理中に保護絶縁層が固化され、最後に保護絶縁
層に開口が形成され、それを通して接触部が各領
域に付着される集積プレーナトランジスタの製造
方法によつて達成される。
この発明の方法はしたがつて2D処理と呼ぶこ
とができるが、コレクタ拡散高温処理に加えてた
だ１回の高温処理を必要とするに過ぎず、それは
半導体表面にベース領域とエミツタ領域の両者の
不純物が導入された後に行なわれる。
とができるが、コレクタ拡散高温処理に加えてた
だ１回の高温処理を必要とするに過ぎず、それは
半導体表面にベース領域とエミツタ領域の両者の
不純物が導入された後に行なわれる。
イオン注入の間、半導体表面の選択されれた部
分を遮蔽するためにもつぱらフオトレジストマス
クだけが使用されることが望ましい。それはその
ようなマスクを作成するためには同じ目的に使用
される酸化物マスクを作成するために必要とされ
るような高温が必要ないからである。
分を遮蔽するためにもつぱらフオトレジストマス
クだけが使用されることが望ましい。それはその
ようなマスクを作成するためには同じ目的に使用
される酸化物マスクを作成するために必要とされ
るような高温が必要ないからである。
この発明による好ましい実施例においては、ベ
ース領域のドープ不純物およびエミツタ領域のド
ープ不純物はコレクタ領域の拡散中に制御された
方法で生成された同じ酸化物層を透過してイオン
注入される。これはコレクタ領域の拡散中に形成
された酸化層の厚さの変化がエミツタ領域の下方
のベース領域の厚さの変化に及ぼす影響を補償す
る利点がある。何故ならばこれ等酸化層の厚さの
変化はエミツタ領域とベース領域の両方の不純物
の導入に対して同じようにイオン注入過程に影響
を与えるからである。
ース領域のドープ不純物およびエミツタ領域のド
ープ不純物はコレクタ領域の拡散中に制御された
方法で生成された同じ酸化物層を透過してイオン
注入される。これはコレクタ領域の拡散中に形成
された酸化層の厚さの変化がエミツタ領域の下方
のベース領域の厚さの変化に及ぼす影響を補償す
る利点がある。何故ならばこれ等酸化層の厚さの
変化はエミツタ領域とベース領域の両方の不純物
の導入に対して同じようにイオン注入過程に影響
を与えるからである。
もしも保護酸化物（SiO2）が使用されるなら
ば、保護酸化物の層の下のベース領域およびエミ
ツタ領域のドープ不純物を活性化するための高温
処理はこの処理によつて固化されるSiO2がエツ
チング可能になるという利点を有する。この固化
処理は、湿式エツチング処理が接触部窓の形成に
使用する場合であつても半導体材料から熱的に生
成された保護層に必要な時間と同じ時間しかエツ
チング処理で必要としないようにする。
ば、保護酸化物の層の下のベース領域およびエミ
ツタ領域のドープ不純物を活性化するための高温
処理はこの処理によつて固化されるSiO2がエツ
チング可能になるという利点を有する。この固化
処理は、湿式エツチング処理が接触部窓の形成に
使用する場合であつても半導体材料から熱的に生
成された保護層に必要な時間と同じ時間しかエツ
チング処理で必要としないようにする。
この発明の方法の１実施例を添附図面を参照に
説明する。図は半導体ウエハに略々垂直な通常の
断面図でモノリシツク集積回路の一部分を示して
おり、この発明の方法の順次の製造過程を説明す
るものである。
説明する。図は半導体ウエハに略々垂直な通常の
断面図でモノリシツク集積回路の一部分を示して
おり、この発明の方法の順次の製造過程を説明す
るものである。
半導体ウエハ２は通常、集積された複数のプレ
ーナトランジスタを有する複数の集積回路を含ん
でいる。処理後にウエハは個々の集積回路チツプ
に分割される。
ーナトランジスタを有する複数の集積回路を含ん
でいる。処理後にウエハは個々の集積回路チツプ
に分割される。
この発明による方法は第１図の断面図に示す装
置から出発する。第１図で半導体ウエハ２はｐ
型、そこに酸化物マスク層１４を使用して酸化雰
囲気中でｎ型コレクタ領域４が拡散され、酸化層
１３が表面に形成される。このために通常のプレ
ーナ拡散法が使用される、しかしながら必要な少
量の不純物は実際にはイオン注入によつてのみ制
御できるから、酸化物マスク層１４或はフオトレ
ジストマスクを使用して半導体表面にドープ不純
物を注入し、続いて拡散処理酸化雰囲気中でドー
プ不純物を活性化することが望ましい。コレクタ
領域４のドープ不純物としては例えば燐が使用さ
れる。
置から出発する。第１図で半導体ウエハ２はｐ
型、そこに酸化物マスク層１４を使用して酸化雰
囲気中でｎ型コレクタ領域４が拡散され、酸化層
１３が表面に形成される。このために通常のプレ
ーナ拡散法が使用される、しかしながら必要な少
量の不純物は実際にはイオン注入によつてのみ制
御できるから、酸化物マスク層１４或はフオトレ
ジストマスクを使用して半導体表面にドープ不純
物を注入し、続いて拡散処理酸化雰囲気中でドー
プ不純物を活性化することが望ましい。コレクタ
領域４のドープ不純物としては例えば燐が使用さ
れる。
酸化物マスク層１４の開口１５内に、ベース領
域３のドープ不純物がエミツタ領域１のそれと同
じ酸化層１３を通つて注入できるような厚さの酸
化層１３を生成することは非常に有利である。こ
れは酸化層１３の厚さの変化がエミツタ領域１の
下方のベース領域３の厚さの変化に及ぼす影響を
減少させる効果を有する。もしも酸化層１３の厚
さが30乃至60nｍの範囲であるならば、ベース領
域３のドープ不純物の硼素と、エミツタ領域１の
ドープ不純物の砒素とは同じ酸化層１３を透過し
て注入することができる。
域３のドープ不純物がエミツタ領域１のそれと同
じ酸化層１３を通つて注入できるような厚さの酸
化層１３を生成することは非常に有利である。こ
れは酸化層１３の厚さの変化がエミツタ領域１の
下方のベース領域３の厚さの変化に及ぼす影響を
減少させる効果を有する。もしも酸化層１３の厚
さが30乃至60nｍの範囲であるならば、ベース領
域３のドープ不純物の硼素と、エミツタ領域１の
ドープ不純物の砒素とは同じ酸化層１３を透過し
て注入することができる。
コレクタ領域４および酸化層１３が形成された
後、コレクタ領域４を囲む枠状開口１８が酸化物
マスク層１４中の形成される。この開口１８を通
してガードリング領域（第４図参照）のドープ不
純物がベース領域３のドープ不純物の注入中に注
入される。
後、コレクタ領域４を囲む枠状開口１８が酸化物
マスク層１４中の形成される。この開口１８を通
してガードリング領域（第４図参照）のドープ不
純物がベース領域３のドープ不純物の注入中に注
入される。
枠状の開口１７およびベースイオン注入開口２
０を備えたフオトレジスト層であることが好まし
いマスク層１６を附着させた後、硼素イオンが注
入される（第２図）。次いでマスク層１６は除去
される。
０を備えたフオトレジスト層であることが好まし
いマスク層１６を附着させた後、硼素イオンが注
入される（第２図）。次いでマスク層１６は除去
される。
次にイオン注入マスク９が沈着される。それは
枠状開口１１とエミツタイオン注入開口１０とを
有し、枠状開口１１はエミツタイオン注入開口１
０を囲み枠状コレクタ接触領域１２（第４図参
照）のドープ不純物のイオン注入を行なうための
ものである。このマスク９の沈着に続いて砒素イ
オンの注入が行なわれる。
枠状開口１１とエミツタイオン注入開口１０とを
有し、枠状開口１１はエミツタイオン注入開口１
０を囲み枠状コレクタ接触領域１２（第４図参
照）のドープ不純物のイオン注入を行なうための
ものである。このマスク９の沈着に続いて砒素イ
オンの注入が行なわれる。
上述の30乃至60nｍの範囲の酸化層１３の厚さ
において、砒素原子では約200KVの加速電圧が
必要である。もしも砒素イオンの代りに燐イオン
が注入されるものであれば、加速電圧は100KV
で充分である。それは燐イオンは砒素イオンより
小さいからである。しかしながらエミツタ領域の
不純物としては砒素が好ましい。何故ならばそれ
はシリコンの格子により適合していてそのため部
品の電気的特性のよりすぐれたものが得られるか
らである。
において、砒素原子では約200KVの加速電圧が
必要である。もしも砒素イオンの代りに燐イオン
が注入されるものであれば、加速電圧は100KV
で充分である。それは燐イオンは砒素イオンより
小さいからである。しかしながらエミツタ領域の
不純物としては砒素が好ましい。何故ならばそれ
はシリコンの格子により適合していてそのため部
品の電気的特性のよりすぐれたものが得られるか
らである。
イオン注入マスク９を注意深く除去した後、半
導体ウエハ２の表面は保護絶縁層５で被覆され
る。この保護絶縁層５はSiO2であることが好ま
しい。次いで注入されたイオンは温度を高めて活
性化され、その処理においてベース領域３、エミ
ツタ領域１、コレクタ接触領域１２およびガード
リング領域１９が形成される。さらに保護絶縁層
５は固化される。
導体ウエハ２の表面は保護絶縁層５で被覆され
る。この保護絶縁層５はSiO2であることが好ま
しい。次いで注入されたイオンは温度を高めて活
性化され、その処理においてベース領域３、エミ
ツタ領域１、コレクタ接触領域１２およびガード
リング領域１９が形成される。さらに保護絶縁層
５は固化される。
第４図から明らかなように保護絶縁層５中に接
触用窓が形成され、接触部６，７，８が附着され
る。エミツタpn接合の縁部が全ての高温処理中
保護され、その後も保護された状態に保持され、
そのため比較的低い電流密度において高いエミツ
タ効率をもつ再現性のあるエミツタが得られる利
点がある。
触用窓が形成され、接触部６，７，８が附着され
る。エミツタpn接合の縁部が全ての高温処理中
保護され、その後も保護された状態に保持され、
そのため比較的低い電流密度において高いエミツ
タ効率をもつ再現性のあるエミツタが得られる利
点がある。
この発明の方法によつて製造された36μm2の面
積を占める集積されたプレーナトランジスタのカ
ツトオフ周波数（D）は約2GHzであり、前述の
西ドイツ公開特許DE−OS3009434号明細書中の
記載された方法によつて製造されたトランジスタ
に比較して著しく高くなつている。
積を占める集積されたプレーナトランジスタのカ
ツトオフ周波数（D）は約2GHzであり、前述の
西ドイツ公開特許DE−OS3009434号明細書中の
記載された方法によつて製造されたトランジスタ
に比較して著しく高くなつている。
上述の方法においてベース領域３およびエミツ
タ領域１へのイオン注入される区域のためのマス
クとしてフオトレジストマスクのみが使用されれ
ている。
タ領域１へのイオン注入される区域のためのマス
クとしてフオトレジストマスクのみが使用されれ
ている。
第１図乃至第４図はこの発明の方法の１実施例
によるモノリシツク集積回路の製造過程を断面図
で示す。 ２……半導体ウエハ、１……エミツタ領域、３
……ベース領域、４……コレクタ領域、１３……
酸化層、１４……酸化物マスク層、９，１６……
フオトレジストマスク層、１２……コレクタ接触
領域、１９……ガードリング領域。
によるモノリシツク集積回路の製造過程を断面図
で示す。 ２……半導体ウエハ、１……エミツタ領域、３
……ベース領域、４……コレクタ領域、１３……
酸化層、１４……酸化物マスク層、９，１６……
フオトレジストマスク層、１２……コレクタ接触
領域、１９……ガードリング領域。
Claims (1)
- 【特許請求の範囲】 １ 半導体ウエハの一方の表面側においてコレク
タ領域の不純物がマスクを利用したイオン注入に
よつて導入され酸化雰囲気中で拡散され、 その後でベース領域の不純物およびエミツタ領
域の不純物がコレクタ領域の表面からマスクを利
用したイオン注入によつて導入され拡散される集
積プレーナトランジスタの製造方法において、 酸化雰囲気中のコレクタ領域の拡散後、ベース
領域の不純物およびエミツタ領域の不純物が表面
からフオトレジストのみのマスクを利用したイオ
ン注入によつて順次導入され、その後マスク材料
が除去され、表面が保護絶縁層によつて被覆さ
れ、 注入されたイオンはそれに続いて加熱処理中に
活性化され、その処理中にベース領域およびエミ
ツタ領域が形成され、またその処理中に保護絶縁
層が固化され、 最後に保護絶縁層に開口が形成され、それを通
して接触部が各領域に付着されることを特徴とす
る集積プレーナトランジスタの製造方法。 ２ ベース領域のドープ不純物がエミツタ領域の
それと同じ酸化層をとおつて注入することができ
るようにコレクタ領域が弱い酸化雰囲気中で拡散
されることを特徴とする特許請求の範囲第１項記
載の製造方法。 ３ エミツタ領域のドープ不純物がエミツタ領域
イオン注入開口のみならず、そのエミツタ領域イ
オン注入開口を囲み枠状のコレクタ接触領域のド
ープ不純物の注入を行うための枠状の開口を有し
ているイオン注入用マスクの開口を通つて注入さ
れることを特徴とする特許請求の範囲第１項また
は第２項記載の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP81710017A EP0062725B1 (de) | 1981-04-14 | 1981-04-14 | Verfahren zum Herstellen eines integrierten Planartransistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57178367A JPS57178367A (en) | 1982-11-02 |
| JPH0235460B2 true JPH0235460B2 (ja) | 1990-08-10 |
Family
ID=8188614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57060843A Granted JPS57178367A (en) | 1981-04-14 | 1982-04-12 | Method of producing integrated planar transistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4456488A (ja) |
| EP (1) | EP0062725B1 (ja) |
| JP (1) | JPS57178367A (ja) |
| DE (1) | DE3165937D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8202470A (nl) * | 1982-06-18 | 1984-01-16 | Philips Nv | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
| US4567644A (en) * | 1982-12-20 | 1986-02-04 | Signetics Corporation | Method of making triple diffused ISL structure |
| JPS59121873A (ja) * | 1982-12-27 | 1984-07-14 | Sony Corp | 半導体装置の製法 |
| US4566176A (en) * | 1984-05-23 | 1986-01-28 | U.S. Philips Corporation | Method of manufacturing transistors |
| NL8403111A (nl) * | 1984-10-12 | 1986-05-01 | Philips Nv | Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. |
| US4648909A (en) * | 1984-11-28 | 1987-03-10 | Fairchild Semiconductor Corporation | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits |
| JPH02219221A (ja) * | 1989-02-20 | 1990-08-31 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR920007124A (ko) * | 1990-09-04 | 1992-04-28 | 김광호 | 폴리 에미터 바이폴라 트랜지스터의 제조방법 |
| US5187117A (en) * | 1991-03-04 | 1993-02-16 | Ixys Corporation | Single diffusion process for fabricating semiconductor devices |
| KR100189739B1 (ko) * | 1996-05-02 | 1999-06-01 | 구본준 | 반도체 기판에 삼중웰을 형성하는 방법 |
| EP0809286B1 (en) * | 1996-05-14 | 2003-10-01 | STMicroelectronics S.r.l. | A process for the fabrication of semiconductor devices having various buried regions |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114264A (en) * | 1974-07-25 | 1976-02-04 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS5610923A (en) * | 1979-07-05 | 1981-02-03 | Matsushita Electric Ind Co Ltd | Preparation of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3756861A (en) * | 1972-03-13 | 1973-09-04 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
| US3928081A (en) * | 1973-10-26 | 1975-12-23 | Signetics Corp | Method for fabricating semiconductor devices using composite mask and ion implantation |
| US4018627A (en) * | 1975-09-22 | 1977-04-19 | Signetics Corporation | Method for fabricating semiconductor devices utilizing oxide protective layer |
| FR2341943A1 (fr) * | 1976-02-20 | 1977-09-16 | Radiotechnique Compelec | Procede de realisation de transistors par implantation ionique |
| US4133704A (en) * | 1977-01-17 | 1979-01-09 | General Motors Corporation | Method of forming diodes by amorphous implantations and concurrent annealing, monocrystalline reconversion and oxide passivation in <100> N-type silicon |
-
1981
- 1981-04-14 DE DE8181710017T patent/DE3165937D1/de not_active Expired
- 1981-04-14 EP EP81710017A patent/EP0062725B1/de not_active Expired
-
1982
- 1982-03-31 US US06/364,157 patent/US4456488A/en not_active Expired - Fee Related
- 1982-04-12 JP JP57060843A patent/JPS57178367A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114264A (en) * | 1974-07-25 | 1976-02-04 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS5610923A (en) * | 1979-07-05 | 1981-02-03 | Matsushita Electric Ind Co Ltd | Preparation of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57178367A (en) | 1982-11-02 |
| EP0062725B1 (de) | 1984-09-12 |
| US4456488A (en) | 1984-06-26 |
| DE3165937D1 (en) | 1984-10-18 |
| EP0062725A1 (de) | 1982-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4269636A (en) | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking | |
| US4299024A (en) | Fabrication of complementary bipolar transistors and CMOS devices with poly gates | |
| CA1087322A (en) | Method for fabricating semiconductor devices using composite mask and ion implantation | |
| JPH07123141B2 (ja) | 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法 | |
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| JPH0754825B2 (ja) | 部分的誘電体分離半導体装置 | |
| US5389563A (en) | Method of fabricating a bipolar transistor having a high ion concentration buried floating collector | |
| JPS6025894B2 (ja) | イオン打込みを用いた半導体装置の製造方法 | |
| US3928082A (en) | Self-aligned transistor process | |
| US4018627A (en) | Method for fabricating semiconductor devices utilizing oxide protective layer | |
| EP0108204B1 (en) | Method for diffusing impurities and semiconductor devices fabricated by said method | |
| JPH0235460B2 (ja) | ||
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| EP0386798A2 (en) | A method for forming a channel stopper in a semiconductor structure | |
| US4440580A (en) | Method of fabricating an integrated bipolar planar transistor by implanting base and emitter regions through the same insulating layer | |
| US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| US5236851A (en) | Method for fabricating semiconductor devices | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| US4089103A (en) | Monolithic integrated circuit device construction methods | |
| US3841918A (en) | Method of integrated circuit fabrication | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| US4469535A (en) | Method of fabricating semiconductor integrated circuit devices |