JPH02219221A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02219221A JPH02219221A JP4124889A JP4124889A JPH02219221A JP H02219221 A JPH02219221 A JP H02219221A JP 4124889 A JP4124889 A JP 4124889A JP 4124889 A JP4124889 A JP 4124889A JP H02219221 A JPH02219221 A JP H02219221A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- impurity
- semiconductor device
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract 7
- 150000002500 ions Chemical class 0.000 abstract 4
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、Ｉｃ（Ｉｎｔ、ｅｇｒａｔｅｄ Ｃ１ｒｃｕ
ｉｔ；集積回路）等への組み込みに好適な半導体装置の
製造方法に関する。
ｉｔ；集積回路）等への組み込みに好適な半導体装置の
製造方法に関する。
〈従来の技術〉
コンデンサ、抵抗等、他の電気素子とともにＩＣに組み
込まれるトランジスタ等の半導体装置を製造する方法と
しては、第２図に示された製造工程に従って製造する方
法が知られている。
込まれるトランジスタ等の半導体装置を製造する方法と
しては、第２図に示された製造工程に従って製造する方
法が知られている。
同図において、工程（Ａ）ではシリコン基板Ｗ上の酸化
膜Ｈがホトエツチング（Ｐ、Ｅ；Ｐｈｏｔｏ Ｅｔｃｈ
ｉｎｇ）され、次の工程（Ｂ）ではベース用不純物Ｂθ
が導入される（Ｐｒｅｄｅρ；不純物導入）。
膜Ｈがホトエツチング（Ｐ、Ｅ；Ｐｈｏｔｏ Ｅｔｃｈ
ｉｎｇ）され、次の工程（Ｂ）ではベース用不純物Ｂθ
が導入される（Ｐｒｅｄｅρ；不純物導入）。
そして、工程（Ｃ）ではベース用不純物Ｂｅの結晶配列
をより整った状態に補正するためのアニール処理を行な
うことにより、ベース用不純物ＢｉＩが拡散（Ｄｒｉｖ
ｅ）されてベースＢが形成される。
をより整った状態に補正するためのアニール処理を行な
うことにより、ベース用不純物ＢｉＩが拡散（Ｄｒｉｖ
ｅ）されてベースＢが形成される。
続いて、工程（Ｄ）、（Ｅ）、（Ｆ）では上記アニール
処理によりエミッタＥが形成される。
処理によりエミッタＥが形成される。
なお、第２図（Ｅ）において、エミッタ用不純物は符号
Ｅθで示されている。
Ｅθで示されている。
〈発明が解決しようとする課題〉
このように従来の方法では、エミッタ用不純物Ｅｌ！と
ベース用不純物ＢｌＩとに対し各々別工程でアニール処
理が行なわれて拡散され、それら、各々の工程でエミッ
タＥとベースＢとが形成される。
ベース用不純物ＢｌＩとに対し各々別工程でアニール処
理が行なわれて拡散され、それら、各々の工程でエミッ
タＥとベースＢとが形成される。
そのため、工程数が多く歩溜りが悪くなるのでコスト高
となる。
となる。
加えて、２度のアニール処理による拡散が行われるため
、ＩＣの構成要素として半導体装置周辺に配設される他
の電気素子、例えばコンデンサ、抵抗等の結晶配列がア
ニール処理時の熱により一部不規則になるなどの不都合
を招来する場合がある。
、ＩＣの構成要素として半導体装置周辺に配設される他
の電気素子、例えばコンデンサ、抵抗等の結晶配列がア
ニール処理時の熱により一部不規則になるなどの不都合
を招来する場合がある。
その結果、それら周辺電気素子の電気特性等が劣化する
ため、ＩＣ全体の信頼性にも影響する虞があった。
ため、ＩＣ全体の信頼性にも影響する虞があった。
本発明の目的は、工程数が少なくなるとともに、不純物
を拡散させるために行われるアニール処理時の熱により
、周辺電気素子の電気特性が劣化等することを回避可能
とされた半導体装置の製造方法を提供することにある。
を拡散させるために行われるアニール処理時の熱により
、周辺電気素子の電気特性が劣化等することを回避可能
とされた半導体装置の製造方法を提供することにある。
〈課題を解決するための手段〉
上記目的を達成するために、本発明に係る半導体装置の
製造方法は、 第１の不純物を基板にイオン注入する第１工程と、 前記第１の不純物とは異なる位置で、前記基板に第２の
不純物をイオン注入する第２工程と、注入した不純物の
アニール処理を行なう第３工程と、 を有することを特徴とする。
製造方法は、 第１の不純物を基板にイオン注入する第１工程と、 前記第１の不純物とは異なる位置で、前記基板に第２の
不純物をイオン注入する第２工程と、注入した不純物の
アニール処理を行なう第３工程と、 を有することを特徴とする。
く作用〉
本発明に係る半導体装置の製造方法では、イオン注入さ
れた不純物を拡散させるために行われるアニール処理が
１度だけで終了される。
れた不純物を拡散させるために行われるアニール処理が
１度だけで終了される。
〈実施例〉
以下、本発明に係る半導体装置の製造方法の好適な実施
例を図面に基づいて説明する。
例を図面に基づいて説明する。
第１図において、工程（Ａ）では、シリコン基板Ｗ上の
酸化膜Ｈに対し、エミッタ領域に対応させてホトエツチ
ングが行なわれ、次の工程（Ｂ）では、シリコン基板Ｗ
にエミッタ用不純物Ｅｌｌがイオン注入（インプラ；ｔ
ｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）される（第１工程）
。
酸化膜Ｈに対し、エミッタ領域に対応させてホトエツチ
ングが行なわれ、次の工程（Ｂ）では、シリコン基板Ｗ
にエミッタ用不純物Ｅｌｌがイオン注入（インプラ；ｔ
ｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）される（第１工程）
。
そして、工程（Ｃ）ではベース領域に対応させてホトレ
ジストＭのホトレジスト（Ｐ、Ｒ；Ｐｈｏｔｏ Ｒｅ５
ｉｓｔ）加工が行なわれ、続いて工程（Ｄ）では、ベー
ス用不純物Ｂ１１がイオン注入される（第２工程）。
ジストＭのホトレジスト（Ｐ、Ｒ；Ｐｈｏｔｏ Ｒｅ５
ｉｓｔ）加工が行なわれ、続いて工程（Ｄ）では、ベー
ス用不純物Ｂ１１がイオン注入される（第２工程）。
さらに、工程（Ｅ）ではエミッタ用不純物ＥｌＩとベー
ス用不純物Ｂｓとを拡散させるためのアニール処理が同
時に行われて、エミッタＥとベースＢとが同時に形成さ
れる（第３工程）。
ス用不純物Ｂｓとを拡散させるためのアニール処理が同
時に行われて、エミッタＥとベースＢとが同時に形成さ
れる（第３工程）。
以上説明したように本実施例では、シリコン基板Ｗにエ
ミッタ用不純物Ｅｅがイオン注入され、次にベース用不
純物Ｂ８がイオン注入される。
ミッタ用不純物Ｅｅがイオン注入され、次にベース用不
純物Ｂ８がイオン注入される。
そして、工程（Ｅ）でエミッタ用不純物Ｅθとベース用
不純物Ｂｌ］とを拡散させるためのアニール処理が同時
に行われて、エミッタＥとベースＢとが同時に形成され
る。
不純物Ｂｌ］とを拡散させるためのアニール処理が同時
に行われて、エミッタＥとベースＢとが同時に形成され
る。
従って、従来に比べて工程数が少なくなるので、歩溜り
が向上され、製造コストが廉価になる。
が向上され、製造コストが廉価になる。
また、アニール処理が１度であるため、半導体装置の周
辺に配設された周辺電気素子は、アニール処理時に小量
の熱量しか受けないので、その熱により周辺電気素子の
電気特性が劣化する等の不都合が確実に回避される。
辺に配設された周辺電気素子は、アニール処理時に小量
の熱量しか受けないので、その熱により周辺電気素子の
電気特性が劣化する等の不都合が確実に回避される。
その結果、特性の信頼性が優れたＩＣを提供することが
できる。
できる。
なお、本実施例では、エミッタ用不純物Ｅ８を先にイオ
ン注入することにより、ホトエツチングの際のマスキン
グ処理を簡素化し、製造作業能率がさらに向上されるよ
うにしたが、逆にベース用不純物ＢＳを先にイオン注入
することにより、不純物のイオン注入位置（例えは、そ
の深さ）の調整が容易に行えるようにしても良い。
ン注入することにより、ホトエツチングの際のマスキン
グ処理を簡素化し、製造作業能率がさらに向上されるよ
うにしたが、逆にベース用不純物ＢＳを先にイオン注入
することにより、不純物のイオン注入位置（例えは、そ
の深さ）の調整が容易に行えるようにしても良い。
また、本発明に係る半導体装置の製造方法は、バイポー
ラ型トランジスタ、ＭＯＳ型トランジスタ等をはじめと
する半導体装置の製造に適用すると好適である。
ラ型トランジスタ、ＭＯＳ型トランジスタ等をはじめと
する半導体装置の製造に適用すると好適である。
〈効果〉
以上の説明から理解されるように、本発明に係る半導体
装置の製造方法では、イオン注入された不純物を拡散さ
せるために行われるアニール処理が１度だけで終了され
る。
装置の製造方法では、イオン注入された不純物を拡散さ
せるために行われるアニール処理が１度だけで終了され
る。
従って、従来に比べて工程数が少なくなるので、歩溜り
が向上され、製造コストが廉価になる。
が向上され、製造コストが廉価になる。
また、アニール処理が１度しか行われないため、半導体
装置の周辺に配設された周辺電気素子は、アニール処理
時に小量の熱量しか受けない。
装置の周辺に配設された周辺電気素子は、アニール処理
時に小量の熱量しか受けない。
その結果、アニール処理時の熱により周辺電気素子の電
気特性が劣化する等の不都合が確実に回避されるので、
特性の信頼性が優れたＩＣを提供することが可能となる
。
気特性が劣化する等の不都合が確実に回避されるので、
特性の信頼性が優れたＩＣを提供することが可能となる
。
さらに、アニール処理が１度であるため、例えば高周波
用素子等のように拡散層を浅くする必要がある場合にお
いては、その製造作業が容易になる。
用素子等のように拡散層を浅くする必要がある場合にお
いては、その製造作業が容易になる。
第１図は、本発明に係る半導体装置の製造方法の好適な
実施例における製造工程を示す説明図、第２図は、従来
の半導体装置の製造工程を示す説明図である。 Ｅ・・・・・・エミッタ、 Ｅ［Ｉ・・・・・エミッタ用不純物、 Ｂ・・・・・・ベース、 ＢｌＩ・・・・・ベース用不純物、 Ｗ・・・・・・シリコン基板、 Ｈ・・・・・・酸化膜、 Ｍ・・・・・・ホトレジスト。
実施例における製造工程を示す説明図、第２図は、従来
の半導体装置の製造工程を示す説明図である。 Ｅ・・・・・・エミッタ、 Ｅ［Ｉ・・・・・エミッタ用不純物、 Ｂ・・・・・・ベース、 ＢｌＩ・・・・・ベース用不純物、 Ｗ・・・・・・シリコン基板、 Ｈ・・・・・・酸化膜、 Ｍ・・・・・・ホトレジスト。
Claims (1)
- （１）第１の不純物を基板にイオン注入する第１工程と
、 前記第１の不純物とは異なる位置で、前記基板に第２の
不純物をイオン注入する第２工程と、注入した不純物の
アニール処理を行なう第３工程と、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124889A JPH02219221A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124889A JPH02219221A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219221A true JPH02219221A (ja) | 1990-08-31 |
Family
ID=12603137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4124889A Pending JPH02219221A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219221A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469387A (en) * | 1977-11-14 | 1979-06-04 | Matsushita Electric Ind Co Ltd | Production of mos-type semiconductor device |
| JPS5710262A (en) * | 1980-06-23 | 1982-01-19 | Nec Kyushu Ltd | Manufacture of semiconductor device |
| JPS57178367A (en) * | 1981-04-14 | 1982-11-02 | Itt | Method of producing integrated planar transistor |
| JPS6159723A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62120018A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01307216A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-02-20 JP JP4124889A patent/JPH02219221A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469387A (en) * | 1977-11-14 | 1979-06-04 | Matsushita Electric Ind Co Ltd | Production of mos-type semiconductor device |
| JPS5710262A (en) * | 1980-06-23 | 1982-01-19 | Nec Kyushu Ltd | Manufacture of semiconductor device |
| JPS57178367A (en) * | 1981-04-14 | 1982-11-02 | Itt | Method of producing integrated planar transistor |
| JPS6159723A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62120018A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01307216A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JPH02219221A (ja) | 半導体装置の製造方法 | |
| JP2001023996A (ja) | 半導体製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH0456456B2 (ja) | ||
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP2993784B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001210732A (ja) | フラッシュメモリ素子の製造方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JP2812217B2 (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| KR100280796B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH06333869A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH0555232A (ja) | 半導体装置の製造方法 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPH05152227A (ja) | 拡散領域形成手段を改良した半導体装置の製造方法 | |
| JPS6072228A (ja) | 半導体基板への不純物ド−ピング方法 | |
| JPH06204419A (ja) | 半導体装置の製造方法 |