JPH0521463A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0521463A JPH0521463A JP19357991A JP19357991A JPH0521463A JP H0521463 A JPH0521463 A JP H0521463A JP 19357991 A JP19357991 A JP 19357991A JP 19357991 A JP19357991 A JP 19357991A JP H0521463 A JPH0521463 A JP H0521463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- amorphous silicon
- impurity
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アモルファスシリコン膜のチャネル形成領域
のポリシリコン化と不純物注入領域の活性化とを一度の
熱アニール処理で同時に行うことにより、製造工程数を
少なくする。 【構成】 絶縁基板１上に形成した下地用シリコン酸化
膜２上にアモルファスシリコン膜３を形成し、アモルフ
ァスシリコン膜３上に表面保護用のシリコン酸化膜４を
形成し、アモルファスシリコン膜３のチャネル形成領域
５に対応する部分のシリコン酸化膜４上にフォトレジス
ト膜６をパターン形成し、フォトレジスト膜６をマスク
としてアモルファスシリコン膜３にリンイオン等の不純
物を注入してソース・ドレイン領域となる不純物注入領
域７を形成し、フォトレジスト膜６およびシリコン酸化
膜４を除去し、６００℃程度の温度下で２４時間〜７２
時間の熱アニール処理を行うと、アモルファスシリコン
膜３のチャネル形成領域５がポリシリコン化されると同
時に不純物注入領域７が活性化される。
のポリシリコン化と不純物注入領域の活性化とを一度の
熱アニール処理で同時に行うことにより、製造工程数を
少なくする。 【構成】 絶縁基板１上に形成した下地用シリコン酸化
膜２上にアモルファスシリコン膜３を形成し、アモルフ
ァスシリコン膜３上に表面保護用のシリコン酸化膜４を
形成し、アモルファスシリコン膜３のチャネル形成領域
５に対応する部分のシリコン酸化膜４上にフォトレジス
ト膜６をパターン形成し、フォトレジスト膜６をマスク
としてアモルファスシリコン膜３にリンイオン等の不純
物を注入してソース・ドレイン領域となる不純物注入領
域７を形成し、フォトレジスト膜６およびシリコン酸化
膜４を除去し、６００℃程度の温度下で２４時間〜７２
時間の熱アニール処理を行うと、アモルファスシリコン
膜３のチャネル形成領域５がポリシリコン化されると同
時に不純物注入領域７が活性化される。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン膜を形成し、このアモルファスシリコン膜にエキシマ
レーザを照射することにより該アモルファスシリコン膜
をポリシリコン化してポリシリコン膜とし、このポリシ
リコン膜のチャネル形成領域を除く部分にリンイオン等
の不純物注入によりソース・ドレイン領域となる不純物
注入領域を形成し、この不純物注入領域を活性化するた
めに再度エキシマレーザを照射し、以下所定の工程を経
て薄膜トランジスタを製造する方法がある。
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン膜を形成し、このアモルファスシリコン膜にエキシマ
レーザを照射することにより該アモルファスシリコン膜
をポリシリコン化してポリシリコン膜とし、このポリシ
リコン膜のチャネル形成領域を除く部分にリンイオン等
の不純物注入によりソース・ドレイン領域となる不純物
注入領域を形成し、この不純物注入領域を活性化するた
めに再度エキシマレーザを照射し、以下所定の工程を経
て薄膜トランジスタを製造する方法がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン膜をポリシリコン化するためのレーザ照射
と不純物注入領域を活性化するためのレーザ照射の２回
のレーザ照射を行っているので、製造工程数が多いとい
う問題があった。この発明の目的は、製造工程数を少な
くすることのできる薄膜トランジスタの製造方法を提供
することにある。
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン膜をポリシリコン化するためのレーザ照射
と不純物注入領域を活性化するためのレーザ照射の２回
のレーザ照射を行っているので、製造工程数が多いとい
う問題があった。この発明の目的は、製造工程数を少な
くすることのできる薄膜トランジスタの製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】この発明は、アモルファ
スシリコン膜のチャネル形成領域を除く部分に不純物注
入により不純物注入領域を形成した後、熱アニール処理
を行うことにより、アモルファスシリコン膜のチャネル
形成領域をポリシリコン化すると同時に不純物注入領域
を活性化するようにしたものである。
スシリコン膜のチャネル形成領域を除く部分に不純物注
入により不純物注入領域を形成した後、熱アニール処理
を行うことにより、アモルファスシリコン膜のチャネル
形成領域をポリシリコン化すると同時に不純物注入領域
を活性化するようにしたものである。
【０００５】
【作用】この発明によれば、アモルファスシリコン膜の
チャネル形成領域を除く部分に不純物注入により不純物
注入領域を形成した後、熱アニール処理を行って、アモ
ルファスシリコン膜のチャネル形成領域をポリシリコン
化すると同時に不純物注入領域を活性化しているので、
ポリシリコン化と活性化とを一度の熱アニール処理で同
時に行うことができ、したがって製造工程数を少なくす
ることができる。
チャネル形成領域を除く部分に不純物注入により不純物
注入領域を形成した後、熱アニール処理を行って、アモ
ルファスシリコン膜のチャネル形成領域をポリシリコン
化すると同時に不純物注入領域を活性化しているので、
ポリシリコン化と活性化とを一度の熱アニール処理で同
時に行うことができ、したがって製造工程数を少なくす
ることができる。
【０００６】
【実施例】図１〜図３はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
【０００７】まず、図１に示すように、ガラス基板等か
らなる絶縁基板１の上面に下地用シリコン酸化膜２を形
成する。次に、下地用シリコン酸化膜２の上面にアモル
ファスシリコン膜３を形成する。次に、アモルファスシ
リコン膜３の上面に表面保護用シリコン酸化膜４を形成
する。次に、アモルファスシリコン膜３のチャネル形成
領域５に対応する部分の表面保護用シリコン酸化膜４の
上面にフォトレジスト膜６をパターン形成する。次に、
フォトレジスト膜６をマスクとしてアモルファスシリコ
ン膜３のチャネル形成領域５の両側にリンイオン等の不
純物注入によりソース・ドレイン領域となる不純物注入
領域７を形成する。
らなる絶縁基板１の上面に下地用シリコン酸化膜２を形
成する。次に、下地用シリコン酸化膜２の上面にアモル
ファスシリコン膜３を形成する。次に、アモルファスシ
リコン膜３の上面に表面保護用シリコン酸化膜４を形成
する。次に、アモルファスシリコン膜３のチャネル形成
領域５に対応する部分の表面保護用シリコン酸化膜４の
上面にフォトレジスト膜６をパターン形成する。次に、
フォトレジスト膜６をマスクとしてアモルファスシリコ
ン膜３のチャネル形成領域５の両側にリンイオン等の不
純物注入によりソース・ドレイン領域となる不純物注入
領域７を形成する。
【０００８】次に、フォトレジスト膜６および表面保護
用シリコン酸化膜４をエッチングして除去する（図２参
照）。次に、６００℃程度の温度下で２４時間〜７２時
間の熱アニール処理を行うと、アモルファスシリコン膜
３のチャネル形成領域５がポリシリコン化されると同時
に不純物注入領域７が活性化される。このように、アモ
ルファスシリコン膜３のチャネル形成領域５をポリシリ
コン化すると同時に不純物注入領域７を活性化している
ので、ポリシリコン化と活性化とを一度の熱アニール処
理で同時に行うことができ、したがって製造工程数を少
なくすることができる。
用シリコン酸化膜４をエッチングして除去する（図２参
照）。次に、６００℃程度の温度下で２４時間〜７２時
間の熱アニール処理を行うと、アモルファスシリコン膜
３のチャネル形成領域５がポリシリコン化されると同時
に不純物注入領域７が活性化される。このように、アモ
ルファスシリコン膜３のチャネル形成領域５をポリシリ
コン化すると同時に不純物注入領域７を活性化している
ので、ポリシリコン化と活性化とを一度の熱アニール処
理で同時に行うことができ、したがって製造工程数を少
なくすることができる。
【０００９】次に、図３に示すように、全表面に酸化シ
リコンや窒化シリコン等からなるゲート絶縁膜８を形成
する。次に、不純物注入領域７に対応する部分における
ゲート絶縁膜８にコンタクトホール９を形成する。次
に、チャネル形成領域５に対応する部分のゲート絶縁膜
８の上面にアルミニウム等からなるゲート電極１０をパ
ターン形成し、同時に、コンタクトホール９を介して不
純物注入領域７と接続されるソース・ドレイン電極１１
をゲート絶縁膜８の上面にパターン形成する。かくし
て、薄膜トランジスタが製造される。
リコンや窒化シリコン等からなるゲート絶縁膜８を形成
する。次に、不純物注入領域７に対応する部分における
ゲート絶縁膜８にコンタクトホール９を形成する。次
に、チャネル形成領域５に対応する部分のゲート絶縁膜
８の上面にアルミニウム等からなるゲート電極１０をパ
ターン形成し、同時に、コンタクトホール９を介して不
純物注入領域７と接続されるソース・ドレイン電極１１
をゲート絶縁膜８の上面にパターン形成する。かくし
て、薄膜トランジスタが製造される。
【００１０】なお、フォトレジスト膜６をマスクとして
アモルファスシリコン膜３にリンイオン等の不純物を注
入すると、アニール処理により不純物に横方向の広がり
が生じる。そこで、図４に示すように、フォトレジスト
膜６の寸法をこの広がりの分だけ大きくしておき、図５
に示すように、アニール処理後にチャネル形成領域５の
チャネル長が所定の長さとなるようにする。
アモルファスシリコン膜３にリンイオン等の不純物を注
入すると、アニール処理により不純物に横方向の広がり
が生じる。そこで、図４に示すように、フォトレジスト
膜６の寸法をこの広がりの分だけ大きくしておき、図５
に示すように、アニール処理後にチャネル形成領域５の
チャネル長が所定の長さとなるようにする。
【００１１】
【発明の効果】以上説明したように、この発明によれ
ば、アモルファスシリコン膜のチャネル形成領域を除く
部分に不純物注入により不純物注入領域を形成した後、
熱アニール処理を行って、アモルファスシリコン膜のチ
ャネル形成領域をポリシリコン化すると同時に不純物注
入領域を活性化しているので、ポリシリコン化と活性化
とを一度の熱アニール処理で同時に行うことができ、し
たがって製造工程数を少なくすることができる。
ば、アモルファスシリコン膜のチャネル形成領域を除く
部分に不純物注入により不純物注入領域を形成した後、
熱アニール処理を行って、アモルファスシリコン膜のチ
ャネル形成領域をポリシリコン化すると同時に不純物注
入領域を活性化しているので、ポリシリコン化と活性化
とを一度の熱アニール処理で同時に行うことができ、し
たがって製造工程数を少なくすることができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板上に形成したアモルファスシリ
コン膜のチャネル形成領域を除く部分に不純物注入によ
り不純物注入領域を形成した状態の断面図。
の製造に際し、絶縁基板上に形成したアモルファスシリ
コン膜のチャネル形成領域を除く部分に不純物注入によ
り不純物注入領域を形成した状態の断面図。
【図２】この薄膜トランジスタの製造に際し、熱アニー
ルすることにより、アモルファスシリコン膜のチャネル
形成領域をポリシリコン化すると同時に不純物注入領域
を活性化した状態の断面図。
ルすることにより、アモルファスシリコン膜のチャネル
形成領域をポリシリコン化すると同時に不純物注入領域
を活性化した状態の断面図。
【図３】この薄膜トランジスタの製造に際し、ゲート電
極およびソース・ドレイン電極を形成した状態の断面
図。
極およびソース・ドレイン電極を形成した状態の断面
図。
【図４】この薄膜トランジスタを実際に製造する際の図
１同様の状態の断面図。
１同様の状態の断面図。
【図５】この薄膜トランジスタを実際に製造する際の図
２同様の状態の断面図。
２同様の状態の断面図。
１ 絶縁基板 ３ アモルファスシリコン膜 ５ チャネル形成領域 ７ 不純物注入領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｐ
Claims (1)
- 【特許請求の範囲】 【請求項１】 アモルファスシリコン膜のチャネル形成
領域を除く部分に不純物注入により不純物注入領域を形
成した後、熱アニール処理を行うことにより、前記アモ
ルファスシリコン膜のチャネル形成領域をポリシリコン
化すると同時に前記不純物注入領域を活性化することを
特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03193579A JP3143967B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03193579A JP3143967B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521463A true JPH0521463A (ja) | 1993-01-29 |
| JP3143967B2 JP3143967B2 (ja) | 2001-03-07 |
Family
ID=16310350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03193579A Expired - Fee Related JP3143967B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143967B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
| US7465614B2 (en) | 2004-07-22 | 2008-12-16 | Samsung Sdi Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
-
1991
- 1991-07-09 JP JP03193579A patent/JP3143967B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
| US6716768B2 (en) | 2000-02-15 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin-film transistor, and liquid-crystal display |
| US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| US7465614B2 (en) | 2004-07-22 | 2008-12-16 | Samsung Sdi Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3143967B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JPH0766427A (ja) | 薄膜トランジスタの製造方法 | |
| US4252574A (en) | Low leakage N-channel SOS transistors and method of making them | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6476737A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP3185386B2 (ja) | 半導体装置の製造方法 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH05235031A (ja) | 薄膜トランジスタの製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JP3258817B2 (ja) | ゲート電極の作製方法 | |
| JPH07131028A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN1303657C (zh) | 用于钛硅化物制造工艺窗口的pMOS的制作方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |