JPH0521461A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0521461A JPH0521461A JP17356791A JP17356791A JPH0521461A JP H0521461 A JPH0521461 A JP H0521461A JP 17356791 A JP17356791 A JP 17356791A JP 17356791 A JP17356791 A JP 17356791A JP H0521461 A JPH0521461 A JP H0521461A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- implanted
- soi substrate
- manufacturing
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法、特に、薄膜ＳＯＩ基
板に半導体素子を形成する場合のイオン注入方法に関
し、イオン注入層を多結晶化しないようにする半導体装
置の製造方法を提供することを目的とする。 【構成】 薄膜ＳＯＩ基板にイオン注入する工程を有す
る半導体装置の製造方法において、薄膜ＳＯＩ基板を活
性種の拡散が発生しない７００℃以下の温度に加熱しな
がら活性種を注入するように構成する。
板に半導体素子を形成する場合のイオン注入方法に関
し、イオン注入層を多結晶化しないようにする半導体装
置の製造方法を提供することを目的とする。 【構成】 薄膜ＳＯＩ基板にイオン注入する工程を有す
る半導体装置の製造方法において、薄膜ＳＯＩ基板を活
性種の拡散が発生しない７００℃以下の温度に加熱しな
がら活性種を注入するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、ＳＯＩ基板に半導体素子を形成する場合のイ
オン注入方法に関する。
法、特に、ＳＯＩ基板に半導体素子を形成する場合のイ
オン注入方法に関する。
【０００２】
【従来の技術】シリコン基板上にＭＯＳ型電界効果トラ
ンジスタ（以下、ＭＯＳＦＥＴと云う。）を形成する場
合には、図４に示すように、例えばｐ型のシリコン基板
１上に周知の方法を使用してゲート酸化膜４とゲート電
極５とを形成し、次に、図５に示すように、ゲート電極
５をマスクにして例えばｎ型不純物リンをイオン注入
し、次いで、図６に示すように、高温アニールを施して
注入した不純物を活性化し、ｎ型のソース・ドレイン６
を形成する。
ンジスタ（以下、ＭＯＳＦＥＴと云う。）を形成する場
合には、図４に示すように、例えばｐ型のシリコン基板
１上に周知の方法を使用してゲート酸化膜４とゲート電
極５とを形成し、次に、図５に示すように、ゲート電極
５をマスクにして例えばｎ型不純物リンをイオン注入
し、次いで、図６に示すように、高温アニールを施して
注入した不純物を活性化し、ｎ型のソース・ドレイン６
を形成する。
【０００３】これに対し、シリコン基板１上に絶縁膜２
を介して単結晶シリコン薄膜３が形成されているＳＯＩ
基板上にＭＯＳＦＥＴを形成する場合の工程図を図７〜
９に示す。図中、図４〜６で示したものと同一のものは
同一の記号をもって示してあり、２は絶縁膜であり、３
は単結晶シリコン薄膜である。この場合のＭＯＳＦＥＴ
の形成工程は、シリコン基板上にＭＯＳＦＥＴを形成す
る前記の工程と同一であるので説明を省略する。
を介して単結晶シリコン薄膜３が形成されているＳＯＩ
基板上にＭＯＳＦＥＴを形成する場合の工程図を図７〜
９に示す。図中、図４〜６で示したものと同一のものは
同一の記号をもって示してあり、２は絶縁膜であり、３
は単結晶シリコン薄膜である。この場合のＭＯＳＦＥＴ
の形成工程は、シリコン基板上にＭＯＳＦＥＴを形成す
る前記の工程と同一であるので説明を省略する。
【０００４】
【発明が解決しようとする課題】単結晶シリコン層にイ
オン注入する場合、ホウ素イオンのように軽いイオンの
場合にはイオン注入層の比較的深いところの単結晶シリ
コン層にダメージが発生するが、ヒ素イオンのように重
いイオンの場合には、図５に７をもって示すように、イ
オン注入層の表面近傍までダメージを受けてアモルファ
ス化される。ところが、これにアニールを施すと、アモ
ルファス化された領域７の下面に接するシリコン基板１
からの固相成長によってアモルファス領域７は再結晶化
され、図６に示すように単結晶シリコンよりなるソース
・ドレイン６が形成される。
オン注入する場合、ホウ素イオンのように軽いイオンの
場合にはイオン注入層の比較的深いところの単結晶シリ
コン層にダメージが発生するが、ヒ素イオンのように重
いイオンの場合には、図５に７をもって示すように、イ
オン注入層の表面近傍までダメージを受けてアモルファ
ス化される。ところが、これにアニールを施すと、アモ
ルファス化された領域７の下面に接するシリコン基板１
からの固相成長によってアモルファス領域７は再結晶化
され、図６に示すように単結晶シリコンよりなるソース
・ドレイン６が形成される。
【０００５】ところが、薄膜ＳＯＩ基板にＭＯＳＦＥＴ
を形成する場合には、例えば１０００Å厚の単結晶シリ
コン薄膜３に注入エネルギー４０ＫｅＶ、ドーズ量２×
１０ 15／ｃｍ2 をもってリンをイオン注入すると、注入
領域の単結晶シリコン薄膜３は、図８に７をもって示す
ように、厚さ方向のすべてにわたってアモルファス化さ
れ、アモルファス化された領域７の下面は単結晶シリコ
ン層ではなく絶縁膜２に接するようになる。したがっ
て、９００℃の温度で３０分間アニールを施しても、ア
モルファス領域７は単結晶化されず、図９に示すよう
に、ソース・ドレイン領域６は多結晶構造となり、ＳＯ
Ｉ基板を使用するメリットが活かされなくなる。
を形成する場合には、例えば１０００Å厚の単結晶シリ
コン薄膜３に注入エネルギー４０ＫｅＶ、ドーズ量２×
１０ 15／ｃｍ2 をもってリンをイオン注入すると、注入
領域の単結晶シリコン薄膜３は、図８に７をもって示す
ように、厚さ方向のすべてにわたってアモルファス化さ
れ、アモルファス化された領域７の下面は単結晶シリコ
ン層ではなく絶縁膜２に接するようになる。したがっ
て、９００℃の温度で３０分間アニールを施しても、ア
モルファス領域７は単結晶化されず、図９に示すよう
に、ソース・ドレイン領域６は多結晶構造となり、ＳＯ
Ｉ基板を使用するメリットが活かされなくなる。
【０００６】本発明の目的は、この欠点を解消すること
にあり、ＳＯＩ基板に半導体装置を形成する場合のイオ
ン注入工程において、イオン注入層を多結晶化しないよ
うにする半導体装置の製造方法を提供することにある。
にあり、ＳＯＩ基板に半導体装置を形成する場合のイオ
ン注入工程において、イオン注入層を多結晶化しないよ
うにする半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的は、薄膜ＳＯ
Ｉ基板にイオン注入する工程を有する半導体装置の製造
方法において、前記の薄膜ＳＯＩ基板を活性種の拡散が
発生しない温度に加熱しながら活性種を注入することに
よって達成される。なお、活性種の拡散が発生しない温
度は７００℃以下であることが好適であり、また、活性
種はＩＩＩ族もしくはＶ族元素のイオン、または、ＩＩ
Ｉ族もしくはＶ族元素を１要素とする分子イオンである
とよい。
Ｉ基板にイオン注入する工程を有する半導体装置の製造
方法において、前記の薄膜ＳＯＩ基板を活性種の拡散が
発生しない温度に加熱しながら活性種を注入することに
よって達成される。なお、活性種の拡散が発生しない温
度は７００℃以下であることが好適であり、また、活性
種はＩＩＩ族もしくはＶ族元素のイオン、または、ＩＩ
Ｉ族もしくはＶ族元素を１要素とする分子イオンである
とよい。
【０００８】
【作用】加熱しながら単結晶シリコン層にイオン注入す
ると単結晶シリコン層にダメージが発生しなくなり、し
たがって、アモルファス化されないという性質がある
が、この性質を半導体装置の製造方法に応用したもので
ある。たゞし、半導体装置の製造においては、加熱温度
が高いと不純物の拡散が生じて好ましくないという問題
がある。そこで、アモルファス化を防止することがで
き、しかも不純物の拡散も抑制することができる加熱温
度を実験により求めた結果、図10に示すように、７００
℃以下の温度が好適であることを見出した。
ると単結晶シリコン層にダメージが発生しなくなり、し
たがって、アモルファス化されないという性質がある
が、この性質を半導体装置の製造方法に応用したもので
ある。たゞし、半導体装置の製造においては、加熱温度
が高いと不純物の拡散が生じて好ましくないという問題
がある。そこで、アモルファス化を防止することがで
き、しかも不純物の拡散も抑制することができる加熱温
度を実験により求めた結果、図10に示すように、７００
℃以下の温度が好適であることを見出した。
【０００９】図10は、単結晶中にリンイオンを注入した
後６００℃・７００℃・８００℃・９００℃・１，００
０℃においてアニールした場合のＳＩＭＳプロファイル
であるが、６００℃と７００℃とにおいてアニールした
場合は、イオン注入時（ＩＩをもって示す。）と殆ど同
一であり、拡散が発生しないことが確認される。
後６００℃・７００℃・８００℃・９００℃・１，００
０℃においてアニールした場合のＳＩＭＳプロファイル
であるが、６００℃と７００℃とにおいてアニールした
場合は、イオン注入時（ＩＩをもって示す。）と殆ど同
一であり、拡散が発生しないことが確認される。
【００１０】
【実施例】以下、図面を参照して、本発明の一実施例に
係るＭＯＳＦＥＴの製造方法について説明する。
係るＭＯＳＦＥＴの製造方法について説明する。
【００１１】図２に示すように、シリコン基板１上に絶
縁膜２を介して例えば約１０００Å厚のｐ型単結晶シリ
コン薄膜３が形成されているＳＯＩ基板に、周知の方法
を使用して素子分離用絶縁膜（図示せず）とゲート酸化
膜４とゲート電極５とを形成する。
縁膜２を介して例えば約１０００Å厚のｐ型単結晶シリ
コン薄膜３が形成されているＳＯＩ基板に、周知の方法
を使用して素子分離用絶縁膜（図示せず）とゲート酸化
膜４とゲート電極５とを形成する。
【００１２】図１に示すように、ＳＯＩ基板を７００℃
以下、例えば５００℃の温度に加熱しながらゲート電極
５をマスクにして不純物リンをイオン注入する。なお、
この例における注入条件は、注入エネルギー４０Ｋｅ
Ｖ、ドーズ量１×１０14〜１×１０15／ｃｍ2 であり、
単結晶シリコン薄膜３はアモルファス化されない。
以下、例えば５００℃の温度に加熱しながらゲート電極
５をマスクにして不純物リンをイオン注入する。なお、
この例における注入条件は、注入エネルギー４０Ｋｅ
Ｖ、ドーズ量１×１０14〜１×１０15／ｃｍ2 であり、
単結晶シリコン薄膜３はアモルファス化されない。
【００１３】図３に示すように、９００℃の温度で３０
分間アニールを施して注入した不純物を活性化し、単結
晶構造のｎ型ソース・ドレイン６を形成する。以下、図
示しないが、周知の方法を使用して絶縁膜を形成し、こ
れをパターニングして電極引き出し用コンタクトホール
を形成し、このコンタクトホールを埋めてソース・ドレ
イン電極・配線を形成する。
分間アニールを施して注入した不純物を活性化し、単結
晶構造のｎ型ソース・ドレイン６を形成する。以下、図
示しないが、周知の方法を使用して絶縁膜を形成し、こ
れをパターニングして電極引き出し用コンタクトホール
を形成し、このコンタクトホールを埋めてソース・ドレ
イン電極・配線を形成する。
【００１４】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、ＳＯＩ基板にイオン注入
する工程において、注入活性種が拡散しない程度の温度
にＳＯＩ基板を加熱しながら活性種を注入することによ
って、注入層の多結晶化が防止され、また、活性種の拡
散も抑制されて良好な特性を有する半導体装置が形成さ
れる。
体装置の製造方法においては、ＳＯＩ基板にイオン注入
する工程において、注入活性種が拡散しない程度の温度
にＳＯＩ基板を加熱しながら活性種を注入することによ
って、注入層の多結晶化が防止され、また、活性種の拡
散も抑制されて良好な特性を有する半導体装置が形成さ
れる。
【図１】本発明に係るＭＯＳＦＥＴの製造工程図のう
ち、本発明の要旨に係る工程図である。
ち、本発明の要旨に係る工程図である。
【図２】本発明に係るＭＯＳＦＥＴの製造工程図（その
１）である。
１）である。
【図３】本発明に係るＭＯＳＦＥＴの製造工程図（その
３）である。
３）である。
【図４】シリコン基板上にＭＯＳＦＥＴを製造する従来
技術の工程図である。
技術の工程図である。
【図５】シリコン基板上にＭＯＳＦＥＴを製造する従来
技術の工程図である。
技術の工程図である。
【図６】シリコン基板上にＭＯＳＦＥＴを製造する従来
技術の工程図である。
技術の工程図である。
【図７】ＳＯＩ基板上にＭＯＳＦＥＴを製造する従来技
術の工程図である。
術の工程図である。
【図８】ＳＯＩ基板上にＭＯＳＦＥＴを製造する従来技
術の工程図である。
術の工程図である。
【図９】ＳＯＩ基板上にＭＯＳＦＥＴを製造する従来技
術の工程図である。
術の工程図である。
【図10】単結晶中にリンをイオン注入した後、種々な温
度でアニールした場合の拡散状態を示すＳＩＭＳプロフ
ァイルである。
度でアニールした場合の拡散状態を示すＳＩＭＳプロフ
ァイルである。
１ シリコン基板
２ 絶縁膜
３ 単結晶シリコン薄膜
４ ゲート酸化膜
５ ゲート電極
６ ソース・ドレイン
７ アモルファス化された領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 27/12 Ｚ 8728−4Ｍ
Claims (4)
- 【請求項１】 ＳＯＩ基板の素子形成層にイオン注入す
る工程を有する半導体装置の製造方法において、 前記ＳＯＩ基板の素子形成層を活性種の拡散が発生しな
い温度に加熱しながら活性種を注入することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記活性種の拡散が発生しない温度は７
００℃以下であることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記活性種はＩＩＩ族またはＶ族元素の
イオンであることを特徴とする請求項１または２記載の
半導体装置の製造方法。 - 【請求項４】 前記活性種はＩＩＩ族またはＶ族元素を
１要素とする分子イオンであることを特徴とする請求項
１、２、または、３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17356791A JPH0521461A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17356791A JPH0521461A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521461A true JPH0521461A (ja) | 1993-01-29 |
Family
ID=15962954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17356791A Withdrawn JPH0521461A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521461A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321340A (ja) * | 1994-05-12 | 1995-12-08 | Lg Semicon Co Ltd | 薄膜トランジスタの構造及びその製造方法 |
| JP2009535850A (ja) * | 2006-05-04 | 2009-10-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｉｎｓｉｔｕまたはｅｘｓｉｔｕ熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入（ＦＥＴデバイスを製造する方法およびＦＥＴデバイス） |
| JP2013073950A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| CN104752222A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
-
1991
- 1991-07-15 JP JP17356791A patent/JPH0521461A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321340A (ja) * | 1994-05-12 | 1995-12-08 | Lg Semicon Co Ltd | 薄膜トランジスタの構造及びその製造方法 |
| JP2009535850A (ja) * | 2006-05-04 | 2009-10-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｉｎｓｉｔｕまたはｅｘｓｉｔｕ熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入（ＦＥＴデバイスを製造する方法およびＦＥＴデバイス） |
| JP2013073950A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| CN104752222A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US6391731B1 (en) | Activating source and drain junctions and extensions using a single laser anneal | |
| US6335253B1 (en) | Method to form MOS transistors with shallow junctions using laser annealing | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JPH05315355A (ja) | Ｓｏｉ構造のｍｏｓｆｅｔとその製造方法 | |
| US7138307B2 (en) | Method to produce highly doped polysilicon thin films | |
| JPS6224945B2 (ja) | ||
| US20040132260A1 (en) | Process for fabricating a short-gate-length MOS transistor and integrated circuit comprising such a transistor | |
| US5933740A (en) | RTP booster to semiconductor device anneal | |
| US20060141728A1 (en) | Formation of junctions and silicides with reduced thermal budget | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP3744895B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JP2000260728A (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JP2000349039A (ja) | 浅い拡散層を有する半導体装置の製造方法 | |
| US7348229B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
| JP2764727B2 (ja) | 半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JPH0645271A (ja) | ケイ素中のアルミニウム拡散の制御方法 | |
| JPH05190449A (ja) | 半導体薄膜の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2534608B2 (ja) | 半導体装置の製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |