JP2764727B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2764727B2 JP2764727B2 JP63246486A JP24648688A JP2764727B2 JP 2764727 B2 JP2764727 B2 JP 2764727B2 JP 63246486 A JP63246486 A JP 63246486A JP 24648688 A JP24648688 A JP 24648688A JP 2764727 B2 JP2764727 B2 JP 2764727B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried layer
- semiconductor
- diffusion region
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特に微細化、高集
積度化に伴う拡散領域と配線層間のコンタクト用の半導
体埋込み層を低抵抗化する製造方法に関する。
積度化に伴う拡散領域と配線層間のコンタクト用の半導
体埋込み層を低抵抗化する製造方法に関する。
〔発明の概要〕 本発明は、半導体装置の製造方法において、不純物拡
散領域上の絶縁層上に金属薄膜を形成した後、この絶縁
層に形成したコンタクト孔内に半導体埋込み層を形成
し、半導体埋込み層に不純物をイオン注入してアニール
処理して後、さらにレーザ照射して半導体埋込み層の未
活性化部分を活性化することにより、コンタクト用の半
導体埋込み層の低抵抗化を図るとともに、レーザ照射時
の拡散層の溶融を防止するようにしたものである。
散領域上の絶縁層上に金属薄膜を形成した後、この絶縁
層に形成したコンタクト孔内に半導体埋込み層を形成
し、半導体埋込み層に不純物をイオン注入してアニール
処理して後、さらにレーザ照射して半導体埋込み層の未
活性化部分を活性化することにより、コンタクト用の半
導体埋込み層の低抵抗化を図るとともに、レーザ照射時
の拡散層の溶融を防止するようにしたものである。
MOSメモリ装置の微細化、高集積度化に伴って拡散領
域（ソース領域、ドレイン領域等）と配線層との接続が
重要となっている。この接続化技術は特に16M DRAM、4M
SRAMで代表される0.5μｍルールの大規模集積化メモリ
装置ではコンタクト孔のアスペクト比が1.0以上にもな
り、上記接続が極めて重要かつ難かしい技術となってい
る。この高アスペクト比のコンタクト孔の接続は選択CV
D技術等によるタングステン（Ｗ）埋込み技術、高温バ
イアススパッタによるAl埋込み技術、減圧CVD多結晶シ
リコン埋込み技術等が用いられるが、特に多結晶シリコ
ン埋込みは従来技術の延長であり、実用的技術である。
最近の大規模集積化メモリ装置がCMOS化の方向にある事
から多結晶シリコン埋込み層への不純物ドーピングには
イオン注入が用いられる。
域（ソース領域、ドレイン領域等）と配線層との接続が
重要となっている。この接続化技術は特に16M DRAM、4M
SRAMで代表される0.5μｍルールの大規模集積化メモリ
装置ではコンタクト孔のアスペクト比が1.0以上にもな
り、上記接続が極めて重要かつ難かしい技術となってい
る。この高アスペクト比のコンタクト孔の接続は選択CV
D技術等によるタングステン（Ｗ）埋込み技術、高温バ
イアススパッタによるAl埋込み技術、減圧CVD多結晶シ
リコン埋込み技術等が用いられるが、特に多結晶シリコ
ン埋込みは従来技術の延長であり、実用的技術である。
最近の大規模集積化メモリ装置がCMOS化の方向にある事
から多結晶シリコン埋込み層への不純物ドーピングには
イオン注入が用いられる。
第４図は従来のｐチャンネルMOSトランジスタのコン
タクト部分を示す。同図中、（１）はｎ形半導体基板、
（２）はｐ形不純物例えばBF2 +を打込みエネルギー20ke
V、ドーズ量３×1015cm-2でイオン注入してなるソース
又はドレイン領域となる拡散領域、（３）は例えばSiO2
等からなるゲート絶縁膜、（４）は例えば多結晶シリコ
ンからなるゲート電極、（５）は選択酸化（LOCOS）に
よるフィールド絶縁層を示す。そして、拡散領域（２）
及びゲート電極（４）を含む基板（１）上の全面に例え
ばSiO2等の絶縁層（６）を形成した後、拡散領域（２）
上の絶縁層（６）にコンタクト孔（７）を形成し、この
コンタクト孔（７）内にコンタクト用の多結晶シリンコ
埋込み層（８）を形成する。次いで、この多結晶シリン
コ埋込み層（８）にｐ形不純物例えばBF2 +を打込みエネ
ルギー60keV、ドーズ量２×1016cm-2でイオン注入した
後、アニール処理して活性化する。しかる後、多結晶シ
リコン埋込み層（８）に接続する例えばTiN/Tiによるバ
リアメタル（９）とAl−Si層（10）とからなる金属配線
（11）を形成して作製される。
タクト部分を示す。同図中、（１）はｎ形半導体基板、
（２）はｐ形不純物例えばBF2 +を打込みエネルギー20ke
V、ドーズ量３×1015cm-2でイオン注入してなるソース
又はドレイン領域となる拡散領域、（３）は例えばSiO2
等からなるゲート絶縁膜、（４）は例えば多結晶シリコ
ンからなるゲート電極、（５）は選択酸化（LOCOS）に
よるフィールド絶縁層を示す。そして、拡散領域（２）
及びゲート電極（４）を含む基板（１）上の全面に例え
ばSiO2等の絶縁層（６）を形成した後、拡散領域（２）
上の絶縁層（６）にコンタクト孔（７）を形成し、この
コンタクト孔（７）内にコンタクト用の多結晶シリンコ
埋込み層（８）を形成する。次いで、この多結晶シリン
コ埋込み層（８）にｐ形不純物例えばBF2 +を打込みエネ
ルギー60keV、ドーズ量２×1016cm-2でイオン注入した
後、アニール処理して活性化する。しかる後、多結晶シ
リコン埋込み層（８）に接続する例えばTiN/Tiによるバ
リアメタル（９）とAl−Si層（10）とからなる金属配線
（11）を形成して作製される。
しかし乍ら、上述したように最近の大規模メモリ装置
ではコンタクト用の多結晶シリコン埋込み層への不純物
ドーピングにイオン注入が用いられるが、特に次の表に
示すようにｐチャンネルMOSトランジスタのコンタクト
孔内の多結晶シリンコ埋込み層の低抵抗化が困難となっ
ていた。
ではコンタクト用の多結晶シリコン埋込み層への不純物
ドーピングにイオン注入が用いられるが、特に次の表に
示すようにｐチャンネルMOSトランジスタのコンタクト
孔内の多結晶シリンコ埋込み層の低抵抗化が困難となっ
ていた。
このｐチャンネルMOSトランジスタにおいてコンタク
ト抵抗が大きい原因としては、第３図の多結晶シリコン
埋込み層（８）へ注入された不純物（ボロンイオン）の
原子濃度分布（SIMSによる）（ａ）と、活性化されたキ
ャリア濃度分布（ｂ）から明らかなように、多結晶シリ
コン埋込み層（８）表面のBF2 +注入層の活性化が不充分
であり特に多結晶シリコン埋込み層（８）表面は活性化
率が1/10にも満たない事が一因していた。
ト抵抗が大きい原因としては、第３図の多結晶シリコン
埋込み層（８）へ注入された不純物（ボロンイオン）の
原子濃度分布（SIMSによる）（ａ）と、活性化されたキ
ャリア濃度分布（ｂ）から明らかなように、多結晶シリ
コン埋込み層（８）表面のBF2 +注入層の活性化が不充分
であり特に多結晶シリコン埋込み層（８）表面は活性化
率が1/10にも満たない事が一因していた。
本発明は、上述の点に鑑み、コンタクト用の半導体埋
込み層の低抵抗化を可能にした半導体装置の製造方法を
提供するものである。
込み層の低抵抗化を可能にした半導体装置の製造方法を
提供するものである。
本発明においては、不純物拡散領域（24）上の絶縁層
（26）上に金属薄膜（27）を形成した後、絶縁層（26）
にコンタクト孔（28）を形成し、このコンタクト孔（2
8）内に半導体埋込み層（29A）を形成し、この半導体埋
込み層（29A）に不純物をイオン注入して電気炉アニー
ル或は赤外線ランプアニール等によりアニール処理した
後、さらにレーザ照射して半導体埋込み層（29A）の未
活性化部分を活性化するようになす。
（26）上に金属薄膜（27）を形成した後、絶縁層（26）
にコンタクト孔（28）を形成し、このコンタクト孔（2
8）内に半導体埋込み層（29A）を形成し、この半導体埋
込み層（29A）に不純物をイオン注入して電気炉アニー
ル或は赤外線ランプアニール等によりアニール処理した
後、さらにレーザ照射して半導体埋込み層（29A）の未
活性化部分を活性化するようになす。
半導体埋込み層（29A）に不純物をイオン注入し、ア
ニール処理した後、さらに半導体埋込み層（29A）にレ
ーザ照射することにより、前段のアニール処理では不十
分であった半導体埋込み層（29A）表面の未活性化層が
高活性化され、半導体埋込み層（29A））が低抵抗とな
る。従って、不純物拡散領域（24）と後に形成される配
線層（34）とのコンタクト抵抗が低減される。
ニール処理した後、さらに半導体埋込み層（29A）にレ
ーザ照射することにより、前段のアニール処理では不十
分であった半導体埋込み層（29A）表面の未活性化層が
高活性化され、半導体埋込み層（29A））が低抵抗とな
る。従って、不純物拡散領域（24）と後に形成される配
線層（34）とのコンタクト抵抗が低減される。
また、不純物拡散領域（24）上の絶縁層（26）上に金
属薄膜（27）を形成することにより、後のレーザ照射時
に金属薄膜（27）が反射膜として作用し、半導体埋込み
層（29A）の周囲の絶縁層（26）が加熱されないので、
絶縁層（26）が反射防止膜となって吸熱し不純物拡散領
域（24）を高温にして溶融してしまうことがない。
属薄膜（27）を形成することにより、後のレーザ照射時
に金属薄膜（27）が反射膜として作用し、半導体埋込み
層（29A）の周囲の絶縁層（26）が加熱されないので、
絶縁層（26）が反射防止膜となって吸熱し不純物拡散領
域（24）を高温にして溶融してしまうことがない。
以下、第１図を参照して本発明による半導体装置の製
造方法の一例をｐチャンネルMOSトランジスタに適用し
た場合について説明する。
造方法の一例をｐチャンネルMOSトランジスタに適用し
た場合について説明する。
本例において、先ず、第１図Ａに示すように第１導電
形例えばｎ形の半導体基板（21）の一主面にSiO2等から
なるゲート絶縁膜（22）、例えば多結晶シリコン等から
なるゲート電極（23）、ソース領域又はドレイン領域と
なる例えばBF2 +を打込みエネルギー20keV、ドーズ量３
×1015cm-2でイオン注入してなるp+拡散領域（24）、選
択酸化（LOCOS）によるフィールド絶縁層（25）を形成
した後、全面に絶縁層例えばSiO2層（26）を被着形成す
る。
形例えばｎ形の半導体基板（21）の一主面にSiO2等から
なるゲート絶縁膜（22）、例えば多結晶シリコン等から
なるゲート電極（23）、ソース領域又はドレイン領域と
なる例えばBF2 +を打込みエネルギー20keV、ドーズ量３
×1015cm-2でイオン注入してなるp+拡散領域（24）、選
択酸化（LOCOS）によるフィールド絶縁層（25）を形成
した後、全面に絶縁層例えばSiO2層（26）を被着形成す
る。
次に、第１図Ｂに示すようにSiO2層（26）の表面にW,
Ti,Mo等の高融点金属膜或はシリサイド膜等の金属薄膜
（27）を被着形成した後、第１図Ｃに示すようにSiO2層
（26）及び金属膜（27）を選択除去して拡散領域（24）
が露出するコンタクト孔（28）を形成する。
Ti,Mo等の高融点金属膜或はシリサイド膜等の金属薄膜
（27）を被着形成した後、第１図Ｃに示すようにSiO2層
（26）及び金属膜（27）を選択除去して拡散領域（24）
が露出するコンタクト孔（28）を形成する。
次に、第１図Ｄに示すようにコンタクト孔（28）を含
む全面に減圧CVD法により多結晶シリンコ膜（29）を被
着形成し、エッチバックして第１図Ｅに示すようにコン
タクト孔（28）内にのみ多結晶シリコン埋込み層（29
A）を形成する。
む全面に減圧CVD法により多結晶シリンコ膜（29）を被
着形成し、エッチバックして第１図Ｅに示すようにコン
タクト孔（28）内にのみ多結晶シリコン埋込み層（29
A）を形成する。
次に、第１図Ｆに示すように多結晶シリコン埋込み層
（29A）に不純物イオン例えばBF2 +を打込みエネルギー6
0keV、ドーズ量２×1016cm-2でイオン注入（30）した
後、赤外線ランプアニール（RTA:ラピッド・サーマル・
アニール）或は電気炉アニール等のアニール処理を施し
て活性化する。
（29A）に不純物イオン例えばBF2 +を打込みエネルギー6
0keV、ドーズ量２×1016cm-2でイオン注入（30）した
後、赤外線ランプアニール（RTA:ラピッド・サーマル・
アニール）或は電気炉アニール等のアニール処理を施し
て活性化する。
次に、第１図Ｇに示すように、さらにエキシマレーザ
（31）を照射して多結晶シリコン埋込み層（29A）の表
面のみを溶融し未活性領域を活性化する。
（31）を照射して多結晶シリコン埋込み層（29A）の表
面のみを溶融し未活性領域を活性化する。
しかる後、第１図Ｈに示すように例えばTiN/Tiのバリ
アメタル（32）と例えばAl−Si層（33）からなる金属配
線層（34）を形成して目的のｐチャンネルMOSトランジ
スタを得る。
アメタル（32）と例えばAl−Si層（33）からなる金属配
線層（34）を形成して目的のｐチャンネルMOSトランジ
スタを得る。
かかる製法によれば、イオン注入した多結晶シリコン
埋込み層（29A）をアニール処理した後、さらにエキシ
マレーザ（31）を照射することにより、多結晶シリコン
埋込み層（29A）の表面の未活性化層が高活性化され、
極めて低抵抗の多結晶シリンコ埋込み層（29A）が得ら
れる。
埋込み層（29A）をアニール処理した後、さらにエキシ
マレーザ（31）を照射することにより、多結晶シリコン
埋込み層（29A）の表面の未活性化層が高活性化され、
極めて低抵抗の多結晶シリンコ埋込み層（29A）が得ら
れる。
第２図はエキシマレーザ照射エネルギーとイオン注入
された多結晶シリコン埋込み層のシート抵抗（下地拡散
領域も含む）の関係を示す。
された多結晶シリコン埋込み層のシート抵抗（下地拡散
領域も含む）の関係を示す。
曲線Ｉはイオン注入後に赤外線ランプアニール（RT
A）を行なわずにエキシマレーザアニール処理だけ行っ
た比較例の場合である。曲線IIはイオン注入後に赤外線
ランプアニール（RTA）を行い、さらにエキシマレーザ
アニール処理を行った本発明の場合である。（イ）及び
（ロ）は夫々エキシマレーザ照射を施さないときのシー
ト抵抗値である。第２図から明らかなように本発明（曲
線II）は0.5J/cm2以上のレーザ照射で比較例（曲線Ｉ）
に比して1/2の低抵抗が得られる。
A）を行なわずにエキシマレーザアニール処理だけ行っ
た比較例の場合である。曲線IIはイオン注入後に赤外線
ランプアニール（RTA）を行い、さらにエキシマレーザ
アニール処理を行った本発明の場合である。（イ）及び
（ロ）は夫々エキシマレーザ照射を施さないときのシー
ト抵抗値である。第２図から明らかなように本発明（曲
線II）は0.5J/cm2以上のレーザ照射で比較例（曲線Ｉ）
に比して1/2の低抵抗が得られる。
レーザアニールは基本的にSiO2層（26）を通した場
合、SiO2層（26）が反射防止膜として作用し、下地p+拡
散領域（29A）をより高温にアニールし溶融してしまう
という問題がある。しかし、本例においてはSiO2層（2
6）上に金属薄膜（27）が形成され、この金属薄膜（2
7）がレーザ照射時の反射膜となるので下地p+拡散領域
（24）が溶融するという問題は解消される。
合、SiO2層（26）が反射防止膜として作用し、下地p+拡
散領域（29A）をより高温にアニールし溶融してしまう
という問題がある。しかし、本例においてはSiO2層（2
6）上に金属薄膜（27）が形成され、この金属薄膜（2
7）がレーザ照射時の反射膜となるので下地p+拡散領域
（24）が溶融するという問題は解消される。
また、レーザアニールにより多結晶シリコン埋込み層
（29A）の表面が高活性化されるので、その後Al−Si/Ti
N/Ti等の金属配線層（34）とのコンタクト抵抗も低減さ
れる。
（29A）の表面が高活性化されるので、その後Al−Si/Ti
N/Ti等の金属配線層（34）とのコンタクト抵抗も低減さ
れる。
尚、上例ではｐチャンネルMOSトランジスタに適用し
たが、その他ｎチャンネルMOSトランジスタ、或は他の
半導体装置の製造にも適用できる。
たが、その他ｎチャンネルMOSトランジスタ、或は他の
半導体装置の製造にも適用できる。
本発明によれば、コンタクトに供する半導体埋込み層
に不純物をイオン注入し、アニール処理後、さらにレー
ザアニールすることにより、半導体埋込み層の活性化が
十分に行われ、半導体埋込み層の低抵抗化を図ることが
できる。従って、例えばLSIメモリ装置等における高集
積半導体装置における拡散領域と金属配線層間のコンタ
クト抵抗を低減することができる。
に不純物をイオン注入し、アニール処理後、さらにレー
ザアニールすることにより、半導体埋込み層の活性化が
十分に行われ、半導体埋込み層の低抵抗化を図ることが
できる。従って、例えばLSIメモリ装置等における高集
積半導体装置における拡散領域と金属配線層間のコンタ
クト抵抗を低減することができる。
また、不純物拡散領域上の絶縁層上に金属薄膜を形成
することにより、レーザ照射時に金属薄膜が反射膜とし
て作用し、半導体埋込み層の周囲の絶縁層が加熱されな
いので、絶縁層が反射防止膜として働いて不純物拡散領
域を溶融してしまう問題が生じない。
することにより、レーザ照射時に金属薄膜が反射膜とし
て作用し、半導体埋込み層の周囲の絶縁層が加熱されな
いので、絶縁層が反射防止膜として働いて不純物拡散領
域を溶融してしまう問題が生じない。
第１図Ａ〜Ｈは本発明による半導体装置の製法の一例を
示す工程図、第２図はエキシマレーザエネルギーとシー
ト抵抗値の関係を示す特性図、第３図はp+拡散領域のコ
ンタクト用の多結晶シリコン埋込み層へドーピングされ
た不純物（B+イオン）の原子濃度分布と活性化されたキ
ャリア濃度分布図、第４図は従来のｐチャンネルMOSト
ランジスタの要部の断面図である。（21）はｎ形半導体
基板、（22）はゲート絶縁膜、（23）はゲート電極、
（24）はp+拡散領域、（26）はSiO2層、（27）は金属薄
膜、（28）はコンタクト孔、（29A）は多結晶シリコン
埋込み層、（31）はエキシマレーザ、（34）は金属配線
層である。
示す工程図、第２図はエキシマレーザエネルギーとシー
ト抵抗値の関係を示す特性図、第３図はp+拡散領域のコ
ンタクト用の多結晶シリコン埋込み層へドーピングされ
た不純物（B+イオン）の原子濃度分布と活性化されたキ
ャリア濃度分布図、第４図は従来のｐチャンネルMOSト
ランジスタの要部の断面図である。（21）はｎ形半導体
基板、（22）はゲート絶縁膜、（23）はゲート電極、
（24）はp+拡散領域、（26）はSiO2層、（27）は金属薄
膜、（28）はコンタクト孔、（29A）は多結晶シリコン
埋込み層、（31）はエキシマレーザ、（34）は金属配線
層である。
Claims (1)
- 【請求項１】不純物拡散領域上の絶縁層上に金属薄膜を
形成した後、上記絶縁層にコンタクト孔を形成し、 上記コンタクト孔内に半導体埋込み層を形成し、 上記半導体埋込み層に不純物をイオン注入してアニール
処理して後、 さらにレーザ照射して上記半導体埋込み層の未活性化部
分を活性化することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246486A JP2764727B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246486A JP2764727B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294519A JPH0294519A (ja) | 1990-04-05 |
| JP2764727B2 true JP2764727B2 (ja) | 1998-06-11 |
Family
ID=17149116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246486A Expired - Fee Related JP2764727B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764727B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JPH06275640A (ja) * | 1993-03-22 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| US7078302B2 (en) * | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130141A (en) * | 1979-03-30 | 1980-10-08 | Fujitsu Ltd | Fabricating method of semiconductor device |
| JPS5666056A (en) * | 1979-11-01 | 1981-06-04 | Nec Corp | Manufacture of semiconductor device |
| JPS58114457A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6396957A (ja) * | 1986-10-13 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1988
- 1988-09-30 JP JP63246486A patent/JP2764727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294519A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| US6365446B1 (en) | Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process | |
| JP3746246B2 (ja) | 半導体装置の製造方法 | |
| US5236865A (en) | Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer | |
| US6335253B1 (en) | Method to form MOS transistors with shallow junctions using laser annealing | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| US6391731B1 (en) | Activating source and drain junctions and extensions using a single laser anneal | |
| JP2004063574A (ja) | 半導体装置の製造方法およびアニール装置 | |
| JP2003522402A (ja) | シリコン本体にシリサイド領域を形成する方法 | |
| JPH10242081A (ja) | 半導体装置の製造方法 | |
| JP4455441B2 (ja) | 半導体装置の製造方法 | |
| WO2002101835A1 (fr) | Procede de fabrication d'un transistor a effet de champ de type porte de canal | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| JP2973960B2 (ja) | 半導体装置の製造方法 | |
| JP3014030B2 (ja) | 半導体装置の製造方法 | |
| JP2764727B2 (ja) | 半導体装置の製造方法 | |
| JP2005101196A (ja) | 半導体集積回路装置の製造方法 | |
| JP2834775B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH0466379B2 (ja) | ||
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JP2000323427A (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |