JP2864518B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2864518B2 JP2864518B2 JP1057571A JP5757189A JP2864518B2 JP 2864518 B2 JP2864518 B2 JP 2864518B2 JP 1057571 A JP1057571 A JP 1057571A JP 5757189 A JP5757189 A JP 5757189A JP 2864518 B2 JP2864518 B2 JP 2864518B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide film
- laser beam
- tisi
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、更に詳しく
は、配線のコンタクト部に高融点金属シリサイド膜と高
融点金属窒化物膜との二層構造の膜を有する半導体装置
の製造方法に係るものである。
は、配線のコンタクト部に高融点金属シリサイド膜と高
融点金属窒化物膜との二層構造の膜を有する半導体装置
の製造方法に係るものである。
［発明の概要］ 本発明は、半導体基板に付着した高融点金属をアニー
ルしてシリサイド膜を形成した後、このシリサイド膜の
所定部分にコンタクトホールを形成し、Ｎ（窒素）を含
む雰囲気中でエネルギー密度1400〜2200mJ/cm2のレーザ
ビームを照射して、コンタクトホール内部のシリサイド
膜を局所的に加熱することにより、該高融点金属のシリ
サイド膜上に高融点金属窒化物膜を形成するようにした
ことにより、 接合リーク電流，コンタクト抵抗及びシート抵抗を低
くするようにしたのもである。
ルしてシリサイド膜を形成した後、このシリサイド膜の
所定部分にコンタクトホールを形成し、Ｎ（窒素）を含
む雰囲気中でエネルギー密度1400〜2200mJ/cm2のレーザ
ビームを照射して、コンタクトホール内部のシリサイド
膜を局所的に加熱することにより、該高融点金属のシリ
サイド膜上に高融点金属窒化物膜を形成するようにした
ことにより、 接合リーク電流，コンタクト抵抗及びシート抵抗を低
くするようにしたのもである。
［従来の技術］ 半導体装置においては、半導体基板中に形成された拡
散層に、層間絶縁膜に形成されたコンタクトホールを通
じてアルミニウム（Al）の配線がコンタクトされてい
る。従来、この拡散層のシート抵抗の低減及びAl配線と
この拡散層との反応防止を図るために、例えばチタンシ
リサイド（TiSi2）膜とその上に形成された窒化チタン
（TiN）膜との二層構造の膜を介してAl配線を拡散層に
コンタクトさせる技術が知られている。
散層に、層間絶縁膜に形成されたコンタクトホールを通
じてアルミニウム（Al）の配線がコンタクトされてい
る。従来、この拡散層のシート抵抗の低減及びAl配線と
この拡散層との反応防止を図るために、例えばチタンシ
リサイド（TiSi2）膜とその上に形成された窒化チタン
（TiN）膜との二層構造の膜を介してAl配線を拡散層に
コンタクトさせる技術が知られている。
特開昭62−169412号公報には、このTiSi2膜上にTiN膜
を形成する方法として、拡散層上にTiSi2膜を形成した
後に、窒素（Ｎ）を含む雰囲気中において900℃以上の
高温でアニールを行ってこのTiSi2膜の表面を窒化する
ことによりTiN膜を形成する方法が開示されている。
を形成する方法として、拡散層上にTiSi2膜を形成した
後に、窒素（Ｎ）を含む雰囲気中において900℃以上の
高温でアニールを行ってこのTiSi2膜の表面を窒化する
ことによりTiN膜を形成する方法が開示されている。
［発明が解決しようとする課題］ しかしながら、上述の特開昭62−169412号公報に開示
された方法は、半導体基板全体が900℃以上の高温に加
熱されることに起因して、窒化されない部分におけるTi
Si2膜の表面のモフォロジー（morphology）が劣化し、
その結果、電気的特性の劣化が生じてしまうという問題
点があった。また、特に、近年素子の微細化に伴ってソ
ース・ドレイン領域の深さ寸法（xj）が浅くなっている
ため、このように半導体基板全体が高温に加熱されるこ
とにより、拡散層中の不純物の再拡散が生じて拡散層が
広がってしまうという問題もあった。
された方法は、半導体基板全体が900℃以上の高温に加
熱されることに起因して、窒化されない部分におけるTi
Si2膜の表面のモフォロジー（morphology）が劣化し、
その結果、電気的特性の劣化が生じてしまうという問題
点があった。また、特に、近年素子の微細化に伴ってソ
ース・ドレイン領域の深さ寸法（xj）が浅くなっている
ため、このように半導体基板全体が高温に加熱されるこ
とにより、拡散層中の不純物の再拡散が生じて拡散層が
広がってしまうという問題もあった。
本発明は、このような従来の問題点が着目して創案さ
れたものであって、高融点金属シリサイド膜のモフォロ
ジーの劣化や不純物の再拡散を生じることなく高融点金
属窒化物膜を高融点金属シリサイド膜上に形成可能とす
ると共に、接合リーク電流，コンタクト抵抗及びシート
抵抗を低減化させることを可能にする半導体装置の製造
方法を得んとするものである ［課題を解決するための手段］ そこで、本発明は、半導体基板に形成したソース領
域，ドレイン領域及びゲート電極の上面から高融点金属
を付着してアニールすることによりシリサイド膜を形成
し、更にレジストパターンをマスクとしてシリサイド膜
の所定部分にコンタクトホールを形成した後、Ｎ（窒
素）を含む雰囲気中で、エネルギー密度1400〜2200mJ/c
m2のレーザビームを照射してコンタクトホール内部の前
記高融点金属のシリサイド膜を局所的に加熱することに
より、該高融点金属のシリサイド膜上に高融点金属窒化
物膜を形成するようにしたことを、その解決手段として
いる。
れたものであって、高融点金属シリサイド膜のモフォロ
ジーの劣化や不純物の再拡散を生じることなく高融点金
属窒化物膜を高融点金属シリサイド膜上に形成可能とす
ると共に、接合リーク電流，コンタクト抵抗及びシート
抵抗を低減化させることを可能にする半導体装置の製造
方法を得んとするものである ［課題を解決するための手段］ そこで、本発明は、半導体基板に形成したソース領
域，ドレイン領域及びゲート電極の上面から高融点金属
を付着してアニールすることによりシリサイド膜を形成
し、更にレジストパターンをマスクとしてシリサイド膜
の所定部分にコンタクトホールを形成した後、Ｎ（窒
素）を含む雰囲気中で、エネルギー密度1400〜2200mJ/c
m2のレーザビームを照射してコンタクトホール内部の前
記高融点金属のシリサイド膜を局所的に加熱することに
より、該高融点金属のシリサイド膜上に高融点金属窒化
物膜を形成するようにしたことを、その解決手段として
いる。
［作用］ Ｎを含む雰囲気中で、レーザビームを選択的に照射す
ることにより、高融点金属シリサイド膜の窒化を行うべ
き部分のみが局所的に高温に加熱されてこの部分に高融
点金属窒化物膜が形成されるが、その他の部分は高温に
加熱されない。このため、この窒化が行われない部分に
おける高融点金属シリサイド膜の表面のモフォロジーの
劣化や不純物の再拡散が生じるのを防止することが可能
となる。また、レーザビームのエネルギー密度を1400〜
2200mJ/cm2とすることにより、コンタクト抵抗，シート
抵抗及びリーク電流を低く保つことが可能となる。
ることにより、高融点金属シリサイド膜の窒化を行うべ
き部分のみが局所的に高温に加熱されてこの部分に高融
点金属窒化物膜が形成されるが、その他の部分は高温に
加熱されない。このため、この窒化が行われない部分に
おける高融点金属シリサイド膜の表面のモフォロジーの
劣化や不純物の再拡散が生じるのを防止することが可能
となる。また、レーザビームのエネルギー密度を1400〜
2200mJ/cm2とすることにより、コンタクト抵抗，シート
抵抗及びリーク電流を低く保つことが可能となる。
［実施例］ 以下、本発明に係る半導体装置の製造方法の詳細を図
面に示す実施例に基づいて説明する。この実施例は、本
発明をMOSトランジスタの製造に適用した実施例であ
る。
面に示す実施例に基づいて説明する。この実施例は、本
発明をMOSトランジスタの製造に適用した実施例であ
る。
第１図Ａ〜第１図Ｈは、本実施例の製造方法の工程を
示す断面図である。
示す断面図である。
本実施例においては、第１図Ａに示すように、例えば
ｐ型のシリコン基板である半導体基板１の表面に例えば
SiO2膜のようなフィールド絶縁膜２を選択的に形成して
素子間分離を行った後、このフィールド絶縁膜２で囲ま
れた活性領域の表面に例えば熱酸化により例えばSiO2膜
のようなゲート酸化膜３を形成する。次に、このゲート
酸化膜３上に例えば不純物をドープした多結晶Si膜を形
成した後、これらの多結晶Si膜及びゲート酸化膜３をエ
ッチングにより所定形状にパターンニングする。これに
よって、ゲート電極４が形成される。この後、このゲー
ト電極４をマスクとして半導体基板１中に例えばリン
（Ｐ）のようなｎ型不純物を低濃度にイオン注入する。
次に、例えばCVDにより全面に例えばSiO2膜を形成した
後、例えば反応性イオンエッチング（RIE）によりこのS
iO2膜を基板表面と垂直方向に異方性エッチングしてSiO
2から成る側壁（サイドウォールスペーサ）５を形成す
る。次に、この側壁５をマスクとして半導体基板１中に
例えばヒ素（As）のようなｎ型不純物を比較的高濃度に
イオン注入する。これによって、例えばn+型のソース領
域６及びドレイン領域７がゲート電極４に対して自己整
合的に形成される。これらのゲート電極４、ソース領域
６及びドレイン領域７により、ｎチャンネルMOSFETが構
成される。これらのソース領域６及びドレイン領域７
は、側壁５の下方の部分に例えばn-型の低不純物濃度部
6a,7aを有しており、従ってこのｎチャンネルMOSFETは
この低不純物濃度部7aによりドレイン領域７の近傍の電
界を緩和した、いわゆるLDD（Lightly Doped Drain）構
造を有する。なお、このｎチャンネルMOSFETは必ずしも
LDD構造を有する必要はない。この後、アニールを行う
ことにより、イオン注入された不純物の電気的活性化を
行う。
ｐ型のシリコン基板である半導体基板１の表面に例えば
SiO2膜のようなフィールド絶縁膜２を選択的に形成して
素子間分離を行った後、このフィールド絶縁膜２で囲ま
れた活性領域の表面に例えば熱酸化により例えばSiO2膜
のようなゲート酸化膜３を形成する。次に、このゲート
酸化膜３上に例えば不純物をドープした多結晶Si膜を形
成した後、これらの多結晶Si膜及びゲート酸化膜３をエ
ッチングにより所定形状にパターンニングする。これに
よって、ゲート電極４が形成される。この後、このゲー
ト電極４をマスクとして半導体基板１中に例えばリン
（Ｐ）のようなｎ型不純物を低濃度にイオン注入する。
次に、例えばCVDにより全面に例えばSiO2膜を形成した
後、例えば反応性イオンエッチング（RIE）によりこのS
iO2膜を基板表面と垂直方向に異方性エッチングしてSiO
2から成る側壁（サイドウォールスペーサ）５を形成す
る。次に、この側壁５をマスクとして半導体基板１中に
例えばヒ素（As）のようなｎ型不純物を比較的高濃度に
イオン注入する。これによって、例えばn+型のソース領
域６及びドレイン領域７がゲート電極４に対して自己整
合的に形成される。これらのゲート電極４、ソース領域
６及びドレイン領域７により、ｎチャンネルMOSFETが構
成される。これらのソース領域６及びドレイン領域７
は、側壁５の下方の部分に例えばn-型の低不純物濃度部
6a,7aを有しており、従ってこのｎチャンネルMOSFETは
この低不純物濃度部7aによりドレイン領域７の近傍の電
界を緩和した、いわゆるLDD（Lightly Doped Drain）構
造を有する。なお、このｎチャンネルMOSFETは必ずしも
LDD構造を有する必要はない。この後、アニールを行う
ことにより、イオン注入された不純物の電気的活性化を
行う。
次に、第１図Ｂに示すように、例えばスパッタや蒸着
により全面チタン（Ti）膜８を形成する。
により全面チタン（Ti）膜８を形成する。
次に、例えば800℃程度の温度でアニールを行うこと
により、Ti膜８とこのTi膜８が直接接しているゲート電
極４、ソース領域６及びドレイン領域７とを反応させ
る。これによって、これらのゲート電極４、ソース領域
６及びドレイン領域７の表面がシリサイド化される。こ
の後、未反応のTi膜８をエッチング除去する。このよう
にして、第１図Ｃに示すように、ゲート電極４、ソース
領域６及びドレイン領域７の表面にそれぞれTiSi2膜9a
〜9cが形成される。これらのTiSi2膜9a〜9cの膜厚は例
えば1000Å程度である。これらのTiSi2膜9a〜9cによ
り、ゲート電極４、ソース領域６及びドレイン領域７の
シート抵抗の低減を図ることができる。なお、上述のア
ニールは例えば赤外線（IR）アニールにより行うことも
可能である。
により、Ti膜８とこのTi膜８が直接接しているゲート電
極４、ソース領域６及びドレイン領域７とを反応させ
る。これによって、これらのゲート電極４、ソース領域
６及びドレイン領域７の表面がシリサイド化される。こ
の後、未反応のTi膜８をエッチング除去する。このよう
にして、第１図Ｃに示すように、ゲート電極４、ソース
領域６及びドレイン領域７の表面にそれぞれTiSi2膜9a
〜9cが形成される。これらのTiSi2膜9a〜9cの膜厚は例
えば1000Å程度である。これらのTiSi2膜9a〜9cによ
り、ゲート電極４、ソース領域６及びドレイン領域７の
シート抵抗の低減を図ることができる。なお、上述のア
ニールは例えば赤外線（IR）アニールにより行うことも
可能である。
次に第1Dに示すように、例えばCVDにより全面に例え
ばリンシリケースガラス（PSG）膜のような層間絶縁膜1
0を形成し、さらにこの層間絶縁膜10の上に例えばスパ
ッタや蒸膜により例えばAl膜のような後述のレーザビー
ムＢに対する反射膜11を形成した後、リングラフィーに
よりこの反射膜11の上に所定形状のレジストパターン12
を形成する。
ばリンシリケースガラス（PSG）膜のような層間絶縁膜1
0を形成し、さらにこの層間絶縁膜10の上に例えばスパ
ッタや蒸膜により例えばAl膜のような後述のレーザビー
ムＢに対する反射膜11を形成した後、リングラフィーに
よりこの反射膜11の上に所定形状のレジストパターン12
を形成する。
次に、このレジストパターン12をマスクとして反射膜
11及び層間絶縁膜10の所定部分を例えばRIEによりエッ
チングして、第１図Ｅに示すようにコンタクトホールC1
〜C3を形成する。
11及び層間絶縁膜10の所定部分を例えばRIEによりエッ
チングして、第１図Ｅに示すようにコンタクトホールC1
〜C3を形成する。
次に第１図Ｆに示すように、Ｎを含む雰囲気、例えば
N2ガスやアンモニア（NH3）ガス中（700m Torr）で全面
にレーザビームＢを照射する。このレーザビームＢとし
ては、例えばXeClエキシマーレーザのようなエキシマー
レーザによるパルスレーザビーム（波長308nm）を用い
ることができる。この場合、レーザビームＢの照射エネ
ルギー密度は1400〜2200mJ/cm2に設定する。そして、反
射膜11に入射したレーザビームＢは反射されるため、結
果的に反射膜11で覆われていないコンタクトホールC1〜
C3内部のTiSi2膜9a〜9cにのみレーザビームＢが照射さ
れる。このレーザビームＢの照射によってコンタクトホ
ールC1〜C3内部のTiSi2膜9a〜9cのみが局所的に高温に
加熱され、この部分がレーザビームＢの照射により分解
された雰囲気ガス中のＮによって所定深さまで窒化され
る。これによって、第１図Ｇに示すようにTiN膜13a〜13
cがコンタクトホールC1〜C3に対して自己整合的に形成
される。これらのTiN膜13a〜13cによって、後述の配線1
4a〜14cとゲート電極４、ソース領域及びドレイン領域
７との反応を防止することができる。なお、この反応を
効果的に防止するためには、これらのTiN膜13a〜13cの
厚さは例えば500Å程度以上であるのが好ましい。
N2ガスやアンモニア（NH3）ガス中（700m Torr）で全面
にレーザビームＢを照射する。このレーザビームＢとし
ては、例えばXeClエキシマーレーザのようなエキシマー
レーザによるパルスレーザビーム（波長308nm）を用い
ることができる。この場合、レーザビームＢの照射エネ
ルギー密度は1400〜2200mJ/cm2に設定する。そして、反
射膜11に入射したレーザビームＢは反射されるため、結
果的に反射膜11で覆われていないコンタクトホールC1〜
C3内部のTiSi2膜9a〜9cにのみレーザビームＢが照射さ
れる。このレーザビームＢの照射によってコンタクトホ
ールC1〜C3内部のTiSi2膜9a〜9cのみが局所的に高温に
加熱され、この部分がレーザビームＢの照射により分解
された雰囲気ガス中のＮによって所定深さまで窒化され
る。これによって、第１図Ｇに示すようにTiN膜13a〜13
cがコンタクトホールC1〜C3に対して自己整合的に形成
される。これらのTiN膜13a〜13cによって、後述の配線1
4a〜14cとゲート電極４、ソース領域及びドレイン領域
７との反応を防止することができる。なお、この反応を
効果的に防止するためには、これらのTiN膜13a〜13cの
厚さは例えば500Å程度以上であるのが好ましい。
次に、例えばスパッタや蒸着により全面に例えばAl膜
を形成した後、このAl膜をエッチングにより所定形状に
パターンニングして第１図Ｈに示すように配線14a〜14c
を形成し、これによって目的とするMOSLSIを完成させ
る。
を形成した後、このAl膜をエッチングにより所定形状に
パターンニングして第１図Ｈに示すように配線14a〜14c
を形成し、これによって目的とするMOSLSIを完成させ
る。
以上のように、この実施例によれば、コンタクトホー
ルC1〜C3の部分を除いた層間絶縁膜10の表面を反射膜11
で覆い、この状態でＮを含む雰囲気中においてレーザビ
ームＢを照射することによりこれらのコンタクトホール
C1〜C3の内部におけるTiSi2膜9a〜9cのみを局所的に高
温に加熱しているので、これらのコンタクトホールC1〜
C3の内部におけるTiSi2膜9a〜9cの上にこれらのコンタ
クトホールC1〜C3に対して自己整合的にTiN膜13a〜13c
を形成することができる。この場合、レーザビームＢが
照射されない部分は高温に加熱されないので、窒化が行
われない場合におけるTiSi2膜9a〜9cの表面にヒロック
（hillock）が形成されたりしてモフォロジーの劣化が
生じることがなく、従って電気的特性の劣化は生じな
い。さらにまた、ソース領域６及びドレイン領域７中の
不純物の再拡散が生じることのないので、これらのソー
ス領域６及びドレイン領域７が広がることもない。
ルC1〜C3の部分を除いた層間絶縁膜10の表面を反射膜11
で覆い、この状態でＮを含む雰囲気中においてレーザビ
ームＢを照射することによりこれらのコンタクトホール
C1〜C3の内部におけるTiSi2膜9a〜9cのみを局所的に高
温に加熱しているので、これらのコンタクトホールC1〜
C3の内部におけるTiSi2膜9a〜9cの上にこれらのコンタ
クトホールC1〜C3に対して自己整合的にTiN膜13a〜13c
を形成することができる。この場合、レーザビームＢが
照射されない部分は高温に加熱されないので、窒化が行
われない場合におけるTiSi2膜9a〜9cの表面にヒロック
（hillock）が形成されたりしてモフォロジーの劣化が
生じることがなく、従って電気的特性の劣化は生じな
い。さらにまた、ソース領域６及びドレイン領域７中の
不純物の再拡散が生じることのないので、これらのソー
ス領域６及びドレイン領域７が広がることもない。
なお、第２図及び第３図は、上記実施例における方法
により600〜700Åの厚さのTiSi2膜に照射するエキシマ
レーザのエネルギー密度を変化させた場合のコンタクト
抵抗及びシート抵抗を測定した結果を示すグラフであ
る。なお、両図において示す矢印はエキシマレーザを照
射しない場合の値を示している。また、第４図は、ｐ型
MOSトランジスタにおけるリーク電流を、上記実施例に
よるエキシマレーザのエネルギー密度を変えて測定した
結果を示すグラフである。なお、同図中矢印は、エキシ
マレーザを照射しない場合の値を示している。
により600〜700Åの厚さのTiSi2膜に照射するエキシマ
レーザのエネルギー密度を変化させた場合のコンタクト
抵抗及びシート抵抗を測定した結果を示すグラフであ
る。なお、両図において示す矢印はエキシマレーザを照
射しない場合の値を示している。また、第４図は、ｐ型
MOSトランジスタにおけるリーク電流を、上記実施例に
よるエキシマレーザのエネルギー密度を変えて測定した
結果を示すグラフである。なお、同図中矢印は、エキシ
マレーザを照射しない場合の値を示している。
これらグラフが示すように、コンタクト抵抗，シート
抵抗及びリーク電流に対して、レーザ照射条件が大きく
影響を及ぼすことが判る。例えばエキシマレーザのエネ
ルギー密度が3000mJ以上になると抵抗値が非常に高くな
ると共に、800mJではリークレベルが、エキシマレーザ
を照射しない場合と同程度となる（〜1000mA）。また、
1400mJ〜2200mJにおいて、コンタクト抵抗，シート抵抗
及びリーク電流が低く保たれていることが判る。
抵抗及びリーク電流に対して、レーザ照射条件が大きく
影響を及ぼすことが判る。例えばエキシマレーザのエネ
ルギー密度が3000mJ以上になると抵抗値が非常に高くな
ると共に、800mJではリークレベルが、エキシマレーザ
を照射しない場合と同程度となる（〜1000mA）。また、
1400mJ〜2200mJにおいて、コンタクト抵抗，シート抵抗
及びリーク電流が低く保たれていることが判る。
次に、第５図は、本発明に係る他の実施例を示してい
る。
る。
本実施例においては、上記した実施例の第１図Ｅに示
す工程の後に、TiSi29a,9b,9c表面上にSi+を例えば、出
力20KeV,ドーズ量21.5×1015／cm2の条件でイオン注入
を行ないTiSi2の表面をアモルファス層（図中×印で示
す）を形成する。
す工程の後に、TiSi29a,9b,9c表面上にSi+を例えば、出
力20KeV,ドーズ量21.5×1015／cm2の条件でイオン注入
を行ないTiSi2の表面をアモルファス層（図中×印で示
す）を形成する。
次に、上記した実施例の第１図Ｆに相当する工程を行
ないTiSi2表面の前記アモルファス層をTiN膜に変化させ
る。なお、本工程においては、エキシマレーザの照射
は、パルスショット処理を行なってもよい。また、注入
するイオンはSi+の他、Ti+やN+等を用いてもよい。
ないTiSi2表面の前記アモルファス層をTiN膜に変化させ
る。なお、本工程においては、エキシマレーザの照射
は、パルスショット処理を行なってもよい。また、注入
するイオンはSi+の他、Ti+やN+等を用いてもよい。
本実施例においては、形成されたアモルファス層の融
点が低いため、エネルギー効率を向上することが可能と
なる。また、TiSi2表面にイオン注入するのではなく、S
i基板上にイオン注入を行なってもよい。本実施例は、
特に径寸法の小さいコンタクトホール（0.35μ以下のプ
ロセス）に適用した場合に効果的である。さらに、アモ
ルファス層の融点が低くなるため、レーザビームの大面
積化及びレーザ装置の小型化を可能にする利点がある。
点が低いため、エネルギー効率を向上することが可能と
なる。また、TiSi2表面にイオン注入するのではなく、S
i基板上にイオン注入を行なってもよい。本実施例は、
特に径寸法の小さいコンタクトホール（0.35μ以下のプ
ロセス）に適用した場合に効果的である。さらに、アモ
ルファス層の融点が低くなるため、レーザビームの大面
積化及びレーザ装置の小型化を可能にする利点がある。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上記両実施例においては、高融点金属として
Tiを用いたが、タングステン（Ｗ），モリブデン（Mo）
等を適用しても同様である。
Tiを用いたが、タングステン（Ｗ），モリブデン（Mo）
等を適用しても同様である。
また、上記実施例においては、最終構造に反射膜11を
残しているが、この反射膜11は例えば配線14〜14cを形
成する前に例えばリン酸によりエッチング除去すること
も可能である。また、この反射膜11としては、例えばTi
膜のようなバリアメタル膜を用いることも可能である。
さらに、この反射膜11の代わりにレーザビームＢに対し
て吸収性のある他の金属膜を用いても、コンタクトホー
ルC1〜C3の内部におけるTiSi2膜9a〜9cにのみレーザビ
ームＢを選択的に照射することが可能である。
残しているが、この反射膜11は例えば配線14〜14cを形
成する前に例えばリン酸によりエッチング除去すること
も可能である。また、この反射膜11としては、例えばTi
膜のようなバリアメタル膜を用いることも可能である。
さらに、この反射膜11の代わりにレーザビームＢに対し
て吸収性のある他の金属膜を用いても、コンタクトホー
ルC1〜C3の内部におけるTiSi2膜9a〜9cにのみレーザビ
ームＢを選択的に照射することが可能である。
また、上述の実施例においては、本発明をMOSトラン
ジスタに適用した場合について説明したが、本発明は、
例えばバイポーラLSIやバイポーラCMOSLSIのようなMOSL
SI以外の半導体集積回路装置の製造に適用することも可
能である。
ジスタに適用した場合について説明したが、本発明は、
例えばバイポーラLSIやバイポーラCMOSLSIのようなMOSL
SI以外の半導体集積回路装置の製造に適用することも可
能である。
［発明の効果］ 以上述べたように、本発明によれば、半導体基板に付
着した高融点金属をアニールしてシリサイド膜を形成し
た後、このシリサイド膜の所定部分にコンタクトホール
を形成し、窒素を含む雰囲気中で高融点金属シリサイド
膜にレーザビームを選択的に照射することにより高融点
金属窒化物膜を形成するようにしているので、レーザビ
ームが照射されない部分は高温に加熱されず、従って、
高融点金属シリサイド膜の表面のモフォロジーの劣化や
不純物の再拡散が生じるのを防止することができる。
着した高融点金属をアニールしてシリサイド膜を形成し
た後、このシリサイド膜の所定部分にコンタクトホール
を形成し、窒素を含む雰囲気中で高融点金属シリサイド
膜にレーザビームを選択的に照射することにより高融点
金属窒化物膜を形成するようにしているので、レーザビ
ームが照射されない部分は高温に加熱されず、従って、
高融点金属シリサイド膜の表面のモフォロジーの劣化や
不純物の再拡散が生じるのを防止することができる。
また、本発明によれば、コンタクト抵抗，シート抵抗
及びリーク電流を低く保てる効果がある。
及びリーク電流を低く保てる効果がある。
第１図Ａ〜第１図Ｈは本発明の実施例によるMOSトラン
ジスタの製造方法や工程順に示す断面図、第２図はエキ
シマレーザのエネルギー密度とコンタクト抵抗との関係
を示すグラフ、第３図はエキシマレーザのエネルギー密
度とシート抵抗との関係を示すグラフ、第４図はエキシ
マレーザのエネルギー密度とリーク電流の関係を示すグ
ラフ、第５図は本発明の他の実施例を示す断面図であ
る。 １……半導体基板、２……フィールド絶縁膜、４……ゲ
ート電極、６……ソース領域、７……ドレイン領域、８
……Ti膜、9a〜9c……TiSi2膜、11……反射膜、13a〜13
c……TiN膜、14〜14c……配線、C1〜C3……コンタクト
ホール。
ジスタの製造方法や工程順に示す断面図、第２図はエキ
シマレーザのエネルギー密度とコンタクト抵抗との関係
を示すグラフ、第３図はエキシマレーザのエネルギー密
度とシート抵抗との関係を示すグラフ、第４図はエキシ
マレーザのエネルギー密度とリーク電流の関係を示すグ
ラフ、第５図は本発明の他の実施例を示す断面図であ
る。 １……半導体基板、２……フィールド絶縁膜、４……ゲ
ート電極、６……ソース領域、７……ドレイン領域、８
……Ti膜、9a〜9c……TiSi2膜、11……反射膜、13a〜13
c……TiN膜、14〜14c……配線、C1〜C3……コンタクト
ホール。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 29/41 - 29/45 H01L 29/78 H01L 21/336
Claims (1)
- 【請求項１】半導体基板に形成したソース領域，ドレイ
ン領域及びゲート電極の上面から高融点金属を付着して
アニールすることによりシリサイド膜を形成し、更にレ
ジストパターンをマスクとしてシリサイド膜の所定部分
にコンタクトホールを形成した後、Ｎ（窒素）を含む雰
囲気中で、エネルギー密度1400〜2200mJ/cm2のレーザビ
ームを照射してコンタクトホール内部の前記高融点金属
のシリサイド膜を局所的に加熱することにより、該高融
点金属のシリサイド膜上に高融点金属窒化物膜を形成し
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057571A JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057571A JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237026A JPH02237026A (ja) | 1990-09-19 |
| JP2864518B2 true JP2864518B2 (ja) | 1999-03-03 |
Family
ID=13059532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057571A Expired - Fee Related JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864518B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| KR100434697B1 (ko) | 2001-09-05 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| WO2010042121A1 (en) * | 2008-10-09 | 2010-04-15 | Sionyx Inc. | Method for contact formation in semiconductor device |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| CN103946867A (zh) | 2011-07-13 | 2014-07-23 | 西奥尼克斯公司 | 生物计量成像装置和相关方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| FR2992957A1 (fr) * | 2012-07-09 | 2014-01-10 | Saint Gobain | Procede de depot de couches minces avec etape de traitement sous atmosphere controlee et produit obtenu |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186531A (ja) * | 1986-02-03 | 1987-08-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置 |
| JPS62298109A (ja) * | 1986-06-18 | 1987-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1989
- 1989-03-09 JP JP1057571A patent/JP2864518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237026A (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| US4646426A (en) | Method of producing MOS FET type semiconductor device | |
| US4622735A (en) | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions | |
| US4309224A (en) | Method for manufacturing a semiconductor device | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| US5350698A (en) | Multilayer polysilicon gate self-align process for VLSI CMOS device | |
| KR0144649B1 (ko) | 반도체 장치에 있어서 실리사이드막의 선택 형성법 | |
| US4267011A (en) | Method for manufacturing a semiconductor device | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JPH065536A (ja) | 半導体装置の製造方法 | |
| US5593923A (en) | Method of fabricating semiconductor device having refractory metal silicide layer on impurity region using damage implant and single step anneal | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JPH03203322A (ja) | 半導体装置の製造方法 | |
| JP2821598B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| EP0746018A2 (en) | Process for forming a refractory metal silicide film having a uniform thickness | |
| US6340617B1 (en) | Manufacture of semiconductor device | |
| US6228766B1 (en) | Process for fabricating semiconductor device without separation between silicide layer and insulating layer | |
| US6040224A (en) | Method of manufacturing semiconductor devices | |
| KR19980014188A (ko) | 플럭 이온주입을 이용한 반도체장치 및 그 제조방법 | |
| JP2948486B2 (ja) | 半導体素子の製造方法 | |
| EP0607820A2 (en) | Method for producing semiconductor device having metal silicide layer on diffusion region | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |