JP2821598B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2821598B2 JP2821598B2 JP63208585A JP20858588A JP2821598B2 JP 2821598 B2 JP2821598 B2 JP 2821598B2 JP 63208585 A JP63208585 A JP 63208585A JP 20858588 A JP20858588 A JP 20858588A JP 2821598 B2 JP2821598 B2 JP 2821598B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- laser beam
- titanium silicide
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特
に、配線のコンタクト部にチタンシリサイド膜と窒化チ
タン膜との二層構造の膜を用いる半導体集積回路装置の
製造に適用して好適なものである。
に、配線のコンタクト部にチタンシリサイド膜と窒化チ
タン膜との二層構造の膜を用いる半導体集積回路装置の
製造に適用して好適なものである。
本発明は、チタンシリサイド膜と、上記チタンシリサ
イド膜上に形成された窒化チタン膜とを有する半導体集
積回路装置の製造方法において、窒素を含む雰囲気中で
上記チタンシリサイド膜にレーザービームを選択的に照
射することにより上記窒化チタン膜を形成するようにし
ている。これによって、チタンシリサイド膜の表面のモ
フォロジーの劣化や不純物の再拡散を生じることなく窒
化チタン膜をチタンシリサイド膜上に形成することがで
きる。
イド膜上に形成された窒化チタン膜とを有する半導体集
積回路装置の製造方法において、窒素を含む雰囲気中で
上記チタンシリサイド膜にレーザービームを選択的に照
射することにより上記窒化チタン膜を形成するようにし
ている。これによって、チタンシリサイド膜の表面のモ
フォロジーの劣化や不純物の再拡散を生じることなく窒
化チタン膜をチタンシリサイド膜上に形成することがで
きる。
半導体集積回路装置においては、半導体基板中に形成
された拡散層に、層間絶縁膜に形成されたコンタクトホ
ールを通じてアルミニウム（Al）の配線がコンタクトし
ている。従来、この拡散層のシート抵抗の低減及びAl配
線とこの拡散層との反応防止を図るために、チタンシリ
サイド（TiSi2）膜とその上に形成された窒化チタン（T
iN）膜との二層構造の膜を介してAl配線を拡散層にコン
タクトさせる技術が知られている。
された拡散層に、層間絶縁膜に形成されたコンタクトホ
ールを通じてアルミニウム（Al）の配線がコンタクトし
ている。従来、この拡散層のシート抵抗の低減及びAl配
線とこの拡散層との反応防止を図るために、チタンシリ
サイド（TiSi2）膜とその上に形成された窒化チタン（T
iN）膜との二層構造の膜を介してAl配線を拡散層にコン
タクトさせる技術が知られている。
特開昭62−169412号公報には、このTiSi2膜上にTiN膜
を形成する方法として、拡散層上にTiSi2膜を形成した
後、窒素（Ｎ）を含む雰囲気中において900℃以上の高
温でアニールを行ってこのTiSi2膜の表面を窒化するこ
とによりTiN膜を形成する方法が開示されている。
を形成する方法として、拡散層上にTiSi2膜を形成した
後、窒素（Ｎ）を含む雰囲気中において900℃以上の高
温でアニールを行ってこのTiSi2膜の表面を窒化するこ
とによりTiN膜を形成する方法が開示されている。
しかし、本発明者の検討によれば、上述の特開昭62−
169412号公報に開示させた方法は、半導体基板全体が90
0℃以上の高温に加熱されることに起因して、窒化され
ない部分におけるTiSi2膜の表面のモフォロジー（morph
ology）が劣化し、その結果、電気的特性の劣化が生じ
てしまうという問題があった。また、このように半導体
基板全体が高温に加熱されることにより、拡散層中の不
純物の再拡散が生じて拡散層が広がってしまうという問
題もあった。
169412号公報に開示させた方法は、半導体基板全体が90
0℃以上の高温に加熱されることに起因して、窒化され
ない部分におけるTiSi2膜の表面のモフォロジー（morph
ology）が劣化し、その結果、電気的特性の劣化が生じ
てしまうという問題があった。また、このように半導体
基板全体が高温に加熱されることにより、拡散層中の不
純物の再拡散が生じて拡散層が広がってしまうという問
題もあった。
従って本発明の目的は、チタンシリサイド膜の表面の
モフォロジーの劣化や不純物の再拡散を生じることなく
窒化チタン膜をチタンシリサイド膜上に形成することが
できる半導体集積回路装置の製造方法を提供することに
ある。
モフォロジーの劣化や不純物の再拡散を生じることなく
窒化チタン膜をチタンシリサイド膜上に形成することが
できる半導体集積回路装置の製造方法を提供することに
ある。
上記課題を解決するため、本発明は、チタンシリサイ
ド膜（9a〜9c）と、チタンシリサイド膜（9a〜9c）上に
形成された窒化チタン膜（13a〜13c）とを有する半導体
集積回路装置の製造方法において、チタンシリサイド膜
（9a〜9c）上に層間絶縁膜（10）及びレーザービーム
（Ｂ）を透過しない膜（11）を順次形成し、層間絶縁膜
（10）及びレーザービーム（Ｂ）を透過しない膜（11）
に開口部（C1〜C3）を形成した後、窒素を含む雰囲気中
で開口部（C1〜C3）を通じてチタンシリサイド膜（9a〜
9c）にレーザービーム（Ｂ）を照射することにより窒化
チタン膜（13a〜13c）を形成するようにしている。
ド膜（9a〜9c）と、チタンシリサイド膜（9a〜9c）上に
形成された窒化チタン膜（13a〜13c）とを有する半導体
集積回路装置の製造方法において、チタンシリサイド膜
（9a〜9c）上に層間絶縁膜（10）及びレーザービーム
（Ｂ）を透過しない膜（11）を順次形成し、層間絶縁膜
（10）及びレーザービーム（Ｂ）を透過しない膜（11）
に開口部（C1〜C3）を形成した後、窒素を含む雰囲気中
で開口部（C1〜C3）を通じてチタンシリサイド膜（9a〜
9c）にレーザービーム（Ｂ）を照射することにより窒化
チタン膜（13a〜13c）を形成するようにしている。
上記した手段によれば、チタンシリサイド膜（9a〜9
c）上に層間絶縁膜（10）及びレーザービーム（Ｂ）を
透過しない膜（11）を順次形成し、層間絶縁膜（10）及
びレーザービーム（Ｂ）を透過しない膜（11）に開口部
（C1〜C3）を形成した後、窒素を含む雰囲気中で開口部
（C1〜C3）を通じてチタンシリサイド膜（9a〜9c）にレ
ーザービーム（Ｂ）を照射することにより、チタンシリ
サイド膜（9a〜9c）の窒化を行うべき部分のみが局所的
に高温に加熱されてこの部分に窒化チタン膜（13a〜13
c）が形成されるが、その他の部分は高温に加熱されな
い。このため、この窒化が行われない部分におけるチタ
ンシリサイド膜（9a〜9c）の表面のモフォロジーの劣化
や不純物の再拡散が生じるのを防止することができる。
c）上に層間絶縁膜（10）及びレーザービーム（Ｂ）を
透過しない膜（11）を順次形成し、層間絶縁膜（10）及
びレーザービーム（Ｂ）を透過しない膜（11）に開口部
（C1〜C3）を形成した後、窒素を含む雰囲気中で開口部
（C1〜C3）を通じてチタンシリサイド膜（9a〜9c）にレ
ーザービーム（Ｂ）を照射することにより、チタンシリ
サイド膜（9a〜9c）の窒化を行うべき部分のみが局所的
に高温に加熱されてこの部分に窒化チタン膜（13a〜13
c）が形成されるが、その他の部分は高温に加熱されな
い。このため、この窒化が行われない部分におけるチタ
ンシリサイド膜（9a〜9c）の表面のモフォロジーの劣化
や不純物の再拡散が生じるのを防止することができる。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、本発明をMOSLSIの製造に適用
した実施例である。
説明する。この実施例は、本発明をMOSLSIの製造に適用
した実施例である。
第１図Ａ〜第１図Ｈは、本発明の一実施例によるMOSL
SIの製造方法を工程順に示す。
SIの製造方法を工程順に示す。
本実施例においては、第１図Ａに示すように、まず例
えばｐ型シリコン（Si）基板のような半導体基板１の表
面に例えばSiO2膜のようなフィールド絶縁膜２を選択的
に形成して素子間分離を行った後、このフィールド絶縁
膜２で囲まれた活性領域の表面に例えば熱酸化により例
えばSiO2膜のようなゲート絶縁膜３を形成する。次に、
このゲート絶縁膜３上に例えば不純物をドープした多結
晶Si膜を形成した後、これらの多結晶Si膜及びゲート絶
縁膜３をエッチングにより所定形状にパターンニングす
る。これによって、ゲート電極４が形成される。この
後、このゲート電極４をマスクとして半導体基板１中に
例えばリン（Ｐ）のようなｎ型不純物を低濃度にイオン
注入する。次に、例えばCVDにより全面に例えばSiO2膜
を形成した後、例えば反応性イオンエッチング（RIE）
によりこのSiO2膜を基板表面と垂直方向に異方性エッチ
ングしてSiO2から成る側壁（サイドウォールスペーサ）
５を形成する。次に、この側壁５をマスクとして半導体
基板１中に例えばヒ素（As）のようなｎ型不純物を比較
的高濃度にイオン注入する。これによって、例えばn+型
のソース領域６及びドレイン領域７がゲート電極４に対
して自己整合的に形成される。これらのゲート電極４、
ソース領域６及びドレイン領域７により、ｎチャネルMO
SFETが構成される。これらのソース領域６及びドレイン
領域７は、側壁５の下方の部分に例えばn-型の低不純物
濃度部6a、7aを有しており、従ってこのｎチャネルMOSF
ETはこの低不純物濃度部7aによりドレイン領域７の近傍
の電界を緩和した、いわゆるLDD（Lightly Doped Drai
n）構造を有する。なお、このｎチャネルMOSFETは必ず
しもLDD構造を有する必要はない。この後、アニールを
行うことにより、イオン注入された不純物の電気的活性
化を行う。
えばｐ型シリコン（Si）基板のような半導体基板１の表
面に例えばSiO2膜のようなフィールド絶縁膜２を選択的
に形成して素子間分離を行った後、このフィールド絶縁
膜２で囲まれた活性領域の表面に例えば熱酸化により例
えばSiO2膜のようなゲート絶縁膜３を形成する。次に、
このゲート絶縁膜３上に例えば不純物をドープした多結
晶Si膜を形成した後、これらの多結晶Si膜及びゲート絶
縁膜３をエッチングにより所定形状にパターンニングす
る。これによって、ゲート電極４が形成される。この
後、このゲート電極４をマスクとして半導体基板１中に
例えばリン（Ｐ）のようなｎ型不純物を低濃度にイオン
注入する。次に、例えばCVDにより全面に例えばSiO2膜
を形成した後、例えば反応性イオンエッチング（RIE）
によりこのSiO2膜を基板表面と垂直方向に異方性エッチ
ングしてSiO2から成る側壁（サイドウォールスペーサ）
５を形成する。次に、この側壁５をマスクとして半導体
基板１中に例えばヒ素（As）のようなｎ型不純物を比較
的高濃度にイオン注入する。これによって、例えばn+型
のソース領域６及びドレイン領域７がゲート電極４に対
して自己整合的に形成される。これらのゲート電極４、
ソース領域６及びドレイン領域７により、ｎチャネルMO
SFETが構成される。これらのソース領域６及びドレイン
領域７は、側壁５の下方の部分に例えばn-型の低不純物
濃度部6a、7aを有しており、従ってこのｎチャネルMOSF
ETはこの低不純物濃度部7aによりドレイン領域７の近傍
の電界を緩和した、いわゆるLDD（Lightly Doped Drai
n）構造を有する。なお、このｎチャネルMOSFETは必ず
しもLDD構造を有する必要はない。この後、アニールを
行うことにより、イオン注入された不純物の電気的活性
化を行う。
次に第１図Ｂに示すように、例えばスパッタや蒸着に
より全面にチタン（Ti）膜８を形成する。
より全面にチタン（Ti）膜８を形成する。
次に、例えば800℃程度の温度でアニールを行うこと
により、Ti膜８とこのTi膜８が直接接しているゲート電
極４、ソース領域６及びドレイン領域７とを反応させ
る。これによって、これらのゲート電極４、ソース領域
６及びドレイン領域７の表面がシリサイド化される。こ
の後、未反応のTi膜８をエッチング除去する。このよう
にして、第１図Ｃに示すように、ゲート電極４、ソース
領域６及びドレイン領域７の表面にそれぞれTiSi2膜9a
〜9cが形成される。これらのTiSi2膜9a〜9cの膜厚は例
えば1000Å程度である。これらのTiSi2膜9a〜9cによ
り、ゲート電極４、ソース領域６及びドレイン領域７の
シート抵抗の低減を図ることができる。なお、上述のア
ニールは例えば赤外線（IR）アニールにより行うことも
可能である。
により、Ti膜８とこのTi膜８が直接接しているゲート電
極４、ソース領域６及びドレイン領域７とを反応させ
る。これによって、これらのゲート電極４、ソース領域
６及びドレイン領域７の表面がシリサイド化される。こ
の後、未反応のTi膜８をエッチング除去する。このよう
にして、第１図Ｃに示すように、ゲート電極４、ソース
領域６及びドレイン領域７の表面にそれぞれTiSi2膜9a
〜9cが形成される。これらのTiSi2膜9a〜9cの膜厚は例
えば1000Å程度である。これらのTiSi2膜9a〜9cによ
り、ゲート電極４、ソース領域６及びドレイン領域７の
シート抵抗の低減を図ることができる。なお、上述のア
ニールは例えば赤外線（IR）アニールにより行うことも
可能である。
次に第１図Ｄに示すように、例えばCVDにより全面に
行えばリンシリケートガラス（PSG）膜のような層間絶
縁膜10を形成し、さらにこの層間絶縁膜10の上に例えば
スパッタや蒸着により例えばAl膜のような後述のレーザ
ービームＢに対する反射膜11を形成した後、リソグラフ
ィーによりこの反射膜11の上に所定形状のレジストパタ
ーン12を形成する。
行えばリンシリケートガラス（PSG）膜のような層間絶
縁膜10を形成し、さらにこの層間絶縁膜10の上に例えば
スパッタや蒸着により例えばAl膜のような後述のレーザ
ービームＢに対する反射膜11を形成した後、リソグラフ
ィーによりこの反射膜11の上に所定形状のレジストパタ
ーン12を形成する。
次に、このレジストパターン12をマスクとして反射膜
11及び層間絶縁膜10の所定部分を例えばRIEによりエッ
チングして、第１図Ｅに示すようにコンタクトホールC1
〜C3を形成する。この後、レジストパターン12を除去す
る。
11及び層間絶縁膜10の所定部分を例えばRIEによりエッ
チングして、第１図Ｅに示すようにコンタクトホールC1
〜C3を形成する。この後、レジストパターン12を除去す
る。
次に第１図Ｆに示すように、Ｎを含む雰囲気、例えば
N2ガスやアンモニア（NH3）ガス中で全面にレーザービ
ームＢを照射する。このレーザービームＢとしては、例
えばXeClエキシマーレーザーのようなエキシマーレーザ
ーによるパルスレーザービーム（波長308nm）を用いる
ことができる。また、このレーザービームＢの照射エネ
ルギー密度は例えば1600mJ/cm2とすることができる。こ
の場合、反射膜11に入射したレーザービームＢは反射さ
れるため、結果的に反射膜11で覆われていないコンタク
トホールC1〜C3内部のTiSi2膜9a〜9cにのみレーザービ
ームＢが照射される。このレーザービームＢの照射によ
ってコンタクトホールC1〜C3内部のTiSi2膜9a〜9cのみ
が局所的に高温に加熱され、この部分がレーザービーム
Ｂの照射により分解された雰囲気ガス中のＮによって所
定深さまで窒化される。これによって、TiN膜13a〜13c
がコンタクトホールC1〜C3に対して自己整合的に形成さ
れる。これらのTiN膜13a〜13cによって、後述の配線14a
〜14cとゲート電極４、ソース領域６及びドレイン領域
７との反応を防止することができる。なお、この反応を
効果的に防止するためには、これらのTiN膜13a〜13cの
厚さは例えば500Å程度以上であるのが好ましい。
N2ガスやアンモニア（NH3）ガス中で全面にレーザービ
ームＢを照射する。このレーザービームＢとしては、例
えばXeClエキシマーレーザーのようなエキシマーレーザ
ーによるパルスレーザービーム（波長308nm）を用いる
ことができる。また、このレーザービームＢの照射エネ
ルギー密度は例えば1600mJ/cm2とすることができる。こ
の場合、反射膜11に入射したレーザービームＢは反射さ
れるため、結果的に反射膜11で覆われていないコンタク
トホールC1〜C3内部のTiSi2膜9a〜9cにのみレーザービ
ームＢが照射される。このレーザービームＢの照射によ
ってコンタクトホールC1〜C3内部のTiSi2膜9a〜9cのみ
が局所的に高温に加熱され、この部分がレーザービーム
Ｂの照射により分解された雰囲気ガス中のＮによって所
定深さまで窒化される。これによって、TiN膜13a〜13c
がコンタクトホールC1〜C3に対して自己整合的に形成さ
れる。これらのTiN膜13a〜13cによって、後述の配線14a
〜14cとゲート電極４、ソース領域６及びドレイン領域
７との反応を防止することができる。なお、この反応を
効果的に防止するためには、これらのTiN膜13a〜13cの
厚さは例えば500Å程度以上であるのが好ましい。
次に、例えばスパッタや蒸着により全面に例えばAl膜
を形成した後、このAl膜をエッチングにより所定形状に
パターンニングして第１図Ｈに示すように配線14a〜14c
を形成し、これによって目的とするMOSLSIを完成させ
る。
を形成した後、このAl膜をエッチングにより所定形状に
パターンニングして第１図Ｈに示すように配線14a〜14c
を形成し、これによって目的とするMOSLSIを完成させ
る。
以上のように、この実施例によれば、コンタクトホー
ルC1〜C3の部分を除いた層間絶縁膜10の表面を反射膜11
で覆い、この状態でＮを含む雰囲気中においてレーザー
ビームＢを照射することによりこれらのコンタクトホー
ルC1〜C3の内部におけるTiSi2膜9a〜9cのみを局所的に
高温に加熱しているので、これらのコンタクトホールC1
〜C3の内部におけるTiSi2膜9a〜9cの上にこれらのコン
タクトホールC1〜C3に対して自己整合的にTiN膜13a〜13
cを形成することができる。この場合、レーザービーム
Ｂが照射されない部分は高温に加熱されないので、窒化
が行われない部分におけるTiSi2膜9a〜9cの表面にヒロ
ック（hillock）が形成されたりしてモフォロジーの劣
化が生じることがなく、従って電気的特性の劣化は生じ
ない。さらにまた、ソース領域６及びドレイン領域７中
の不純物の再拡散が生じることもないので、これらのソ
ース領域６及びドレイン領域７が広がることもない。
ルC1〜C3の部分を除いた層間絶縁膜10の表面を反射膜11
で覆い、この状態でＮを含む雰囲気中においてレーザー
ビームＢを照射することによりこれらのコンタクトホー
ルC1〜C3の内部におけるTiSi2膜9a〜9cのみを局所的に
高温に加熱しているので、これらのコンタクトホールC1
〜C3の内部におけるTiSi2膜9a〜9cの上にこれらのコン
タクトホールC1〜C3に対して自己整合的にTiN膜13a〜13
cを形成することができる。この場合、レーザービーム
Ｂが照射されない部分は高温に加熱されないので、窒化
が行われない部分におけるTiSi2膜9a〜9cの表面にヒロ
ック（hillock）が形成されたりしてモフォロジーの劣
化が生じることがなく、従って電気的特性の劣化は生じ
ない。さらにまた、ソース領域６及びドレイン領域７中
の不純物の再拡散が生じることもないので、これらのソ
ース領域６及びドレイン領域７が広がることもない。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、最終構造に反射膜
11を残しているが、この反射膜11は例えば配線14〜14c
を形成する前に例えばリン酸によりエッチング除去する
ことも可能である。また、この反射膜11としては、例え
ばTi膜のようなバリアメタル膜を用いることも可能であ
る。さらに、この反射膜11の代わりにレーザービームＢ
に対して吸収性のある金属膜（タングステン（Ｗ）膜、
モリブデン（Mo）膜等）を用いても、コンタクトホール
C1〜C3の内部におけるTiSi2膜9a〜9cにのみレーザービ
ームＢを選択的に照射することが可能である。
11を残しているが、この反射膜11は例えば配線14〜14c
を形成する前に例えばリン酸によりエッチング除去する
ことも可能である。また、この反射膜11としては、例え
ばTi膜のようなバリアメタル膜を用いることも可能であ
る。さらに、この反射膜11の代わりにレーザービームＢ
に対して吸収性のある金属膜（タングステン（Ｗ）膜、
モリブデン（Mo）膜等）を用いても、コンタクトホール
C1〜C3の内部におけるTiSi2膜9a〜9cにのみレーザービ
ームＢを選択的に照射することが可能である。
また、上述の実施例においては、本発明をMOSLSIに適
用した場合について説明したが、本発明は、例えばバイ
ポーラLSIやバイポーラCMOSLSIのようなMOSLSI以外の半
導体集積回路装置の製造に適用することも可能である。
用した場合について説明したが、本発明は、例えばバイ
ポーラLSIやバイポーラCMOSLSIのようなMOSLSI以外の半
導体集積回路装置の製造に適用することも可能である。
以上述べたように、本発明によれば、チタンシリサイ
ド膜上に層間絶縁膜及びレーザービームを透過しない膜
を順次形成し、層間絶縁膜及びレーザービームを透過し
ない膜に開口部を形成した後、窒素を含む雰囲気中で開
口部を通じてチタンシリサイド膜にレーザービームを照
射することにより窒化チタン膜を形成するようにしてい
るので、レーザービームが照射されない部分は高温に加
熱されず、従ってチタンシリサイド膜の表面のモフォロ
ジーの劣化や不純物の再拡散が生じるのを防止すること
ができる。
ド膜上に層間絶縁膜及びレーザービームを透過しない膜
を順次形成し、層間絶縁膜及びレーザービームを透過し
ない膜に開口部を形成した後、窒素を含む雰囲気中で開
口部を通じてチタンシリサイド膜にレーザービームを照
射することにより窒化チタン膜を形成するようにしてい
るので、レーザービームが照射されない部分は高温に加
熱されず、従ってチタンシリサイド膜の表面のモフォロ
ジーの劣化や不純物の再拡散が生じるのを防止すること
ができる。
第１図Ａ〜第１図Ｈは本発明の一実施例によるMOSLSIの
製造方法を工程順に示す断面図である。 図面における主要な符号の説明 1:半導体基板、2:フィールド絶縁膜、4:ゲート電極、6:
ソース領域、7:ドレイン領域、8:Ti膜、9a〜9c:TiSi
2膜、11:反射膜、13a〜13c:TiN膜、14〜14c:配線、C1〜
C3コンタクトホール。
製造方法を工程順に示す断面図である。 図面における主要な符号の説明 1:半導体基板、2:フィールド絶縁膜、4:ゲート電極、6:
ソース領域、7:ドレイン領域、8:Ti膜、9a〜9c:TiSi
2膜、11:反射膜、13a〜13c:TiN膜、14〜14c:配線、C1〜
C3コンタクトホール。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/768 H01L 29/78
Claims (1)
- 【請求項１】チタンシリサイド膜と、上記チタンシリサ
イド膜上に形成された窒化チタン膜とを有する半導体集
積回路装置の製造方法において、 上記チタンシリサイド膜上に層間絶縁膜及びレーザービ
ームを透過しない膜を順次形成し、上記層間絶縁膜及び
上記レーザービームを透過しない膜に開口部を形成した
後、窒素を含む雰囲気中で上記開口部を通じて上記チタ
ンシリサイド膜に上記レーザービームを照射することに
より上記窒化チタン膜を形成するようにしたことを特徴
とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208585A JP2821598B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208585A JP2821598B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258216A JPH0258216A (ja) | 1990-02-27 |
| JP2821598B2 true JP2821598B2 (ja) | 1998-11-05 |
Family
ID=16558626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208585A Expired - Fee Related JP2821598B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821598B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232549A (en) * | 1992-04-14 | 1993-08-03 | Micron Technology, Inc. | Spacers for field emission display fabricated via self-aligned high energy ablation |
| JP3104409B2 (ja) * | 1992-06-25 | 2000-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100477817B1 (ko) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
| US6645853B1 (en) * | 2001-12-05 | 2003-11-11 | Advanced Micro Devices, Inc. | Interconnects with improved barrier layer adhesion |
| US11302820B2 (en) | 2019-09-27 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized protection layer for laser annealing process |
| US11069813B2 (en) * | 2019-09-30 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113257A (ja) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62169412A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1988
- 1988-08-23 JP JP63208585A patent/JP2821598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258216A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
| US6157068A (en) | Semiconductor device with local interconnect of metal silicide | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP2890584B2 (ja) | 半導体装置の製造方法 | |
| JP2821598B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6340617B1 (en) | Manufacture of semiconductor device | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 | |
| EP0607820A2 (en) | Method for producing semiconductor device having metal silicide layer on diffusion region | |
| JP2926897B2 (ja) | 半導体装置の製造方法 | |
| JP2785734B2 (ja) | 半導体装置の製造方法 | |
| JP3297770B2 (ja) | 半導体装置の製造方法 | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0638482B2 (ja) | 半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JP2623711B2 (ja) | 半導体装置 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| JPH0864691A (ja) | サリサイド構造を有するｍｏｓｆｅｔの製造方法 | |
| JPH10270569A (ja) | 半導体装置およびその製造方法 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPH11284184A (ja) | 半導体装置およびその製造方法 | |
| JP2746285B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |