JPS61113257A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61113257A JPS61113257A JP23404684A JP23404684A JPS61113257A JP S61113257 A JPS61113257 A JP S61113257A JP 23404684 A JP23404684 A JP 23404684A JP 23404684 A JP23404684 A JP 23404684A JP S61113257 A JPS61113257 A JP S61113257A
- Authority
- JP
- Japan
- Prior art keywords
- material film
- wiring material
- base
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置゛の製造工程における配線パタ
ーニングに関するものである。
ーニングに関するものである。
従来、半導体装置の製造工程中においてこれ和配線バタ
ーニングを行なう場合には、第３図（Ａ）に示すように
真空雰囲気中でアルミニウムを蒸発させて、半導体ウエ
ーノ１からなる下地（１）の表面にアルミニウム膜から
なる配線材料膜（２）全蒸発したあと、フォトレジスト
による写真蝕刻法によりノくターンを形成し、このフオ
トレジスｈ’６マスク（３）にして不要都庁の配線材料
膜（２）ヲたとえば化学腐食法（エツチング）によって
第６図（Ｂ）に示すように除去し、このあとフォトレジ
ストのマスク（３）ヲ洗い落して第３図（Ｃ）に示すよ
うに所定の配線パターン（２ａ）ｔ−形成するようにな
されている。
ーニングを行なう場合には、第３図（Ａ）に示すように
真空雰囲気中でアルミニウムを蒸発させて、半導体ウエ
ーノ１からなる下地（１）の表面にアルミニウム膜から
なる配線材料膜（２）全蒸発したあと、フォトレジスト
による写真蝕刻法によりノくターンを形成し、このフオ
トレジスｈ’６マスク（３）にして不要都庁の配線材料
膜（２）ヲたとえば化学腐食法（エツチング）によって
第６図（Ｂ）に示すように除去し、このあとフォトレジ
ストのマスク（３）ヲ洗い落して第３図（Ｃ）に示すよ
うに所定の配線パターン（２ａ）ｔ−形成するようにな
されている。
しかしながら、上述した従来の配線ノ（ターニングによ
れば、フォトレジストからなるマスク（３）の生成端麗
、および配線材料膜（２）の除去精度によって配線パタ
ーン（２ａ）の精度が左右される欠点があるばかりでな
く、配線パターン（２ａ）ｔ−形成したあとの下地（１
）の表面は、第６図（Ｃ）に示すように、配線パターン
（２ａ）によって必然的に凹凸面となるため、この表面
に第４図に示すようにカバーレジストである。保護膜（
４）を形成する場合にはその形成状態がきわめて不安定
で、半導体装置の品質に「バラツキ」が発生し易い欠点
がある。
れば、フォトレジストからなるマスク（３）の生成端麗
、および配線材料膜（２）の除去精度によって配線パタ
ーン（２ａ）の精度が左右される欠点があるばかりでな
く、配線パターン（２ａ）ｔ−形成したあとの下地（１
）の表面は、第６図（Ｃ）に示すように、配線パターン
（２ａ）によって必然的に凹凸面となるため、この表面
に第４図に示すようにカバーレジストである。保護膜（
４）を形成する場合にはその形成状態がきわめて不安定
で、半導体装置の品質に「バラツキ」が発生し易い欠点
がある。
この発明はかかる点に着目してなされたもので、上述し
た従来のもののように、フォトレジストをマスクにして
不要部分の配線材料膜をエツチングによって除去しない
ようにすることにより、上述した従来のものの欠点を除
去するようにし九半導体装置の製造方法を提供しようと
するものである。
た従来のもののように、フォトレジストをマスクにして
不要部分の配線材料膜をエツチングによって除去しない
ようにすることにより、上述した従来のものの欠点を除
去するようにし九半導体装置の製造方法を提供しようと
するものである。
この発明は半導体ウェーハからなる下地の表面に形成し
た配線材料膜を局部的に加熱して所定形状の電気非導体
となるように酸化物に変質させ、従来のように配線材料
膜を除去することなく、配線パターンを形成するように
したものである。
た配線材料膜を局部的に加熱して所定形状の電気非導体
となるように酸化物に変質させ、従来のように配線材料
膜を除去することなく、配線パターンを形成するように
したものである。
この発明は、下地の表面に形成した配線材料膜を局部的
に加熱して非導体となるように酸イヒさせることにより
、配線ノくターンを形成し、下地の表面が凹凸面となら
ないようにしたものである。
に加熱して非導体となるように酸イヒさせることにより
、配線ノくターンを形成し、下地の表面が凹凸面となら
ないようにしたものである。
第１図（Ａ）、 （Ｂ）は何れもこの発明の一実施例に
よる工程図を示すものであるが、上述した従来のもの（
第６図）と同一符号は同一構成部材につきその説明を省
略する。
よる工程図を示すものであるが、上述した従来のもの（
第６図）と同一符号は同一構成部材につきその説明を省
略する。
（５）は酸素雰囲気中において下地（１）の表面に形成
されたアル′ミニウム膜からなる配線材料膜（２）の表
面を１所定方向に走査されるたとえば複数のＶ −ザビ
ーム等からなる加熱源で、この加熱源（５）の照射によ
って配線材料膜（２）の一部は所定形状の酸化絶縁物ラ
イン（６）に変質し、この酸化絶縁物ライン（６）によ
って配縁材料膜（２） ｉＣ所定の配線ノくターン（２
ａ）が形成される。
されたアル′ミニウム膜からなる配線材料膜（２）の表
面を１所定方向に走査されるたとえば複数のＶ −ザビ
ーム等からなる加熱源で、この加熱源（５）の照射によ
って配線材料膜（２）の一部は所定形状の酸化絶縁物ラ
イン（６）に変質し、この酸化絶縁物ライン（６）によ
って配縁材料膜（２） ｉＣ所定の配線ノくターン（２
ａ）が形成される。
なお、上述した一実施例においては、を気良導体である
配線材料ｇを局部的に加熱し、！気非良導体に変質させ
て所定の配線ノ＜ターンを形成する場合について述べた
が、これとは逆に電気非良導体を局部的に加熱して電気
良導体に変質させ、所定の配線パターンを形成すること
も可能であることはいうまでもない。
配線材料ｇを局部的に加熱し、！気非良導体に変質させ
て所定の配線ノ＜ターンを形成する場合について述べた
が、これとは逆に電気非良導体を局部的に加熱して電気
良導体に変質させ、所定の配線パターンを形成すること
も可能であることはいうまでもない。
以上述べたように、この発明によれば、半導体ウェーハ
からなる下地の表面に形成した配線材料膜（２）を局部
的く加熱して所定形状の電気非導体となるように酸化絶
縁物ライン（６） Ｋ変質させ、所定の配縁パターン（
２ａ）を形成するようにしたので、従来のように配線材
料膜（２）の一部全除去して配線パターンｒ２ａ）ｋ形
成するようにしたもののように下地（１）の表面が凹凸
面となるようなことがなく、この表面にカバーレジスト
である保護ｇ （４） ＊形成する場合には第２図に示
すように、その形成状態がきわめて安定し、半導体装置
の品質に「バラツキ」が発生するようなことのない優れ
た効果を有するものである。
からなる下地の表面に形成した配線材料膜（２）を局部
的く加熱して所定形状の電気非導体となるように酸化絶
縁物ライン（６） Ｋ変質させ、所定の配縁パターン（
２ａ）を形成するようにしたので、従来のように配線材
料膜（２）の一部全除去して配線パターンｒ２ａ）ｋ形
成するようにしたもののように下地（１）の表面が凹凸
面となるようなことがなく、この表面にカバーレジスト
である保護ｇ （４） ＊形成する場合には第２図に示
すように、その形成状態がきわめて安定し、半導体装置
の品質に「バラツキ」が発生するようなことのない優れ
た効果を有するものである。
第１図（Ａ）、 （Ｂ）はこの発明にかかる配線バター
ニングの作業工程図、第２図はこの発明にかかる半導体
装置の製造方法による保護膜の形態図、第６図（Ａ）、
（Ｂ）、 （Ｃ）は従来の配線パターニングの作業工
程図、第４図は従来の半導体装置の製造方法による保護
膜の形態図である。 図において、（１）は下地、（２）は配線材料膜、（２
＆）は配線パターン、（５）は加熱源、（６）は酸化絶
縁物ラインである。なお、図中同一符号は同一または相
当部分を示す。 代理人 弁理士 木 村 三 朗 第” １Ｈｊ）−：Ｃｔｌ！− （Ａ） ２ニヤ鼻黙粁藏ＩＩ ２１！
ｆ ｊＩ３図 （Ａ） （Ｂ） （Ｃ） 篤４図
ニングの作業工程図、第２図はこの発明にかかる半導体
装置の製造方法による保護膜の形態図、第６図（Ａ）、
（Ｂ）、 （Ｃ）は従来の配線パターニングの作業工
程図、第４図は従来の半導体装置の製造方法による保護
膜の形態図である。 図において、（１）は下地、（２）は配線材料膜、（２
＆）は配線パターン、（５）は加熱源、（６）は酸化絶
縁物ラインである。なお、図中同一符号は同一または相
当部分を示す。 代理人 弁理士 木 村 三 朗 第” １Ｈｊ）−：Ｃｔｌ！− （Ａ） ２ニヤ鼻黙粁藏ＩＩ ２１！
ｆ ｊＩ３図 （Ａ） （Ｂ） （Ｃ） 篤４図
Claims (4)
- （１）下地の表面に形成した配線材料膜を加熱源により
局部的に加熱して所定形状の酸化絶縁物ラインに変質さ
せ、この酸化絶縁物ラインによつて上記配線材料膜に所
定の配線パターンを形成することを特徴とする半導体装
置の製造方法。 - （２）酸化材料膜がアルミニウム膜であることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （３）加熱源がレーザビームであることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - （４）下地が半導体ウェーハであることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404684A JPS61113257A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404684A JPS61113257A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61113257A true JPS61113257A (ja) | 1986-05-31 |
Family
ID=16964718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23404684A Pending JPS61113257A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113257A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258216A (ja) * | 1988-08-23 | 1990-02-27 | Sony Corp | 半導体集積回路装置の製造方法 |
| JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
| JP2009062587A (ja) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | アルミナ層形成方法及び基材の皮膜 |
-
1984
- 1984-11-08 JP JP23404684A patent/JPS61113257A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258216A (ja) * | 1988-08-23 | 1990-02-27 | Sony Corp | 半導体集積回路装置の製造方法 |
| JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
| JP2009062587A (ja) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | アルミナ層形成方法及び基材の皮膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4691434A (en) | Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device | |
| US4601778A (en) | Maskless etching of polysilicon | |
| JPH08160590A (ja) | パターン作成方法，レチクル及び半導体装置の製造方法 | |
| JPS61113257A (ja) | 半導体装置の製造方法 | |
| JPH11204654A (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| EP0178654A2 (en) | Method of manufacturing a semiconductor device comprising a method of patterning an organic material | |
| JP2918347B2 (ja) | 配線基板の製造方法 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JPS58143527A (ja) | 半導体装置の製造方法 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100236662B1 (ko) | InGaP층의 식각방법 | |
| KR100209737B1 (ko) | 반도체 장치의 얼라인 타겟 형성방법 | |
| JPS6035821B2 (ja) | 半導体装置の製造方法 | |
| KR0141176B1 (ko) | 웨이퍼의 엣지 처리방법 | |
| KR0172551B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR950013693B1 (ko) | 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPS61174630A (ja) | 半導体装置の製造方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| KR0156221B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH0282517A (ja) | パターン形成方法 |