JPS58143527A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58143527A JPS58143527A JP2592582A JP2592582A JPS58143527A JP S58143527 A JPS58143527 A JP S58143527A JP 2592582 A JP2592582 A JP 2592582A JP 2592582 A JP2592582 A JP 2592582A JP S58143527 A JPS58143527 A JP S58143527A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposed
- plasma
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000003412 degenerative effect Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229940098465 tincture Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は半導体装置の製造方法に関するもので％ ６０
従来技術とその間鴫点
来槓回路の製造において、たとえば基板に砒化ガリウム
（以下−と呼ぶ）を用いる場合、電界幼釆トランジスタ
のソース、ドレイン１１Ｅｆｉ用オーム注ＩＬ他等には
ＡＵ系の付会のＶ用か通例でＧａＡｓ緒墨を痛めず金属
のみをエツチングし、パターンを形成することが困麹な
ため、所定領域以外にレジストを塗布した後、電極金属
をウェーハ全面に蒸着し、レジストとともに余分な電極
金属を除去するというリフトオフ法がしばしば用いられ
てきた。
（以下−と呼ぶ）を用いる場合、電界幼釆トランジスタ
のソース、ドレイン１１Ｅｆｉ用オーム注ＩＬ他等には
ＡＵ系の付会のＶ用か通例でＧａＡｓ緒墨を痛めず金属
のみをエツチングし、パターンを形成することが困麹な
ため、所定領域以外にレジストを塗布した後、電極金属
をウェーハ全面に蒸着し、レジストとともに余分な電極
金属を除去するというリフトオフ法がしばしば用いられ
てきた。
そＯリフトオフ工程ではレジスト膜のみでは余分な電極
金属の除去がＦｉＡ′ｌＩＡなため、５ｉｏ２等の絶縁
膜がスペーサとして用いられ、フォトレジストエ楊後、
電極形成領域等上０８４０２膜のエツチングが必要とな
る。その際、ＣＦ４などの反応ガスをプラズマ化し、各
種ラジカルを含むプラズマカスに半導体装置を接触させ
るドライエ、チング法を用い、パターン変化を小さくす
る方法が採られてきた。しかし、この方法では工、チン
クーのマスクとして用いられるレジスト膜にプラズマガ
スが接触し、レジストの表面が変質し、これによって生
じた変質層は溶剤等によるレジストの除去を困−にし、
しばしば余分な金属が残存してしまうことが多々あった
。
金属の除去がＦｉＡ′ｌＩＡなため、５ｉｏ２等の絶縁
膜がスペーサとして用いられ、フォトレジストエ楊後、
電極形成領域等上０８４０２膜のエツチングが必要とな
る。その際、ＣＦ４などの反応ガスをプラズマ化し、各
種ラジカルを含むプラズマカスに半導体装置を接触させ
るドライエ、チング法を用い、パターン変化を小さくす
る方法が採られてきた。しかし、この方法では工、チン
クーのマスクとして用いられるレジスト膜にプラズマガ
スが接触し、レジストの表面が変質し、これによって生
じた変質層は溶剤等によるレジストの除去を困−にし、
しばしば余分な金属が残存してしまうことが多々あった
。
Ｍ明の目的
本発明は上記のような従来技術の欠点を除去し、表出し
たレジストの変質層を一部とりのぞくことＫよりリフト
オフ工程におけるレジストの除去を完全にする半導体装
置の製造方法を提供するものである。
たレジストの変質層を一部とりのぞくことＫよりリフト
オフ工程におけるレジストの除去を完全にする半導体装
置の製造方法を提供するものである。
発明の截置
本発明はレジストをマスクとしてプラズマガスにより工
、チングする工程を含む半導体装置の製造方法において
金属を蒸着した後に、露出しているレジストの変質層を
＊＊ガスのプラズマ内に暴露しアッシャ−でとりのぞ（
ことを特徴とする。
、チングする工程を含む半導体装置の製造方法において
金属を蒸着した後に、露出しているレジストの変質層を
＊＊ガスのプラズマ内に暴露しアッシャ−でとりのぞ（
ことを特徴とする。
発明の効果
本発明によればレジストの変質層をアッシャ−で灰化し
、変質していないレジストを表出させることで溶剤によ
るレジストの剥離が可能となり、ドライエツチング法を
用いたリフトオフ工程にレジストを使うことかで會る。
、変質していないレジストを表出させることで溶剤によ
るレジストの剥離が可能となり、ドライエツチング法を
用いたリフトオフ工程にレジストを使うことかで會る。
発明の実施例
以下本発明をＧｍＡｓ電界効果トランジスタのソースお
よびドレイン電極の形成番こ適用した例を図面を用いて
＠＠する。
よびドレイン電極の形成番こ適用した例を図面を用いて
＠＠する。
ｊｌｌｌｌｌに示すように導電層１′がイオン注入法に
より形成、すれたＧａＡｓ基’４１１ ！（８ｔ０２換
２を３０００１形成し、その上にポジ渥レジスト３を厚
ｇ １．５μ塗布し、写真蝕刻技術により應あけを行う
。次に嬉２１１！に示すようＫ ＣＦ４ガスのガス圧５
０ｍＴｏｒｒ、 電力３００Ｗの条件のプラズマ内に５
分間暴露し、８ｉ０．膜２を壜り瞼く。その際レジスト
３０表面に変質層４がおよそ５０００Ａ形成されてしま
う。次６ζ第３図に示すようにＧａＡｓ Ｊ電層ｌ′に
対しオーム性電極となるＡ ｕ Ｇ ｅ合金５を１５０
ＯＡ 蒸着する。
より形成、すれたＧａＡｓ基’４１１ ！（８ｔ０２換
２を３０００１形成し、その上にポジ渥レジスト３を厚
ｇ １．５μ塗布し、写真蝕刻技術により應あけを行う
。次に嬉２１１！に示すようＫ ＣＦ４ガスのガス圧５
０ｍＴｏｒｒ、 電力３００Ｗの条件のプラズマ内に５
分間暴露し、８ｉ０．膜２を壜り瞼く。その際レジスト
３０表面に変質層４がおよそ５０００Ａ形成されてしま
う。次６ζ第３図に示すようにＧａＡｓ Ｊ電層ｌ′に
対しオーム性電極となるＡ ｕ Ｇ ｅ合金５を１５０
ＯＡ 蒸着する。
次にｌＩ４図に示すように酸素ガス圧０．１Ｔｏｒｒ
、電力２００Ｗのプラズマ内に５分間暴露し、浅田して
いた・変質層４を取り除く。次にアセトンに浸したとこ
ろｇｓｖＩＡに示すようにレジスト３及びＡｕＧｅ會金
５の除去が非常に害鳥となり、その後およそ４００℃の
熱処理によるオーム性゛颯極の形成がウェーハ全ｔｉＫ
わたり歩留りよく形成することがｆｌｌ［となった。
、電力２００Ｗのプラズマ内に５分間暴露し、浅田して
いた・変質層４を取り除く。次にアセトンに浸したとこ
ろｇｓｖＩＡに示すようにレジスト３及びＡｕＧｅ會金
５の除去が非常に害鳥となり、その後およそ４００℃の
熱処理によるオーム性゛颯極の形成がウェーハ全ｔｉＫ
わたり歩留りよく形成することがｆｌｌ［となった。
上記実施例においては電界効果トランジスタのオーム性
鴫極としてのソースあるいはドレイン電極の形成に適用
したが、もつとも微細化が要求されるショトキゲートの
形成や、７、配４１形成工程にも用いることができるの
は当然であり、実際にウェーハＧａＡｓ結晶を用いたＩ
Ｃ工工程採用したところ、従来ウェーハの半分以上での
短絡不良発生が激減した。
鴫極としてのソースあるいはドレイン電極の形成に適用
したが、もつとも微細化が要求されるショトキゲートの
形成や、７、配４１形成工程にも用いることができるの
は当然であり、実際にウェーハＧａＡｓ結晶を用いたＩ
Ｃ工工程採用したところ、従来ウェーハの半分以上での
短絡不良発生が激減した。
第１図〜＃Ｉ５図は本発明をｉ１！明するためにリフト
オフエ＃！Ａを遣って示した電極部分の模式的断面図で
ある。 １ ・（ｊａＡｓ基板 １’−４１１１層２・・・
８１０２属 ３・・・レジスト４・・・変質層
５・・・Ａ ｕ Ｇ ｅ合金代理人 ９Ｐ理士
則 近 憲 佑 （ばか１名） 第１図 第４図 第３図
オフエ＃！Ａを遣って示した電極部分の模式的断面図で
ある。 １ ・（ｊａＡｓ基板 １’−４１１１層２・・・
８１０２属 ３・・・レジスト４・・・変質層
５・・・Ａ ｕ Ｇ ｅ合金代理人 ９Ｐ理士
則 近 憲 佑 （ばか１名） 第１図 第４図 第３図
Claims (1)
- レジストゝをマスクとするプラズマガスによるエラ天ン
グ段階を含む牛導体Ｉ装置の製造方法におい−（、ＩＪ
フトオフエ楊における電極用金属を蒸着する玉揚と、−
記プラズマガスと接触したレジストを酸素ガスのプラズ
マの中に暴露する工程とを含むことを特徴とする半導体
ｉｔの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592582A JPS58143527A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592582A JPS58143527A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143527A true JPS58143527A (ja) | 1983-08-26 |
Family
ID=12179346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2592582A Pending JPS58143527A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143527A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280542A (ja) * | 1990-03-29 | 1991-12-11 | Fujitsu Ltd | リフトオフ法に依るパターン形成方法 |
| DE4234101A1 (de) * | 1991-10-11 | 1993-04-15 | Kobe Steel Ltd | Verfahren zur bildung einer elektrode auf diamant fuer elektronische bauelemente |
| KR100316018B1 (ko) * | 1998-06-30 | 2002-06-20 | 박종섭 | 전하저장전극제조방법 |
| US10741444B2 (en) * | 2018-05-15 | 2020-08-11 | Tokyo Electron Limited | Method of forming film |
-
1982
- 1982-02-22 JP JP2592582A patent/JPS58143527A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280542A (ja) * | 1990-03-29 | 1991-12-11 | Fujitsu Ltd | リフトオフ法に依るパターン形成方法 |
| DE4234101A1 (de) * | 1991-10-11 | 1993-04-15 | Kobe Steel Ltd | Verfahren zur bildung einer elektrode auf diamant fuer elektronische bauelemente |
| US5770467A (en) * | 1991-10-11 | 1998-06-23 | Kabushiki Kaisha Kobe Seiko Sho | Method for forming electrode on diamond for electronic devices |
| US5869390A (en) * | 1991-10-11 | 1999-02-09 | Kabushiki Kaisha Kobe Seiko Sho | Method for forming electrode on diamond for electronic devices |
| KR100316018B1 (ko) * | 1998-06-30 | 2002-06-20 | 박종섭 | 전하저장전극제조방법 |
| US10741444B2 (en) * | 2018-05-15 | 2020-08-11 | Tokyo Electron Limited | Method of forming film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| CA1228180A (en) | Method of making a high performance small area, thin film transistor | |
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| JPS61194834A (ja) | ポリシリコンのエツチング方法 | |
| JPS6097675A (ja) | 自己整合形ゲートを備えた薄膜トランジスタの製造法 | |
| JPS58143527A (ja) | 半導体装置の製造方法 | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| JPH05283970A (ja) | 高周波帯弾性表面波素子 | |
| JP3304263B2 (ja) | Ｉｔｏのパターニング方法 | |
| JPH03116737A (ja) | 半導体装置の製造方法 | |
| JP2692059B2 (ja) | 電子線レジストパターンの形成方法 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH0629318A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58171823A (ja) | 半導体装置の製造方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 | |
| JPH09326435A (ja) | 半導体装置の製造方法 | |
| JPS6237932A (ja) | レジストパタ−ン形成方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH0358176B2 (ja) | ||
| JPS63213966A (ja) | 薄膜トランジスタ集積回路の作製法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 |