JPH01144651A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野ン この発明ｉｄ半導体装置製造プロセス中の配線層たは電
極等の導電層の形成方法に関し、特に詳述するならばリ
フトオフ法による導電層の形成方法に関するものである
。

〈従来の技術〉 半導体装置の製造方法において、素子が形成された半導
体基板上に金属配線または電極等の導電層を形成するた
めの一つの方法としてリフトオフ法がある。リフトオフ
法は、配線層エツチング時、或いは配線材料堆積時の半
導体基板に対するダメージが少なく、又、エツチングに
よるパターンのシフトが無いため、従来から広く用いら
れている。

ここで、リフトオフ法による従来の配線形成工程の概略
を第３図をもとにして説明する。

（ａ）１ず初めに半導体基板３１に半導体素子を形成し
、該素子を形成した半導体基板３１上に絶縁膜３２を形
成した後、所定のホトエツチング技術により前記絶縁膜
３２にコンタクトホールを開孔する。

（ｂ）　　所望電極領域、或いは配線領域を露出させて
上記半導体基板３１上にホトレジストパターン３３を形
成する。この時該ホトレジストパターン３３の膜厚は後
工程で形成される配線等の導電層の所望膜厚より十分厚
く形成する。

（Ｃ）次いで、上述の如くホトレジストパターン３３が
形成された半導体基板３】上に蒸着丑たはスパッタ法な
どにより導電材料３４を被着させる。

（ｄ）　　その後有機溶剤を用いて前記ホトレジスト３
３を溶解させ、同時に該ホトレジストパターン３３上の
不要な導電材料３４をリフトオフ（除去）すると、所望
電極領域、或いは配線領域に導電層３６が形成される。

以上のような工程を経ることによって配線または電極等
の導電層が形成される。

〈発明が解決しようとする問題点〉 ところが、上述の如く第３図（ｂ）或すは（ｃ）に示す
ようなテーパ角のないホトレジストパターン３３を用い
てリフトオフを行なうと、ホトレジストパターン３３側
面の導電材料が残留し、第３図（ｄ）に示すようなパリ
と呼ばれるつの状突起物３７が導電層３６エツジに発生
して後にこの半導体基板３１上に層間絶縁膜等を形成し
て半導体装置を構成させた時、該半導体装置は短絡或い
は絶縁不良等の欠陥が生じ易い構造となるという問題点
がある。

これを解決するために第４図に示すように半導体基板３
Ｉ上に形成したホトレジストパターン４１に逆テーパ角
４２を持たせることにより、ホトレジストパターン４１
上の不要な導電材料４３ａと所望導電層形成領域上の必
要な導電材料４８ｂとをリフトオフ工程以前に完全に分
離しておくことが可能になる。ところが、現在の技術で
第４図のようにホトレジストパターン４１に再現性よく
微細に形成するのは非常に困難であり、あ壕り実用に適
しているとはいえない。

〈問題点を解決するための手段〉 本発明は上述する問題点を解決するためになされたもの
で、リフトオフ法を用いて導電材料を加工して配線或い
は電極等の導電層を半導体基板上に形成する際、半導体
基板上に導電層としての所望量及び所定余分量の導電材
料を堆積する工程と、リフトオフ工程との間に、上記所
定余分量の導電材料をケミカルエツチング除去する工程
を備えてなる半導体装置の製造方法を提供するものであ
る。

〈作用〉 上述の如く、導電材料堆積工程とリフトオフ工程との間
にケミカルエツチング工程を加えることにより、ホトレ
ジストパターン上の不要な導電材料と所望導電層形成領
域上の必要な導電材料とをリフトオフ工程以前に完全に
分離することが可能となるため、リフトオフ工程を経て
形成された導電層エツジにパリが発生することはなくな
る。

〈実施例〉 以下、図面を用いて本発明の一実施例を説明する。

第１図（ａ）〜（ｅ）はリフトオフ法を利用して半導体
装置を作成する際、本発明を適用した場合の実施例を製
造工程にそって図示したものである。

（ａ）　　まず、半導体基板１に半導体素子を成す種々
の拡散領域（図示せず）を形成し、次に前記半導体基板
１上に絶縁膜２を形成、所定のホトエツチング技術によ
り前記絶縁膜２にコンタクトホールを開孔する。

（ｂ）　　続いて上記半導体基板１．Ｊ：にホトレジス
トを被着させ、ホ）　ｌ）ソグラフィ技術を用いて配線
′１．たは電極パターンの反転パターンをもつホトレジ
ストパターン３を形成する。この時レジスト膜厚は後に
形成される電極或いは配線等の導電層の厚みよりも十分
厚く形成される。

ここで微細なパターニングの際、例えばアスペクト比が
１を超えるような場合には反応性イオンエツチングを用
いた２層レジスト法等種々の微細加工技術を用いても良
い。

（ｃ）　　その後、半導体基板ｌ全面にＡｌ、ＡＩ！Ｓ
ｉ等の導電材料４を蒸着法或いはスパッタ法により、所
望導電層膜厚の約１２倍の厚さに堆積する。

この時、ホトレジストパターン３上の不要な導電材料と
所望導電層形成領域上の必要な導電材料とは完全に分離
されてはいない。

（ｄ）　　上述の如く、半導体基板１全面に導電材料４
が堆積された状態で、半導体基板・クー全面をケミカル
エツチングする。ここで導電材料４がＡＪ。

或いはＡｌＳｉｌ８１系Ａｆであればリン酸系のエッチ
ャントを用いるとよい。この時のエンチング量は導電材
料４堆積膜厚の１／６程度であり・これにより、ホトレ
ジストパターン−３の側面に被着した導電材料が除去さ
れ、ホトレジストパターン３上の不要な導電材料と、所
望導電層形成領域上の必要な導電材料とは完全に分離さ
れる。

（ｅ）　　最後にホトレジストパターン３を除去するこ
とにより、ホトレジストパターン３上の導電材料４が除
去（リフトオフ）され、配線或いは電極等の導電層５．
６が形成される。

導電材料４堆積時にホトレジストパターン３の側面に付
着される導電材料の厚さは導電材料４本来の厚さに比べ
て非常に薄いため、半導体基板１全面をケミカルエツチ
ングすることにより、ホトレジストパターン３側面に被
着した導電材料を容易にエツチングすることができる。

このようにホトレジストパターン３側面の導電材料を除
去した後、リフトオフを行なって配線成層は電極等の導
電層を形成すると、該導電層のエツジにパリが形成され
ることはない。

以上、本発明を実施例に基づき具体的に説明したが、本
発明は上記実施例にのみ限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言う捷でもない。

〈発明の効果〉 以上詳述したように本発明によれば半導体装置の導電層
を形成する一手法であるリフトオフ法において、パター
ンエツジにパリを発生させることなく、配線或いは電極
等の導電層を形成することが可能となる。

したがって、上述の如く半導体基板上に導電層を形成し
、この半導体基板上に層間絶縁膜等を形成して半導体装
置を構成させることにより、短絡や絶縁不良等の欠陥が
なく、信頼性の高い半導体装置を製造することが可能と
なる。

捷た、リフトオフ以前にホトレジストパターン側面の導
電材料を除去しておくことにより、第２図に示す如く、
リフトオフ時にレジスト除去溶液２５が不要な導電材料
２４下のホトレジストパターン２３を浸食し易く々って
リフトオフ性が向」ニする。

このように本発明は、信頼性の高い半導体装置の製造に
大きく寄与するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例の製造プロセス
を説明するための半導体装置の要部断面図、第２図は本
発明の詳細な説明するための要部断面図、第３図（ａ）
〜（ｄ）及び第４図は従来の工程を説明するための半導
体装置の要部断面図である。 Ｉ・・・半導体基板　２・・・絶縁膜　３．・ホトレジ
ストパターン　４・・・導電材料　５・・・導電層（電
極）６・・導電層（配線） 代理人　弁理士　杉　山　毅　至（他１名９第４図

Claims (1)

1. 【特許請求の範囲】 １、半導体装置製造工程中、リフトオフ法を用いて導電
   材料を加工して配線或いは電極等の導電層を半導体基板
   上に形成する際、 半導体基板上に導電層としての所望量及び所定余分量の
   導電材料を堆積する工程と、リフトオフ工程との間に、 上記所定余分量の導電材料をケミカルエッチング除去す
   る工程を備えてなることを特徴とする半導体装置の製造
   方法。