JPH0231448A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0231448A JPH0231448A JP18130288A JP18130288A JPH0231448A JP H0231448 A JPH0231448 A JP H0231448A JP 18130288 A JP18130288 A JP 18130288A JP 18130288 A JP18130288 A JP 18130288A JP H0231448 A JPH0231448 A JP H0231448A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- wiring material
- oxidation
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000012811 non-conductive material Substances 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 12
- 238000013508 migration Methods 0.000 claims description 11
- 230000005012 migration Effects 0.000 claims description 11
- 239000002904 solvent Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 238000004380 ashing Methods 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 abstract description 11
- 239000010949 copper Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000005751 Copper oxide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910000431 copper oxide Inorganic materials 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置の製造方法に関するものである。
（従来技術）
従来の半導体装置における半導体基板表面のそれぞれの
素子間の配線の形成について、第６図を参照して説明す
る。まず第６図（ａ）に示されるように、半導体基板１
の表面に形成された図示されていない素子と配線間を絶
縁する層間絶縁膜２を半導体基板１上に堆積した後、第
１の配線となる配線材料３として例えばアルミニウムを
堆積する。そして配線材料３上にレジストを塗布し、／
クターン露光および現像により所望の領域にのみレジス
ト４を残す。
素子間の配線の形成について、第６図を参照して説明す
る。まず第６図（ａ）に示されるように、半導体基板１
の表面に形成された図示されていない素子と配線間を絶
縁する層間絶縁膜２を半導体基板１上に堆積した後、第
１の配線となる配線材料３として例えばアルミニウムを
堆積する。そして配線材料３上にレジストを塗布し、／
クターン露光および現像により所望の領域にのみレジス
ト４を残す。
次に、配線材料３の露出した部分をリアクティブイオン
エツチング（ＲＩ Ｅ）法等の異方性エツチングにより
除去して、第６図（ｂ）に示されるような第１の配線３
ａを形成する。
エツチング（ＲＩ Ｅ）法等の異方性エツチングにより
除去して、第６図（ｂ）に示されるような第１の配線３
ａを形成する。
その後レジスト４を第１図（Ｃ）のように酸素プラズマ
によるアッシングにより除去する。
によるアッシングにより除去する。
さらに第６図（ｄ）に示されるように表面全体に層間絶
縁膜５を堆積し、第２の配線となる配線材料６を堆積す
る。
縁膜５を堆積し、第２の配線となる配線材料６を堆積す
る。
しかし素子の微細化に伴い第１の配線３ａの間隔が狭く
なると、層間絶縁膜５中に空隙７が生じて層間絶縁膜５
を堆積する際中に用いられる反応ガスが封入されること
がある。また層間絶縁膜５が平坦化されず第２の配線を
形成する上で支障をきたすなど、半導体装置としての信
頼性に問題があった。
なると、層間絶縁膜５中に空隙７が生じて層間絶縁膜５
を堆積する際中に用いられる反応ガスが封入されること
がある。また層間絶縁膜５が平坦化されず第２の配線を
形成する上で支障をきたすなど、半導体装置としての信
頼性に問題があった。
さらに配線材料としてアルミニウムが一般に用いられて
きたが、素子の微細化に伴い配線も微細化されるに従っ
て、エレクトロマイグレーションやストレスマイグレー
ションによる配線の断線が発生する頻度が増大し、半導
体装置の信頼性を著しく低下させている。アルミニウム
の代わりに銅、マグネシウム等の金属を配線材料として
用いた場合には、耐エレクトロマイグレーション性、耐
ストレスマイグレーション性は向上するが耐酸化性の面
で劣る。従ってレジスト除去のために酸素プラズマによ
るアッシングを行うと、第７図に示されるように第１の
配線３ａ自体も側面３ｂから酸化されてほとんど配線材
料が残らなくなる。
きたが、素子の微細化に伴い配線も微細化されるに従っ
て、エレクトロマイグレーションやストレスマイグレー
ションによる配線の断線が発生する頻度が増大し、半導
体装置の信頼性を著しく低下させている。アルミニウム
の代わりに銅、マグネシウム等の金属を配線材料として
用いた場合には、耐エレクトロマイグレーション性、耐
ストレスマイグレーション性は向上するが耐酸化性の面
で劣る。従ってレジスト除去のために酸素プラズマによ
るアッシングを行うと、第７図に示されるように第１の
配線３ａ自体も側面３ｂから酸化されてほとんど配線材
料が残らなくなる。
（発明が解決しようとする課題）
以上のように従来の方法で製造された半導体装置には、
微細化に伴い層間絶縁膜中に空隙が生じること、層間絶
縁膜が平坦化されず第２の配線の形成が容易でないこと
、配線の耐エレクトロマイグレーション性、耐酸化性等
で劣ることなどにより半導体装置としての信頼性に問題
があった。
微細化に伴い層間絶縁膜中に空隙が生じること、層間絶
縁膜が平坦化されず第２の配線の形成が容易でないこと
、配線の耐エレクトロマイグレーション性、耐酸化性等
で劣ることなどにより半導体装置としての信頼性に問題
があった。
本発明は上記事情に鑑みなされたものであり、信頼性の
向上した半導体装置を製造できる製造方法を提供するこ
とを目的とする。
向上した半導体装置を製造できる製造方法を提供するこ
とを目的とする。
（課題を解決するための手段）
本発明の半導体装置の製造方法は、層間絶縁膜上に耐エ
レクトロマイグレーション性および耐ストレスマイグレ
ーション性を有する配線材料を堆積する工程と、前記配
線材料の表面にレジストを塗布し写真蝕刻により所望の
領域にのみ前記配線材料及び前記レジストを残す工程と
、前記層間絶縁膜上における前記配線材料間に溶剤に溶
けた非導電性材料を充填し加熱して硬化させる工程と、
前記配線材料上に残された前記レジストを除去する工程
とを備えたことを特徴としている。
レクトロマイグレーション性および耐ストレスマイグレ
ーション性を有する配線材料を堆積する工程と、前記配
線材料の表面にレジストを塗布し写真蝕刻により所望の
領域にのみ前記配線材料及び前記レジストを残す工程と
、前記層間絶縁膜上における前記配線材料間に溶剤に溶
けた非導電性材料を充填し加熱して硬化させる工程と、
前記配線材料上に残された前記レジストを除去する工程
とを備えたことを特徴としている。
さらに前記配線材料上の前記レジストを除去した後、前
記配線材料の表面部分を酸化する工程を備えたものであ
ってもよい。
記配線材料の表面部分を酸化する工程を備えたものであ
ってもよい。
また層間絶縁膜上に配線材料を堆積した後、前記聞線材
料の表面に酸化防止用保護膜を形成する工程と、前記酸
化防止用保護膜の表面にレジストを塗布し写真蝕刻によ
り所望の領域にのみ前記配線材料、前記酸化防止用保護
膜及び前記レジストを残す工程と、前記層間絶縁膜上に
おける前記配線材料間に溶剤に溶けた非導電性材料を充
填し加熱して硬化させる工程と、前記配線材料上に残さ
れた前記レジストを除去する工程とを備えた半導体装置
の製造方法でもよい。
料の表面に酸化防止用保護膜を形成する工程と、前記酸
化防止用保護膜の表面にレジストを塗布し写真蝕刻によ
り所望の領域にのみ前記配線材料、前記酸化防止用保護
膜及び前記レジストを残す工程と、前記層間絶縁膜上に
おける前記配線材料間に溶剤に溶けた非導電性材料を充
填し加熱して硬化させる工程と、前記配線材料上に残さ
れた前記レジストを除去する工程とを備えた半導体装置
の製造方法でもよい。
さらに層間絶縁膜上に配線材料、耐酸化用保護膜を堆積
した後、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記酸化防止用保護
膜を残して前記配線材料の一部を露出させる工程と、前
記レジストを除去し、さらに前記配線材料における露出
部分と、前記酸化防止用保護膜との境界部とを酸化する
工程と前記酸化防止用保護膜をマスクとして前記配線材
料をエツチングして配線を形成する工程と、前記層間絶
縁膜上の前記配線間に溶剤に溶けた非導電性材料を充填
し加熱して硬化させる工程とを備えたものであってもよ
い。
した後、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記酸化防止用保護
膜を残して前記配線材料の一部を露出させる工程と、前
記レジストを除去し、さらに前記配線材料における露出
部分と、前記酸化防止用保護膜との境界部とを酸化する
工程と前記酸化防止用保護膜をマスクとして前記配線材
料をエツチングして配線を形成する工程と、前記層間絶
縁膜上の前記配線間に溶剤に溶けた非導電性材料を充填
し加熱して硬化させる工程とを備えたものであってもよ
い。
（作 用）
半導体基板上における配線間には溶剤に溶けた非導電性
材料が充填され加熱により硬化されて埋設されているた
め、配線を酸化させることなくレジストが除去される。
材料が充填され加熱により硬化されて埋設されているた
め、配線を酸化させることなくレジストが除去される。
また配線間には空隙が生じることがなく、さらに第１の
配線が形成された層は平坦化されたものとなる。
配線が形成された層は平坦化されたものとなる。
レジストを除去した後、配線の表面部分を酸化した場合
には、配線材料よりも耐ストレスマイグレーション性の
高い物質層が形成されたことになる。
には、配線材料よりも耐ストレスマイグレーション性の
高い物質層が形成されたことになる。
配線材料とレジストとの間に酸化防止用保護膜を形成し
た場合には、レジストを除去する場合に配線材料の酸化
が防止される。
た場合には、レジストを除去する場合に配線材料の酸化
が防止される。
配線材料上に堆積された酸化防止用保護膜を所望の領域
のみ残し、前記配線材料のうち露出部分と前記酸化防止
用保護膜との境界部分とを酸化した場合には、配線の上
面両端の鋭角的な部分が酸化される。
のみ残し、前記配線材料のうち露出部分と前記酸化防止
用保護膜との境界部分とを酸化した場合には、配線の上
面両端の鋭角的な部分が酸化される。
（実施例）
以下本発明の実施例による半導体装置の製造方法につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は第１の実施例の工程別断面を表したものである
。まず第１図（ａ）に示されるように、半導体基板１の
全面に形成した層間絶縁膜２上に配線材料として銅３を
スパッタリング法、又は電子ビーム蒸着法により４００
０〜１００００人の厚さに堆積し、レジスト４を用いて
写真蝕刻により第１の配線３ａを形成する。次に第１図
（ｂ）に示されるように、溶剤に溶けた液体状のシリコ
ン酸化物（以下スピンオングラスという）８を塗布して
第１の配線３ａ間に充填して４００〜５００℃に加熱し
て硬化させる。そして酸素プラズマによるアッシングを
行って第１図（Ｃ）のようにレジスト４を除去する。続
いて全面に層間絶縁膜９を５０００〜１００００人の厚
さにＣＶＤ法により堆積させて、その上面に第２の配線
１０を形成する。
。まず第１図（ａ）に示されるように、半導体基板１の
全面に形成した層間絶縁膜２上に配線材料として銅３を
スパッタリング法、又は電子ビーム蒸着法により４００
０〜１００００人の厚さに堆積し、レジスト４を用いて
写真蝕刻により第１の配線３ａを形成する。次に第１図
（ｂ）に示されるように、溶剤に溶けた液体状のシリコ
ン酸化物（以下スピンオングラスという）８を塗布して
第１の配線３ａ間に充填して４００〜５００℃に加熱し
て硬化させる。そして酸素プラズマによるアッシングを
行って第１図（Ｃ）のようにレジスト４を除去する。続
いて全面に層間絶縁膜９を５０００〜１００００人の厚
さにＣＶＤ法により堆積させて、その上面に第２の配線
１０を形成する。
この第１の実施例によれば、第１の配線３ａ間にスピン
オングラス８が充填されているため第１の配線３ａを酸
化させることなくレジスト４を酸素プラズマによるアッ
シングにより十分に除去することができる。従って銅の
ように、耐酸化性は低いが耐エレクトロマイグレーショ
ン、耐ストレスマイグレーションに優れた配線材料を用
いることができるため、微細化しても断線の発生を防止
することができる。この他に配線材料としてマグネシウ
ム等を用いてもよい。またスピンオングラス８の存在に
より第１の配線３ａの上部に形成された層間絶縁膜９は
平坦であり、しがち従来のような空隙７（第６図（ｄ）
）は生じない。さらに第２の配線１０も容易に形成する
ことができるため、半導体装置としての信頼性が向上す
る。
オングラス８が充填されているため第１の配線３ａを酸
化させることなくレジスト４を酸素プラズマによるアッ
シングにより十分に除去することができる。従って銅の
ように、耐酸化性は低いが耐エレクトロマイグレーショ
ン、耐ストレスマイグレーションに優れた配線材料を用
いることができるため、微細化しても断線の発生を防止
することができる。この他に配線材料としてマグネシウ
ム等を用いてもよい。またスピンオングラス８の存在に
より第１の配線３ａの上部に形成された層間絶縁膜９は
平坦であり、しがち従来のような空隙７（第６図（ｄ）
）は生じない。さらに第２の配線１０も容易に形成する
ことができるため、半導体装置としての信頼性が向上す
る。
第２の実施例では、第１の実施例における第１図（Ｃ）
に示されたレジスト４を酸素プラズマによるアッシング
で完全に除去した後、さらに約１０秒間アッシングを継
続する。これにより、第２図に示されるように第１の配
線３ａの表面が酸化されて酸化銅（ＣｕＯ）３（が形成
される。以下は第１の実施例と同様に層間絶縁膜９、第
２の配線１０を形成する。
に示されたレジスト４を酸素プラズマによるアッシング
で完全に除去した後、さらに約１０秒間アッシングを継
続する。これにより、第２図に示されるように第１の配
線３ａの表面が酸化されて酸化銅（ＣｕＯ）３（が形成
される。以下は第１の実施例と同様に層間絶縁膜９、第
２の配線１０を形成する。
このように第１の配線３ａの表面が酸化されていると、
配線材料である銅よりも耐ストレスマイグレーション性
の高い物質層である酸化銅（Ｃｕｂ）が形成されたこと
になるため、断線の発生が防止される。
配線材料である銅よりも耐ストレスマイグレーション性
の高い物質層である酸化銅（Ｃｕｂ）が形成されたこと
になるため、断線の発生が防止される。
第３の実施例では、第３図（ａ）に示されるように、第
１の絶縁膜２上に堆積された銅３の全面に、酸化防止用
保護膜として非導電性のシリコン酸化膜１１を約５００
Ａ形成する。そして第３図（ｂ）のようにレジスト４を
用いて写真蝕刻により第１の配線３ａを形成する。以下
は第１、第２の実施例同様に、配線３ａ間にスピンオン
グラス８を充填し、その上部に層間絶縁膜９、第２の配
線１０を形成する。
１の絶縁膜２上に堆積された銅３の全面に、酸化防止用
保護膜として非導電性のシリコン酸化膜１１を約５００
Ａ形成する。そして第３図（ｂ）のようにレジスト４を
用いて写真蝕刻により第１の配線３ａを形成する。以下
は第１、第２の実施例同様に、配線３ａ間にスピンオン
グラス８を充填し、その上部に層間絶縁膜９、第２の配
線１０を形成する。
この実施例では、第１の配線３ａ上に耐酸化性を有する
シリコン酸化ｊ１１１１を形成しているため耐酸化性が
向上し、長時間アッシングを行ってレジスト４を完全に
除去することが可能である。ここでシリコン酸化膜１１
の代わりにシリコン窒化膜を形成し、でも同様の効果が
得られる。
シリコン酸化ｊ１１１１を形成しているため耐酸化性が
向上し、長時間アッシングを行ってレジスト４を完全に
除去することが可能である。ここでシリコン酸化膜１１
の代わりにシリコン窒化膜を形成し、でも同様の効果が
得られる。
第４の実施例では、第４図に示されるように酸化防止用
保護膜として導電性のタングステン層１２を第１の配線
３ａ上に形成する。この実施例では耐酸化性が向上する
だけでなく、配線材料よりも耐ストレスマイグレーショ
ン性、耐エレクトロマイグレーション性に優れるタング
ステン層１２の存在により、第１の配線３ａの断線が防
止される。ここでタングステン層１２の代わりにシリコ
ンにより膜を形成しても同様の効果が得られる。
保護膜として導電性のタングステン層１２を第１の配線
３ａ上に形成する。この実施例では耐酸化性が向上する
だけでなく、配線材料よりも耐ストレスマイグレーショ
ン性、耐エレクトロマイグレーション性に優れるタング
ステン層１２の存在により、第１の配線３ａの断線が防
止される。ここでタングステン層１２の代わりにシリコ
ンにより膜を形成しても同様の効果が得られる。
第５の実施例について第５図を参照して説明する。まず
第５図（ａ）に示されるように、銅３の上にシリコン酸
化物、シリコン窒化物、タングステン、シリコンのいず
れかの材料を堆積した後、レジスト４を用いて写真蝕刻
を行ない酸化防止用保護膜１４を形成する。次に第５図
（ｂ）に示されるように、酸素プラズマによるアッシン
グを行なってレジスト４を除去し、さらに銅３の露出部
分３ｄと酸化防止用保護膜１４との境界部分３ｅとを酸
化する。これにより、酸化防止用保護膜１４をマスクと
して銅３をエツチングして形成した第１の配線３ａの上
面両端の鋭角的な部分３ｅには、耐ストレスマイグレー
ション性の高い酸化銅（Ｃｕｂ）が形成されていること
となる。この鋭角的な部分３ｅは第１の配線３ａにおい
て応力が集中する部分であるため、断線の発生を抑制す
る効果が得られる。
第５図（ａ）に示されるように、銅３の上にシリコン酸
化物、シリコン窒化物、タングステン、シリコンのいず
れかの材料を堆積した後、レジスト４を用いて写真蝕刻
を行ない酸化防止用保護膜１４を形成する。次に第５図
（ｂ）に示されるように、酸素プラズマによるアッシン
グを行なってレジスト４を除去し、さらに銅３の露出部
分３ｄと酸化防止用保護膜１４との境界部分３ｅとを酸
化する。これにより、酸化防止用保護膜１４をマスクと
して銅３をエツチングして形成した第１の配線３ａの上
面両端の鋭角的な部分３ｅには、耐ストレスマイグレー
ション性の高い酸化銅（Ｃｕｂ）が形成されていること
となる。この鋭角的な部分３ｅは第１の配線３ａにおい
て応力が集中する部分であるため、断線の発生を抑制す
る効果が得られる。
上述した第１〜第５の実施例はそれぞれ一例であって、
本発明を限定するものではない。例えば層間絶縁膜上の
配線間をスピンオングラスにより充填しているが、絶縁
性有機高分子材料（例えばポリミド系ＰＩＱ、ブタジェ
ン系ＣＢＲ）等の他の非導電性材料により充填してもよ
い。またレジストを除去する手段は、酸素プラズマによ
るアッシングに限らず酸化させて除去しうるちのであれ
ば他の手段を用いてもよい。
本発明を限定するものではない。例えば層間絶縁膜上の
配線間をスピンオングラスにより充填しているが、絶縁
性有機高分子材料（例えばポリミド系ＰＩＱ、ブタジェ
ン系ＣＢＲ）等の他の非導電性材料により充填してもよ
い。またレジストを除去する手段は、酸素プラズマによ
るアッシングに限らず酸化させて除去しうるちのであれ
ば他の手段を用いてもよい。
以上説明したように本発明の半導体装置の製造方法によ
れば、配線間に非導電性材料を充填するため配線を酸化
させることなくレジストを十分に除去することができ、
これにより耐酸化性は低いが耐エレクトロマイグレーシ
ョンに優れた材料を用いて配線の断線の発生を防止する
ことができる。
れば、配線間に非導電性材料を充填するため配線を酸化
させることなくレジストを十分に除去することができ、
これにより耐酸化性は低いが耐エレクトロマイグレーシ
ョンに優れた材料を用いて配線の断線の発生を防止する
ことができる。
また配線間に溶剤に溶けた非導電性材料で充填した後加
熱して硬化させるため、空隙を生じさせることなく平坦
化することができる。
熱して硬化させるため、空隙を生じさせることなく平坦
化することができる。
配線の表面を酸化した場合には耐ストレスマイグレーシ
ョンが向上する。配線の表面に非導電性のシリコン酸化
膜を形成した場合には長時間アッシングを行なってレジ
ストを完全に除去することができる。さらに配線の表面
に導電性のタングステン層等を形成した場合には耐エレ
クトロマイグレーションも向上し、配線の断線を有効に
防止することができる。また配線材料の表面に酸化防止
用保護膜を形成したパターニングし、これをマスクとし
て配線材料の露出部分と酸化防止用保護膜との境界部分
を除去して配線を形成した場合には、配線の上面両端の
応力が集中する鋭角的部分が酸化されて耐ストレスマイ
グレーションの高い物質層が形成されることとなり、断
線の発生が防止され、半導体装置としての信頼性が向上
する。
ョンが向上する。配線の表面に非導電性のシリコン酸化
膜を形成した場合には長時間アッシングを行なってレジ
ストを完全に除去することができる。さらに配線の表面
に導電性のタングステン層等を形成した場合には耐エレ
クトロマイグレーションも向上し、配線の断線を有効に
防止することができる。また配線材料の表面に酸化防止
用保護膜を形成したパターニングし、これをマスクとし
て配線材料の露出部分と酸化防止用保護膜との境界部分
を除去して配線を形成した場合には、配線の上面両端の
応力が集中する鋭角的部分が酸化されて耐ストレスマイ
グレーションの高い物質層が形成されることとなり、断
線の発生が防止され、半導体装置としての信頼性が向上
する。
第１図から第５図は本発明のそれぞれ第１から第５の実
施例による半導体装置の製造方法を示す工程別断面図、
第６図は従来の半導体装置の製造方法を示す工程別断面
図、第７図は従来の方法により製造された半導体装置の
断面図である。 １・・・半導体基板、２・・・層間絶縁膜、３・・・銅
、３ａ・・・第１の配線、３Ｃ・・・酸化銅、４・・・
レジスト、５・・・層間絶縁膜、６・・・配線材料、７
・・・空隙、８・・・スピンオングラス、９・・・層間
絶縁膜、１０・・・第２の配線、１１・・・シリコン酸
化膜、１２・・・タングステン層、１３・・・配線材料
、１４・・・酸化防止用保護膜。 出願人代理人 佐 藤 −雄 鳥２図 篇３図 為 嶌４図 も５図 嶌６図 鳥７図
施例による半導体装置の製造方法を示す工程別断面図、
第６図は従来の半導体装置の製造方法を示す工程別断面
図、第７図は従来の方法により製造された半導体装置の
断面図である。 １・・・半導体基板、２・・・層間絶縁膜、３・・・銅
、３ａ・・・第１の配線、３Ｃ・・・酸化銅、４・・・
レジスト、５・・・層間絶縁膜、６・・・配線材料、７
・・・空隙、８・・・スピンオングラス、９・・・層間
絶縁膜、１０・・・第２の配線、１１・・・シリコン酸
化膜、１２・・・タングステン層、１３・・・配線材料
、１４・・・酸化防止用保護膜。 出願人代理人 佐 藤 −雄 鳥２図 篇３図 為 嶌４図 も５図 嶌６図 鳥７図
Claims (1)
- 【特許請求の範囲】 １、層間絶縁膜上に耐エレクトロマイグレーション性及
び耐ストレスマイグレーション性の高い配線材料を堆積
する工程と、前記配線材料の表面にレジストを塗布し写
真蝕刻により所望の領域にのみ前記配線材料及び前記レ
ジストを残す工程と、前記層間絶縁膜上における前記配
線材料間に溶剤に溶けた非導電性材料を充填し加熱して
硬化させる工程と、前記配線材料上に残された前記レジ
ストを除去する工程とを備えたことを特徴とする半導体
装置の製造方法。 ２、層間絶縁膜上に配線材料を堆積する工程と、前記配
線材料の表面にレジストを塗布し写真蝕刻により所望の
領域にのみ前記配線材料及び前記レジストを残す工程と
、前記層間絶縁膜上における前記配線材料間に溶剤に溶
けた非導電性材料を充填し加熱して硬化させる工程と、
前記配線材料上に残された前記レジストを除去し、さら
に前記配線材料の表面部分を酸化する工程とを備えたこ
とを特徴とする半導体装置の製造方法。 ３、層間絶縁膜上に配線材料を堆積する工程と、前記配
線材料の表面に酸化防止用保護膜を形成する工程と、前
記酸化防止用保護膜の表面にレジストを塗布し写真蝕刻
により所望の領域にのみ前記配線材料、前記酸化防止用
保護膜及び前記レジストを残す工程と、前記層間絶縁膜
上における前記配線材料間に溶剤に溶けた非導電性材料
を充填し加熱して硬化させる工程と、前記配線材料上に
残された前記レジストを除去する工程とを備えたことを
特徴とする半導体装置の製造方法。 ４、層間絶縁膜上に配線材料を堆積する工程と、前記配
線材料の表面に酸化防止用保護膜を形成する工程と、前
記酸化防止用保護膜の表面にレジストを塗布し写真蝕刻
により所望の領域にのみ前記酸化防止用保護膜を残して
前記配線材料の一部を露出させる工程と、前記レジスト
を除去し、さらに前記配線材料における露出部分と、前
記酸化防止用保護膜との境界部分とを酸化する工程と、
前記酸化防止用保護膜をマスクとして前記配線材料をエ
ッチングして配線を形成する工程と、前記層間絶縁膜上
の前記配線間に溶剤に溶けた非導電性材料を充填し加熱
して硬化させる工程とを備えたことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181302A JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181302A JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35217995A Division JPH08279512A (ja) | 1995-12-28 | 1995-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0231448A true JPH0231448A (ja) | 1990-02-01 |
| JPH077765B2 JPH077765B2 (ja) | 1995-01-30 |
Family
ID=16098303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63181302A Expired - Fee Related JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077765B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279512A (ja) * | 1995-12-28 | 1996-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| US6309970B1 (en) | 1998-08-31 | 2001-10-30 | Nec Corporation | Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface |
| JP2008263883A (ja) * | 2007-04-23 | 2008-11-06 | Nisshin Steel Co Ltd | 連棟型グリーンハウス間通路構造 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141535A (ja) * | 1982-02-17 | 1983-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6165459A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS61255037A (ja) * | 1985-05-08 | 1986-11-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376456A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 銅電極を用いた半導体装置 |
-
1988
- 1988-07-20 JP JP63181302A patent/JPH077765B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141535A (ja) * | 1982-02-17 | 1983-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6165459A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS61255037A (ja) * | 1985-05-08 | 1986-11-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376456A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 銅電極を用いた半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279512A (ja) * | 1995-12-28 | 1996-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| US6309970B1 (en) | 1998-08-31 | 2001-10-30 | Nec Corporation | Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface |
| JP2008263883A (ja) * | 2007-04-23 | 2008-11-06 | Nisshin Steel Co Ltd | 連棟型グリーンハウス間通路構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077765B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPS6245043A (ja) | 半導体構造における溝の充填方法 | |
| US5904563A (en) | Method for metal alignment mark generation | |
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPS61251154A (ja) | 半導体基板に絶縁体充填分離溝を形成する方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| KR100312648B1 (ko) | 반도체소자의제조방법 | |
| JPS6322067B2 (ja) | ||
| JPH08279512A (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH0587973B2 (ja) | ||
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPS6326544B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |