JPS61251154A - 半導体基板に絶縁体充填分離溝を形成する方法 - Google Patents

半導体基板に絶縁体充填分離溝を形成する方法

Info

Publication number
JPS61251154A
JPS61251154A JP61004452A JP445286A JPS61251154A JP S61251154 A JPS61251154 A JP S61251154A JP 61004452 A JP61004452 A JP 61004452A JP 445286 A JP445286 A JP 445286A JP S61251154 A JPS61251154 A JP S61251154A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
photopolymer
insulator
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61004452A
Other languages
English (en)
Other versions
JPH0434296B2 (ja
Inventor
ハロルド・ヘンリー・ハード
ローレンス・ヤコボウイッツ
ジエーン・マーガレット・ショウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61251154A publication Critical patent/JPS61251154A/ja
Publication of JPH0434296B2 publication Critical patent/JPH0434296B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/167—X-ray
    • Y10S430/168—X-ray exposure process

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は半導体の領域を絶縁するために絶縁材料を充填
した半導体ウェハの表面中の溝の形成に関する。
Ｂ、開示の概要 本発明に従う、半導体の基板中に絶縁材料を充填した溝
を形成する方法は基板及び溝を光重合体層で被覆する段
階を含む、使用される放射線の型に依存して、光重合体
層は充填溝の真上の領域を除きマスクされる。この構造
体はマスクを介して放射線に露光され、次にマスクが除
去される。光重合体層の非露光部分は洗浄によって除去
される。
次に徐々に熱を与えて、残った光重合体を溝中に収縮さ
せ、光重合体を半導体の基板の表面と同一平面にする。
放射線が紫外線である時は、マスクが使用されるが、電
子ビームもしくはＸ線が使用される時はマスクは使用さ
れない。
Ｃ０従来技術 半導体の絶縁溝を充填するための一般に知られている技
術は全チップ領域を充填材料で一様に付着する段階を含
み、従って溝の外側の余分の材料を除去するバック・エ
ツチングを必要とする。バック・エツチングは時間がか
かり、高価で及び制御が困難である。
従来技法の例は次の文献に見出される。
米国特許第４３８５９７５号は溝中に化学蒸着した２酸
化ケイ素の広いプラグを形成し、化学蒸着によって残り
の非充填溝部分の基板上に２酸化ケイ素の層を充填し、
この層をエッチ・バックする事によってケイ素半導体基
板の表面に広い深い絶縁体充填分離用溝を形成する方法
を開示している。この方法は化学的に純粋な、平坦で広
くて深い絶縁体充填溝を形成し、又同時に狭くて深い絶
縁体充填溝を形成している。
米国特許第４３０７１８０号はケイ素基板の表面上に絶
縁層（ｓｉｏ、）を形成し、Ｓｉｎ、層上に多結晶のケ
イ素の相対的に厚い層を付着し、多結晶層及びＳｉｎ、
層を通って基板中に達する開孔を形成して溝を形成し、
基板の表面上に溝を充填するのに十分な深さに絶縁材料
の層を蒸着して溝をうめ、絶縁材料の層上に平坦化層を
付着し、平坦化層、絶縁材料の層、及び多結晶層を反応
性イオン・エツチングし、残りの多結晶ケイ素の層を選
択的に除去してＳｕｎ、層を露出することにより、基板
の表面を平坦にする方法を開示している。
米国特許第４０１６０１７号は半導体の絶縁領域として
その一方の主表面迄のびる酸化された高密度の多孔性領
域のパターンを有する半導体装置を製造する方法を開示
している。この方法はケイ素ウェハの如き半導体基板の
表面に形成される半導体装置の間に絶縁隔離部が望まれ
ている領域に多孔性のケイ素領域を形成する。多孔性ケ
イ素は次にこれを完全に酸化するに十分な温度で酸化さ
れる。酸化の結果、酸化した多孔性ケイ素が半導体ウェ
ハの表面上に突出する。酸化多孔性ケイ素領域は次に前
の段階に使用した酸化温度よりも高い温度にさらされ、
酸化多孔性ケイ素領域の高密度化が行われる。この高密
度化段階の結果多孔性酸化物が崩壊して稠密な、半導体
ウニへの表面に略一致する構造体になる。
米国特許第４１０４０８６号はケイ素のブロック内のケ
イ素の領域を隔離するため、適切に先細りになった開孔
を形成し、開孔の表面を熱的に酸化し、開孔を誘電体材
料で充填する段階を含むケイ素領域を分離する方法を開
示している。この方法は高濃度に添加された導電性の層
を有するケイ素領域を通って開孔を形成する場合に特に
有用である。
米国特許第４４０４７３６号は半導体基板の表面中東子
を取巻いて予定の深さのメサ型のくぼみを形成し、半導
体基板の裏側に応力の集中を減少するための薄膜を形成
して、ガラスの粉末を焼結してガラスの絶縁体を形成す
るメサ型の半導体装置の製造方法を開示している。この
方法によれば半導体基板及びメサ型のくぼみ中に形成さ
れたガラス絶縁体中のひび割れが防止される。
米国特許第４４０４７３５号は半導体基板中に溝を形成
し、基板上、少なく弁溝中に絶縁層を形成しその上にガ
ラス層もしくはケイ素層を形成し、その後ガラス層もし
くはケイ素層上にレーザ・ビームの如き高エネルギ・ビ
ームを照射して、該層を選択的に加熱して層を溶融もし
くは流体化し、溶融した層を溝中に流込む事による半導
体装置のためのフィールド分離構造体を形成する方法を
開示している。上述の溶融過程によって平坦で滑らかな
表面が与えられ、その上に形成される配線層中の電気的
なひび割れが防止される。この方法は特に小さなフィー
ルド分離構造体を形成し、装置の集積密度を改善するの
に適している。
米国特許第４４２０８７４号はＶ字状溝によって半導体
装置の他の部分から分離した基本領域を有する半導体装
置を開示している。上述の半導体装置は装置の半導体基
板の表面を覆う絶縁層を含み注入領域が該絶縁層の下に
形成されていて、ベース領域が絶縁層の下の該絶縁層の
厚い部分と上記Ｖ字状溝との間に形成されている。
Ｄ０発明が解決しようとする問題点 本発明の目的は絶縁体を充填した溝によって半導体ウェ
ハの分離領域を形成するための改良された方法を与える
事にある。
本発明に従えば、光重合体材料を使用し、洗浄によって
その過剰部分を除去する事により半導体ウェハ中の分離
溝を充填するための改良された方法が与えられる。
本発明に従えば傾斜熱処理によって収縮する光重合体を
使用して半導体ウェハ中の分離溝を充填する改良方法が
与えられる。
Ｅ０問題点を解決するための手段 半導体基体及びその中の溝中に光重合体の層を付着し、
マスクを介して溝の上を放射線に露光する。光重合体層
の非露光部分を洗浄する。熱を徐々に加えると残った光
重合体が収縮して基板の表面と一致する。
Ｆ、実施例 添付図面の工程（Ａ）を参照するに、ホトリソゲラブイ
・マスキング技法の様な一般に知られている方法で溝１
２が形成されている半導体ウェハ１ｏの概略が示されて
いる。
工程ＣＢ）はウェハ１０の表面を覆うだけでなく溝１２
を充填した光重合体１４を示している。
工程（Ｃ）を参照すると、溝１２の真上の領域を除き、
被覆したウェハの表面をブロックするマスク１６が与え
られている。マスク１６は工程（Ａ）の溝１２を画定す
るのに使用したマスクと同じものである事が好ましい。
マスク１６は露光用放射線が光である時にだけ必要であ
る。電子ビーム装置もしくはＸ線装置によって放射線が
与えられる場合には、マスクを必要としないで、電子ビ
ームもしくはＸ線ビームを光重合体充填溝の上に指向し
、限定する事が出来る。
次に被覆ウェハ構造体は紫外線、電子ビームもしくはＸ
線の様な活性線に露らされる。紫外線の場合には、光１
８は工程（Ｃ）に示された様にマスク１６を介して行わ
れる。光１８はマスク１６を通過し、溝１２の上の光重
合体１４の部分を露光する。
次にマスクが取除かれ、光重合体層１４を洗浄する。非
露光部分が除去され、溝１２中及び溝１２の上の領域（
過充填部分、すなわち、ウェハ１０の表面上の元の光重
合体被膜１４の厚さ部分）に架橋光重合体が残される。
結果の構造体は工程図（Ｄ）に示されている。
次にウェハ構造体は傾斜熱処理を受ける、すなわち徐々
に加熱される。これによって残りの光重合体が収縮し、
溝１２中に後退し、ウェハ１０の表面と同じ平面になる
。この収縮は光重合体が収縮を可能にする溶剤もしくは
組成上の不安定性を含む組成を有するから生じるもので
ある。
上述の過程に使用される光重合体の種類は多い。
光充填は特定の重合体の型に依存しないが、好ましいい
くつかの型がある１例えばポリイミドをベースとするレ
ジストや、活性線を受けた時に架橋する。ポリイミドと
類似の高温特性、電気的特性を有する光重合化可能なシ
ロキサンをベースとする化合物を使用出来る。又ケイ酸
をベースとする光重合体及び光架橋可能な化合物も高温
の制限なく使用出来る。ケイ酸化合物は７０％乃至８０
％の２酸化ケイ素を含む様に調製出来るので、収縮が制
御出来、同時に高温という制約を避ける事が出来る。
以上、バック・エツチングを必要としないで、加熱によ
り、充填溝の表面がウェハの表面と同じ平面になる迄溝
中に収縮する絶縁材料で半導体ウェハの分離溝を充填す
る方法を説明した。又製造中に非露光もしくは望ましく
ない絶縁材料はエツチングによらないで簡単な洗浄でウ
ェハの表面から取除く事が出来る。
Ｇ０発明の効果 本発明によれば、絶縁体を充填した分離領域を簡単に形
成することができる。
【図面の簡単な説明】
添付図面は本発明の製造方法における種々の製造段階（
Ａ）〜（Ｅ）を示す製造工程図である。 １０・・・・半導体ウェハ、１２・・・・溝、１４・・
・・光重合体、１６・・・・マスク、１８・・・・光。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） ６、補正の対象 手続補正書Ｃｊｆ幻 昭和６１年４月１７日 特許庁長官　宇　賀　道　部　殿 １、事件の表示 昭和６１年　特許層　第４４５２号 ２、発明の名称 半導体基板に絶縁体充填分離溝を形成する方法３、補正
をする者 事件との関係　　特許出願人 ４、代理人 図面の簡単な説明 （１）明細書の図面の簡単な説明の欄 （２）図　面 ７、補正の内容 （１）図面の簡単な説明の欄の記載を別紙のとおりに補
正する。 （２）図面を添付訂正図面のとおりに補正する。 第１図は本発明の製造方法における種々の製造段階を示
す製造工程図である。

Claims (1)

  1. 【特許請求の範囲】 （ａ）半導体基板の表面に形成した溝を充填する様にこ
    の溝を含む基板表面領域を光重合体材料で覆い、 （ｂ）上記溝の領域の光重合体材料を露光し、 （ｃ）上記光重合体材料の非露光領域を除去し、 （ｄ）上記半導体基板に熱を加えて上記溝中の露光した
    光重合体材料を収縮させ、上記溝中の光重合体材料を上
    記半導体基板の表面と同平面にする、 ことを含む、半導体基板に絶縁体充填分離溝を形成する
    方法。
JP61004452A 1985-04-29 1986-01-14 半導体基板に絶縁体充填分離溝を形成する方法 Granted JPS61251154A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/728,633 US4665010A (en) 1985-04-29 1985-04-29 Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
US728633 1985-04-29

Publications (2)

Publication Number Publication Date
JPS61251154A true JPS61251154A (ja) 1986-11-08
JPH0434296B2 JPH0434296B2 (ja) 1992-06-05

Family

ID=24927637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004452A Granted JPS61251154A (ja) 1985-04-29 1986-01-14 半導体基板に絶縁体充填分離溝を形成する方法

Country Status (4)

Country Link
US (1) US4665010A (ja)
EP (1) EP0199965B1 (ja)
JP (1) JPS61251154A (ja)
DE (1) DE3685363D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983545A (en) * 1987-03-20 1991-01-08 Nec Corporation Planarization of dielectric films on integrated circuits
US4789646A (en) * 1987-07-20 1988-12-06 North American Philips Corporation, Signetics Division Company Method for selective surface treatment of semiconductor structures
US5135891A (en) * 1988-01-19 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Method for forming film of uniform thickness on semiconductor substrate having concave portion
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
US5068959A (en) * 1988-07-11 1991-12-03 Digital Equipment Corporation Method of manufacturing a thin film head
DE4300765C1 (de) * 1993-01-14 1993-12-23 Bosch Gmbh Robert Verfahren zum Planarisieren grabenförmiger Strukturen
JP2687948B2 (ja) * 1995-10-05 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5776660A (en) * 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
KR100228773B1 (ko) * 1996-12-31 1999-11-01 김영환 반도체소자 및 그 제조방법
FR2766012B1 (fr) * 1997-07-08 2001-01-19 France Telecom Procede de minimisation de l'effet de coin par densification de la couche isolante
US8136875B2 (en) * 2009-07-15 2012-03-20 Honda Motor Co., Ltd. Cup holder and pivoting armrest

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041190A (en) * 1971-06-29 1977-08-09 Thomson-Csf Method for producing a silica mask on a semiconductor substrate
GB1451623A (en) * 1973-10-01 1976-10-06 Mullard Ltd Method of prov8ding a patterned layer of silicon-containing oxide on a substrate
US4016017A (en) * 1975-11-28 1977-04-05 International Business Machines Corporation Integrated circuit isolation structure and method for producing the isolation structure
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS6043024B2 (ja) * 1978-12-30 1985-09-26 富士通株式会社 半導体装置の製造方法
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
JPS5784138A (en) * 1980-11-13 1982-05-26 Toshiba Corp Manufacture of mesa semiconductor device
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
US4427713A (en) * 1983-01-17 1984-01-24 Rca Corporation Planarization technique
US4568601A (en) * 1984-10-19 1986-02-04 International Business Machines Corporation Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures

Also Published As

Publication number Publication date
EP0199965A2 (en) 1986-11-05
US4665010A (en) 1987-05-12
EP0199965B1 (en) 1992-05-20
EP0199965A3 (en) 1989-11-02
DE3685363D1 (de) 1992-06-25
JPH0434296B2 (ja) 1992-06-05

Similar Documents

Publication Publication Date Title
EP0098687B1 (en) Method of manufacturing a semiconductor device including burying an insulating film
US5580615A (en) Method of forming a conductive film on an insulating region of a substrate
JPS61251154A (ja) 半導体基板に絶縁体充填分離溝を形成する方法
JPS6359251B2 (ja)
JPH0427702B2 (ja)
JPS58116764A (ja) 半導体装置の製造方法
KR100253394B1 (ko) 듀얼 게이트절연막을 가지는 게이트전극의 제조방법
KR100242366B1 (ko) 반도체 장치의 제조방법
JPH05267448A (ja) 半導体装置の素子分離方法
JPH0231448A (ja) 半導体装置の製造方法
JPS6322067B2 (ja)
KR100424190B1 (ko) 반도체소자의금속배선형성방법
JPS6326544B2 (ja)
JPH05190509A (ja) エッチング方法
KR0148326B1 (ko) 반도체 소자의 제조방법
JPH0225251B2 (ja)
KR910001193B1 (ko) 반도체 장치의 제조방법
JPH04324955A (ja) 半導体装置の製造方法
JPH0322690B2 (ja)
JPS59178732A (ja) 半導体装置の製造方法
JPS583247A (ja) 半導体装置の製造方法
JPS5929439A (ja) 半導体装置の絶縁分離方法
JPS6393131A (ja) 絶縁分離層の形成方法
JPS5893231A (ja) 半導体装置の製造方法
JPS5929437A (ja) 半導体装置の製造方法