JPS5929439A - 半導体装置の絶縁分離方法 - Google Patents
半導体装置の絶縁分離方法Info
- Publication number
- JPS5929439A JPS5929439A JP14004482A JP14004482A JPS5929439A JP S5929439 A JPS5929439 A JP S5929439A JP 14004482 A JP14004482 A JP 14004482A JP 14004482 A JP14004482 A JP 14004482A JP S5929439 A JPS5929439 A JP S5929439A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- silicate glass
- phosphorus silicate
- phosphosilicate glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路における素子間の絶縁分離に
使用可能な半導体装置の絶縁分離方法に関する。
使用可能な半導体装置の絶縁分離方法に関する。
従来例の構成とその問題点
シリコン集積回路において、素子間に絶縁分離領域を形
成する場合、従来は半導体基板表面を薄く酸化し、その
上に窒化シリコン（５ｉｓＮり膜を選択的に形成し、し
かる後高温で選択的に半導体基板のＳｉ３Ｎ４膜のない
部分を酸化する方法（通常ＬＯＣＯ５法と呼ばれている
）を用いている。この方法では５ｉｓＮ４膜下のシリコ
ン酸化膜を通って局部的に著しい横方向の酸化が進み、
いわゆるバードヘッドおよびバードビークと呼ばれる凸
起および横方向へのくい込みを生ずる。そして、上述の
バードビークによる活性領域面積の減少は微細寸法化を
要する高密度高集積回路装置では重大な問題である。ま
た、上述のバードヘッドによる凸起は配線工程に大きな
影響を与え、これが、たとえば、配線加工の精度の低下
や断線の要因にもなる。しだがって、上記のような従来
のＬＯＧＯ８方法では高集積化に限度がある。
成する場合、従来は半導体基板表面を薄く酸化し、その
上に窒化シリコン（５ｉｓＮり膜を選択的に形成し、し
かる後高温で選択的に半導体基板のＳｉ３Ｎ４膜のない
部分を酸化する方法（通常ＬＯＣＯ５法と呼ばれている
）を用いている。この方法では５ｉｓＮ４膜下のシリコ
ン酸化膜を通って局部的に著しい横方向の酸化が進み、
いわゆるバードヘッドおよびバードビークと呼ばれる凸
起および横方向へのくい込みを生ずる。そして、上述の
バードビークによる活性領域面積の減少は微細寸法化を
要する高密度高集積回路装置では重大な問題である。ま
た、上述のバードヘッドによる凸起は配線工程に大きな
影響を与え、これが、たとえば、配線加工の精度の低下
や断線の要因にもなる。しだがって、上記のような従来
のＬＯＧＯ８方法では高集積化に限度がある。
これに代わる方法として半導体基板の絶縁分離領域に予
め所定の幅および深さの溝を形成し、この溝内に絶縁物
を選択充填する方法が種々提案されているが、これら技
術では制御の困難な工程を含むことが多い。例えば素子
分離領域となる溝へ燐珪酸ガラスを熱処理で溶融せしめ
選択的に充填する方法も、その提案のひとつであるが、
この場合、予め絶縁膜上して半導体、基板表面に形成さ
れたシリコン酸化膜（ＳｉＯ２）が、選択的に溝に充填
されるべきはずの燐珪酸ガラスと熱処理で融着するだめ
の制御された量の燐珪酸ガラスが溝に充填されないで残
留し、このために、溝部及びその周辺部には可成りの凹
凸部が形成される。しかも、溝周辺部で・／リコン酸化
膜と融着した燐ガラスは後でとれを除去するのが極めて
困難である。
め所定の幅および深さの溝を形成し、この溝内に絶縁物
を選択充填する方法が種々提案されているが、これら技
術では制御の困難な工程を含むことが多い。例えば素子
分離領域となる溝へ燐珪酸ガラスを熱処理で溶融せしめ
選択的に充填する方法も、その提案のひとつであるが、
この場合、予め絶縁膜上して半導体、基板表面に形成さ
れたシリコン酸化膜（ＳｉＯ２）が、選択的に溝に充填
されるべきはずの燐珪酸ガラスと熱処理で融着するだめ
の制御された量の燐珪酸ガラスが溝に充填されないで残
留し、このために、溝部及びその周辺部には可成りの凹
凸部が形成される。しかも、溝周辺部で・／リコン酸化
膜と融着した燐ガラスは後でとれを除去するのが極めて
困難である。
発明の目的
本発明の目的は、上述のような従来の半導体集積回路装
置における素子間の絶縁分離の欠点をなくシ、高密度な
集積回路装置を製作することができる半導体装置の絶縁
分離方法を提供せんとするものである。
置における素子間の絶縁分離の欠点をなくシ、高密度な
集積回路装置を製作することができる半導体装置の絶縁
分離方法を提供せんとするものである。
発明の構成
本発明は半導体基板上にシリコン酸化膜及び耐熱性絶縁
膜を積層被着し、これをマスク材として半導体基板面に
素子間の絶縁分離領域となる所定の溝を形成し、その溝
内面に熱酸化生成膜を形成し、さらにこの熱酸化生成膜
上に燐珪酸ガラスを被着した後、この溝に熱処理で燐珪
酸ガラスを溶融フローせしめて、溝に燐珪酸ガラスを充
填することにある。この際、半導体基板上の耐熱性絶縁
膜は燐珪酸ガラスと融着しないものを選定し、燐珪酸ガ
ラスのすべてが溝を選択的に充填し得るようにすること
で、極めて良好な平坦化された素子分離領域が形成され
る。
膜を積層被着し、これをマスク材として半導体基板面に
素子間の絶縁分離領域となる所定の溝を形成し、その溝
内面に熱酸化生成膜を形成し、さらにこの熱酸化生成膜
上に燐珪酸ガラスを被着した後、この溝に熱処理で燐珪
酸ガラスを溶融フローせしめて、溝に燐珪酸ガラスを充
填することにある。この際、半導体基板上の耐熱性絶縁
膜は燐珪酸ガラスと融着しないものを選定し、燐珪酸ガ
ラスのすべてが溝を選択的に充填し得るようにすること
で、極めて良好な平坦化された素子分離領域が形成され
る。
実施例の説明
以下に本発明を実施例により図面を参照して詳細に説明
する、 第１図に示すようにＰ型シリコン基板１０表面部に厚さ
Ｏ−０２〜０．１ μｍ程度の熱酸化膜（ＳｉＯ２）２
を形成、ひきつソき化学蒸着法（ｃｖｐ）により数千Ａ
の窒化シリコン（５ｉｓＮり膜３を形成する。
する、 第１図に示すようにＰ型シリコン基板１０表面部に厚さ
Ｏ−０２〜０．１ μｍ程度の熱酸化膜（ＳｉＯ２）２
を形成、ひきつソき化学蒸着法（ｃｖｐ）により数千Ａ
の窒化シリコン（５ｉｓＮり膜３を形成する。
つぎにフォトレジスト法により５ｉｓＮａ膜３上にフォ
トレジストパターン膜４を形成する。このフォトレジス
トパターン膜４をマスクとして５ｉ−ｓｅｐ膜３、熱酸
化膜２、及びシリコン基板１を反応性スパッタ法を用い
て同シリコン基板１の所定の深さく例えば１〜２μｍ）
までエツチングし、素子間絶縁分離となる窪み、たとえ
ば格子状の溝５を形成する。ついで反応性スパソダエソ
チングによるダメージや汚染を除去するだめ溝６の内面
を弗硝酸にて軽くエツチングする。
トレジストパターン膜４を形成する。このフォトレジス
トパターン膜４をマスクとして５ｉ−ｓｅｐ膜３、熱酸
化膜２、及びシリコン基板１を反応性スパッタ法を用い
て同シリコン基板１の所定の深さく例えば１〜２μｍ）
までエツチングし、素子間絶縁分離となる窪み、たとえ
ば格子状の溝５を形成する。ついで反応性スパソダエソ
チングによるダメージや汚染を除去するだめ溝６の内面
を弗硝酸にて軽くエツチングする。
つぎに、第２図に示すように熱酸化を行ない溝６の内面
に数百人の熱酸化生成膜（ＳｉＯｚ） ６を形成する。
に数百人の熱酸化生成膜（ＳｉＯｚ） ６を形成する。
ひきつソきＣＶＤにより５ｉｓＮ４膜３及び溝内面の５
ｉＯｚ Ｓ上に燐珪酸ガラス層アを０．５〜１μｍ程
度被着せしめる。しかるのちフ、１）エツチング法によ
り燐珪酸ガラス層７のパターンニングを行なうだめ、溝
５とその周辺部にフォトレジストが残留するようにフォ
トレジストパターン膜８を形成する。
ｉＯｚ Ｓ上に燐珪酸ガラス層アを０．５〜１μｍ程
度被着せしめる。しかるのちフ、１）エツチング法によ
り燐珪酸ガラス層７のパターンニングを行なうだめ、溝
５とその周辺部にフォトレジストが残留するようにフォ
トレジストパターン膜８を形成する。
つぎに、第３図に示すようにこのフォトレジストパター
ン膜８をマスクとして反応性イオンエツチングで燐珪酸
ガラス層７をエツチングし、フォトレジストパターン膜
８下のみの燐珪酸ガラス層７を残す。しかるのちフォト
レジストパターン膜８を除去する。
ン膜８をマスクとして反応性イオンエツチングで燐珪酸
ガラス層７をエツチングし、フォトレジストパターン膜
８下のみの燐珪酸ガラス層７を残す。しかるのちフォト
レジストパターン膜８を除去する。
つぎに、第４図に示すように熱処理（９ｏＯ℃以上）に
より燐珪酸ガラス層７を溶融フローせしめ、溝５に選択
的に燐珪酸ガラス層７を充填せしめ平坦化する。
より燐珪酸ガラス層７を溶融フローせしめ、溝５に選択
的に燐珪酸ガラス層７を充填せしめ平坦化する。
発明の効果
以上、本発明によれば、Ｓｉ３Ｎ４膜３上に被着してい
た燐珪酸ガラス層７は熱処理による溶融フロ一工程で５
ｉｓＮａ膜３と融着反応を起こさない。一方、溝５内面
の熱酸化生成膜６上の燐珪酸ガラス層γは融着反応を起
こすため燐珪酸ガラス層６の溶融フロ一時その表面張力
で、溝Ｓ内にのみ燐珪酸ガラスが溶けて流れ込み充填さ
れる。したがって、溝５０周辺のシリコン基板１表面に
は燐珪酸ガラス７が残留しないから素子間絶縁分離領域
及びその周辺部において、極めて良好な平坦化された表
面が実現する。
た燐珪酸ガラス層７は熱処理による溶融フロ一工程で５
ｉｓＮａ膜３と融着反応を起こさない。一方、溝５内面
の熱酸化生成膜６上の燐珪酸ガラス層γは融着反応を起
こすため燐珪酸ガラス層６の溶融フロ一時その表面張力
で、溝Ｓ内にのみ燐珪酸ガラスが溶けて流れ込み充填さ
れる。したがって、溝５０周辺のシリコン基板１表面に
は燐珪酸ガラス７が残留しないから素子間絶縁分離領域
及びその周辺部において、極めて良好な平坦化された表
面が実現する。
実験結果では燐珪酸ガラス層７の厚さ程度横方向に燐珪
酸ガラス層７が溝６０周辺部よりはみだす程度であれば
、熱処理による燐珪酸ガラス溶融フローにより溶融燐珪
酸ガラスは選択的に溝５のみに充填される。したがって
燐珪酸ガラス層７の厚さと、溝５０周辺からのはみだし
距離のコントロールにより極めて良好な平坦化された表
面を有する絶縁分離領域が形成される。なお、本発明の
方法では長時間の高温熱処理を不要とし拡散領域の再拡
散を極力抑制するとともに結晶欠陥の発生も殆んど認め
られない。
酸ガラス層７が溝６０周辺部よりはみだす程度であれば
、熱処理による燐珪酸ガラス溶融フローにより溶融燐珪
酸ガラスは選択的に溝５のみに充填される。したがって
燐珪酸ガラス層７の厚さと、溝５０周辺からのはみだし
距離のコントロールにより極めて良好な平坦化された表
面を有する絶縁分離領域が形成される。なお、本発明の
方法では長時間の高温熱処理を不要とし拡散領域の再拡
散を極力抑制するとともに結晶欠陥の発生も殆んど認め
られない。
第１図〜第４図は本発明による半導体装置の絶縁分離方
法を示すだめの工程断面図である。 １・・・・・・シリコン基板、２，６・・・・・・熱酸
化膜、３・・・・・・Ｓｉ３Ｎ４膜、４，８・・・・・
・フォトレジストパターン膜、６・・・・・・溝、７・
・・・・・燐珪酸ガラス。
法を示すだめの工程断面図である。 １・・・・・・シリコン基板、２，６・・・・・・熱酸
化膜、３・・・・・・Ｓｉ３Ｎ４膜、４，８・・・・・
・フォトレジストパターン膜、６・・・・・・溝、７・
・・・・・燐珪酸ガラス。
Claims (1)
- 半導体基板上にシリコン酸化膜及び耐熱性絶縁物を積層
被着する工程、前記耐熱性絶縁膜およびシリコン酸化膜
を選択的に除去し、前記半導体基板を露出させる工程、
前記半導体基板の露出部に方向性ドライエツチングによ
り、略垂直な壁面の窪みを形成する工程、前記窪みの内
面に熱酸化生成膜を形成する工程、前記熱酸化生成膜上
に燐珪酸ガラスを被着する工程、前記燐珪酸ガラスを溶
融フロー処理して前記窪みに充填する工程をそなえたこ
とを特徴とする半導体装置の絶縁分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14004482A JPS5929439A (ja) | 1982-08-11 | 1982-08-11 | 半導体装置の絶縁分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14004482A JPS5929439A (ja) | 1982-08-11 | 1982-08-11 | 半導体装置の絶縁分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5929439A true JPS5929439A (ja) | 1984-02-16 |
Family
ID=15259668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14004482A Pending JPS5929439A (ja) | 1982-08-11 | 1982-08-11 | 半導体装置の絶縁分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170481A (ja) * | 1987-01-06 | 1988-07-14 | Naigai Kaaboninki Kk | ドツトプリンタ−用リボンインキ |
| JP2010192919A (ja) * | 2001-05-24 | 2010-09-02 | Internatl Business Mach Corp <Ibm> | 半導体シャロー・トレンチ・アイソレーション（ｓｔｉ）酸化物をエッチングから保護する方法 |
-
1982
- 1982-08-11 JP JP14004482A patent/JPS5929439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170481A (ja) * | 1987-01-06 | 1988-07-14 | Naigai Kaaboninki Kk | ドツトプリンタ−用リボンインキ |
| JP2010192919A (ja) * | 2001-05-24 | 2010-09-02 | Internatl Business Mach Corp <Ibm> | 半導体シャロー・トレンチ・アイソレーション（ｓｔｉ）酸化物をエッチングから保護する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137927B1 (en) | Process for the controlled etching of tapered vias in borosilicate glass dielectrics | |
| JPH0210575B2 (ja) | ||
| JPS6235267B2 (ja) | ||
| JPH02143417A (ja) | 半導体装置の製造方法 | |
| JPH0434296B2 (ja) | ||
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS5929439A (ja) | 半導体装置の絶縁分離方法 | |
| CA1196428A (en) | Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves | |
| JPS59222945A (ja) | 半導体装置の製造方法 | |
| JPS5963739A (ja) | 半導体装置の絶縁分離方法 | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPS60254609A (ja) | 半導体装置の製造方法 | |
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JP2984383B2 (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| JPH04119648A (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 | |
| JPH03257822A (ja) | 半導体装置の製造方法 | |
| JPS61112342A (ja) | 半導体集積回路装置の製造方法 |