JPS60254609A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60254609A JPS60254609A JP59109421A JP10942184A JPS60254609A JP S60254609 A JPS60254609 A JP S60254609A JP 59109421 A JP59109421 A JP 59109421A JP 10942184 A JP10942184 A JP 10942184A JP S60254609 A JPS60254609 A JP S60254609A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- single crystal
- silicon
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 32
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 16
- 239000000377 silicon dioxide Substances 0.000 abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ＳＯＩ （ｓｉｌｉｃｏｎ ｏｎ １ｎｓｕ
ｌａｔｏｒ）構造の基板を有する半導体装置を製造する
のに好適な方法に関する。
ｌａｔｏｒ）構造の基板を有する半導体装置を製造する
のに好適な方法に関する。
従来技術と問題点
従来、ＳＯＩ構造の基板を有する半導体装置を作製する
には、先ず、シリコ゛ン（Ｓｔ）半導体基板の上に二酸
化シリコン（Ｓｔ・０２）膜を選択的に形成し、次に、
その上にアモルファス・シリコン膜或いは多結晶シリコ
ン膜を形成し、次に、熱処理などを行って前記アモルフ
ァス・シリコン膜或いは多結晶シリコンを前記シリコン
基板を種結晶として単結晶シリコン膜に変換し、その単
結晶シリコン膜に半導体素子を形成するようにしている
。
には、先ず、シリコ゛ン（Ｓｔ）半導体基板の上に二酸
化シリコン（Ｓｔ・０２）膜を選択的に形成し、次に、
その上にアモルファス・シリコン膜或いは多結晶シリコ
ン膜を形成し、次に、熱処理などを行って前記アモルフ
ァス・シリコン膜或いは多結晶シリコンを前記シリコン
基板を種結晶として単結晶シリコン膜に変換し、その単
結晶シリコン膜に半導体素子を形成するようにしている
。
然しなから、前記した従来技術に依ると、得られるＳｏ
ｌ構造領域の面積が小さく、そして、面積を大きくする
と、結晶欠陥などが多数発生し、そこに形成した素子の
電気的特性が著しく劣化する。また、その表面には、か
なりの凹凸が形成される。
ｌ構造領域の面積が小さく、そして、面積を大きくする
と、結晶欠陥などが多数発生し、そこに形成した素子の
電気的特性が著しく劣化する。また、その表面には、か
なりの凹凸が形成される。
発明の目的
本発明は、単−且つ大面積の高品質単結晶シリコン膜が
形成されているＳｏｌ構造の基板を有してなる半導体装
置を容易に製造する方法を提供する。
形成されているＳｏｌ構造の基板を有してなる半導体装
置を容易に製造する方法を提供する。
発明の構成
本発明に於ける半導体装置の製造方法では、単結晶シリ
コン基板上に選択的に絶縁膜を形成し、次いで、第１の
アモルファス・シリコン膜或いは多結晶シリコン膜を形
成し、次いで、熱処理を行って前記第１のアモルファス
・シリコン膜或いは多結晶シリコン膜を単結晶シリコン
膜に変換し、次いで、前記絶縁膜上に在る単結晶シリコ
ン膜のみを覆う保護膜を形成し、次いで、露出されてい
る単結晶シリコン領域を絶縁物化することに依り絶縁膜
に変換し、次いで、前記保護膜を除去してから第２のア
モルファス・シリコン膜或いは多結晶シリコン膜を形成
し、次いで、熱処理を行って該第２のアモルファス・シ
リコン膜或いは多結晶シリコン膜を単結晶シリコン膜に
変換する工程が含まれてなることを特徴とする構成を採
っている。
コン基板上に選択的に絶縁膜を形成し、次いで、第１の
アモルファス・シリコン膜或いは多結晶シリコン膜を形
成し、次いで、熱処理を行って前記第１のアモルファス
・シリコン膜或いは多結晶シリコン膜を単結晶シリコン
膜に変換し、次いで、前記絶縁膜上に在る単結晶シリコ
ン膜のみを覆う保護膜を形成し、次いで、露出されてい
る単結晶シリコン領域を絶縁物化することに依り絶縁膜
に変換し、次いで、前記保護膜を除去してから第２のア
モルファス・シリコン膜或いは多結晶シリコン膜を形成
し、次いで、熱処理を行って該第２のアモルファス・シ
リコン膜或いは多結晶シリコン膜を単結晶シリコン膜に
変換する工程が含まれてなることを特徴とする構成を採
っている。
この構成を採ることに依り、第１のアモルファス・シリ
コン膜或いは多結晶シリコン膜を単結晶シリコン膜に変
換する際は選択的に形成された二酸化シリコン膜の間に
露出されている単結晶シリコン半導体基板表面が結晶成
長の核として作用し、第２のアモルファス・シリコン膜
或いは多結晶シリコン膜を単結晶シリコン膜に変換する
際は耐酸化膜に覆われることに依り酸化されずに残った
単結晶シリコン膜が核として作用し、第４のアモルファ
ス・シリコン膜或いは多結晶シリコン膜全体が単結晶シ
リコン膜に変換されるのである。
コン膜或いは多結晶シリコン膜を単結晶シリコン膜に変
換する際は選択的に形成された二酸化シリコン膜の間に
露出されている単結晶シリコン半導体基板表面が結晶成
長の核として作用し、第２のアモルファス・シリコン膜
或いは多結晶シリコン膜を単結晶シリコン膜に変換する
際は耐酸化膜に覆われることに依り酸化されずに残った
単結晶シリコン膜が核として作用し、第４のアモルファ
ス・シリコン膜或いは多結晶シリコン膜全体が単結晶シ
リコン膜に変換されるのである。
発明の実施例
第１図乃至第８図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
第１図参照
（ａ） シリコン基板ｌに熱酸化法などを適用すること
に依り、数千〔人〕乃至１ 〔μｍ〕程度の二酸化シリ
コン膜２を形成する。
に依り、数千〔人〕乃至１ 〔μｍ〕程度の二酸化シリ
コン膜２を形成する。
第２図参照
（ｂｌ 例えば、フォト・リソグラフィ技術を適用する
ことに依り、二酸化シリコン膜２のパターニングを行い
多数の島を形成する。
ことに依り、二酸化シリコン膜２のパターニングを行い
多数の島を形成する。
この場合に於ける島状の二酸化シリコン膜２の幅及び相
互の間隔は数〔μｍ〕乃至数〔鶴〕とし、従来技術に依
りＳｏｌ構造の基板を作製する際に選択的に形成される
二酸化シリコン膜よりも、幅及び相互の間隔の何れも微
細化されている。
互の間隔は数〔μｍ〕乃至数〔鶴〕とし、従来技術に依
りＳｏｌ構造の基板を作製する際に選択的に形成される
二酸化シリコン膜よりも、幅及び相互の間隔の何れも微
細化されている。
このような寸法は、次なる工程で形成するシリコン膜の
種類に依って異なり、例えば、アモルファス・シリコン
膜であれば数〔μｍ〕乃至数百〔μｍ〕、多結晶シリコ
ン膜であれば数百〔μｍ〕乃至数〔鶴〕にすると良い。
種類に依って異なり、例えば、アモルファス・シリコン
膜であれば数〔μｍ〕乃至数百〔μｍ〕、多結晶シリコ
ン膜であれば数百〔μｍ〕乃至数〔鶴〕にすると良い。
第３図参照
（Ｃ１化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えば数千〔人〕乃至数〔μｍ〕のアモ
ルファス・シリコン膜３を形成する。尚、ここで形成さ
れたアモルファス・シリコン膜３は後に形成されるアモ
ルファス・シリコン膜と区別する為、記号３を付記しな
い、場合は、第１のアモルファス・シリコン膜と呼ぶこ
とにする。また、多結晶シリコン膜である場合も同様で
ある。
とに依り、厚さ例えば数千〔人〕乃至数〔μｍ〕のアモ
ルファス・シリコン膜３を形成する。尚、ここで形成さ
れたアモルファス・シリコン膜３は後に形成されるアモ
ルファス・シリコン膜と区別する為、記号３を付記しな
い、場合は、第１のアモルファス・シリコン膜と呼ぶこ
とにする。また、多結晶シリコン膜である場合も同様で
ある。
第４図参照
（ｄ） 温度を数百（１）乃至１２００（’Ｃ）程度、
時間を数十〔分〕乃至数〔時間〕程度として熱処理を行
い、アモルファス・シリコン膜３を単結晶シリコン膜３
′に変換する。
時間を数十〔分〕乃至数〔時間〕程度として熱処理を行
い、アモルファス・シリコン膜３を単結晶シリコン膜３
′に変換する。
第５図参照
（ｅｌｌｃＶＤ法を適用することに依り、厚さ例えば数
千〔人〕の窒化シリコン（Ｓｉ３Ｎ４）膜４を形成する
。尚、この窒化シリコン膜４は耐酸化膜としての役割を
果たすものである。
千〔人〕の窒化シリコン（Ｓｉ３Ｎ４）膜４を形成する
。尚、この窒化シリコン膜４は耐酸化膜としての役割を
果たすものである。
第６図参照
（ｆｌ フォト・リソグラフィ技術を適用することに依
り、窒化シリコン膜４のパターニングを行って二酸化シ
リコン膜２上に在る単結晶シリコン膜３′を覆うものの
みを残して他を除去する。
り、窒化シリコン膜４のパターニングを行って二酸化シ
リコン膜２上に在る単結晶シリコン膜３′を覆うものの
みを残して他を除去する。
第７図参照
（ａ 熱酸化法を適用することに依り、窒化シリコン膜
４で被覆されていない部分の単結晶シリコン膜３′を二
酸化シリコン膜に変換する。
４で被覆されていない部分の単結晶シリコン膜３′を二
酸化シリコン膜に変換する。
この熱酸化は単結晶シリコン膜３′から変換された二酸
化シリコン膜が当初に形成された二酸化シリコン膜２と
一体化するまで継続する。
化シリコン膜が当初に形成された二酸化シリコン膜２と
一体化するまで継続する。
この工程は、本発明に依る基板が完成された場合、その
表面を平坦化する上で極めて重要である。即ち、窒化シ
リコン膜４で被覆された部分の単結晶シリコン膜３′は
、当然、酸化されることは無く、それ以外の部分の単結
晶シリコン膜３′が二酸化シリコン膜に変換されるので
あるから、その部分は厚くなり、従って、単結晶シリコ
ン膜３′に形成されていた凹凸は緩和されて平坦に近く
なる。尚、図では、便宜上、単結晶シリコン膜３′から
変換された二酸化シリコン膜も記号２を付して指示しで
ある。
表面を平坦化する上で極めて重要である。即ち、窒化シ
リコン膜４で被覆された部分の単結晶シリコン膜３′は
、当然、酸化されることは無く、それ以外の部分の単結
晶シリコン膜３′が二酸化シリコン膜に変換されるので
あるから、その部分は厚くなり、従って、単結晶シリコ
ン膜３′に形成されていた凹凸は緩和されて平坦に近く
なる。尚、図では、便宜上、単結晶シリコン膜３′から
変換された二酸化シリコン膜も記号２を付して指示しで
ある。
（ｈ） 耐酸化膜である窒化シリコン膜４を全て除去す
る。
る。
第８図参照
（ＩＩｃＶＤ法を適用することに依り、厚さ例えば数千
〔人〕乃至数〔μｍ〕のアモルファス・シリコン膜５を
形成する。尚、ここで形成されたアモルファス・シリコ
ン膜５は先に形成されたアモルファス・シリコン膜３と
区別する為、記号５を付記しない場合は、第２のアモル
ファス・シリコン膜と呼ぶことにする。また、多結晶シ
リコン膜である場合も同様である。尚、ここで形成され
たアモルファス・シリコン膜５は殆ど平坦になる。
〔人〕乃至数〔μｍ〕のアモルファス・シリコン膜５を
形成する。尚、ここで形成されたアモルファス・シリコ
ン膜５は先に形成されたアモルファス・シリコン膜３と
区別する為、記号５を付記しない場合は、第２のアモル
ファス・シリコン膜と呼ぶことにする。また、多結晶シ
リコン膜である場合も同様である。尚、ここで形成され
たアモルファス・シリコン膜５は殆ど平坦になる。
第９図参照
Ｏ） 温度を数百（’Ｃ）乃至１’２００ （℃）程度
、時間を数十〔分〕乃至数〔時間〕程度として熱処理を
行い、アモルファス・シリコン膜５を単結晶シリコン膜
５′に変換する。
、時間を数十〔分〕乃至数〔時間〕程度として熱処理を
行い、アモルファス・シリコン膜５を単結晶シリコン膜
５′に変換する。
このようにして得られた単結晶シリコン膜５′は大面積
であり、また、表面の凹凸が少ないことは理解されよう
。
であり、また、表面の凹凸が少ないことは理解されよう
。
前記工程に於いて、アモルファス・シリコン膜３及び５
を単結晶シリコン化する為の熱処理は、アモルファス・
シリコンを溶融させるまでの加熱は不要である為、電気
炉を用いることが可能である。また、アモルファス・シ
リコン膜の代わりに多結晶シリコン膜を用いた場合には
、多結晶シリコンを溶融させる程度の加熱が必要になる
ので、レーザ・ビームに依る加熱或いはカーボン・ヒー
タに依るゾーン・メルティングを実施しなければならな
い。
を単結晶シリコン化する為の熱処理は、アモルファス・
シリコンを溶融させるまでの加熱は不要である為、電気
炉を用いることが可能である。また、アモルファス・シ
リコン膜の代わりに多結晶シリコン膜を用いた場合には
、多結晶シリコンを溶融させる程度の加熱が必要になる
ので、レーザ・ビームに依る加熱或いはカーボン・ヒー
タに依るゾーン・メルティングを実施しなければならな
い。
発明の効果
本発明に於ける半導体装置の製造方法に依れば、単結晶
シリコン基板上に選択的に絶縁膜を形成し、次いで、第
１のアモルファス・シリコン膜或いは多結晶シリコン膜
を形成し、次いで、熱処理を行って前記第１のアモルフ
ァス・シリコン膜或いは多結晶シリコン膜を単結晶シリ
コン膜に変換し、次いで、前記絶縁膜上に在る単結晶シ
リコン膜のみを覆う保護膜を形成し、次いで、露出され
ている単結晶シリコン領域を絶縁物化し、次いで、前記
保護膜を除去してから第２のアモルファス・シリコン膜
或いは多結晶シリコン膜を形成し、次いで、熱処理を行
って該第２のアモルファス・シリコン膜或いは多結晶シ
リコン膜を単結晶シリコン膜に変換する工程が含まれて
なることを特徴とする構成を採っている。
シリコン基板上に選択的に絶縁膜を形成し、次いで、第
１のアモルファス・シリコン膜或いは多結晶シリコン膜
を形成し、次いで、熱処理を行って前記第１のアモルフ
ァス・シリコン膜或いは多結晶シリコン膜を単結晶シリ
コン膜に変換し、次いで、前記絶縁膜上に在る単結晶シ
リコン膜のみを覆う保護膜を形成し、次いで、露出され
ている単結晶シリコン領域を絶縁物化し、次いで、前記
保護膜を除去してから第２のアモルファス・シリコン膜
或いは多結晶シリコン膜を形成し、次いで、熱処理を行
って該第２のアモルファス・シリコン膜或いは多結晶シ
リコン膜を単結晶シリコン膜に変換する工程が含まれて
なることを特徴とする構成を採っている。
この構成を採ることに依り、第１のアモルファス・シリ
コン膜或いは多結晶シリコン膜を単結晶シリコン膜に変
換する場合、それ自体及び相互の間隔とも微細化されて
選択的に形成された二酸化シリコン膜の間に露出された
単結晶シリコン半導体基板表面が結晶成長の核としての
役割を果たし、また、第２のアモルファス・シ・リコン
膜或いは多結晶シリコン膜を単結晶シリコン膜に変換す
る場合、耐酸化膜で被覆されることに依り酸化されずに
残った単結晶シリコン膜が核としての役割を果たし、そ
の結果、第２のアモルファス・シリコン膜或いは多結晶
シリコン膜の全体は良質の単結晶シリコン膜に変換され
、しかも、第１のアモルファス・シリコン膜或いは多結
晶シリコン膜を熱処理して得られた単結晶シリコン膜を
選択的に耐酸化膜で被覆してから熱酸化しているので、
その処理に依って表面は平坦に近くなり、その上に形成
される第２のアモルファス・シリコン膜或いは多結晶シ
リコン膜、従って、それを変換した単結晶シリコン膜は
殆ど平坦になる。
コン膜或いは多結晶シリコン膜を単結晶シリコン膜に変
換する場合、それ自体及び相互の間隔とも微細化されて
選択的に形成された二酸化シリコン膜の間に露出された
単結晶シリコン半導体基板表面が結晶成長の核としての
役割を果たし、また、第２のアモルファス・シ・リコン
膜或いは多結晶シリコン膜を単結晶シリコン膜に変換す
る場合、耐酸化膜で被覆されることに依り酸化されずに
残った単結晶シリコン膜が核としての役割を果たし、そ
の結果、第２のアモルファス・シリコン膜或いは多結晶
シリコン膜の全体は良質の単結晶シリコン膜に変換され
、しかも、第１のアモルファス・シリコン膜或いは多結
晶シリコン膜を熱処理して得られた単結晶シリコン膜を
選択的に耐酸化膜で被覆してから熱酸化しているので、
その処理に依って表面は平坦に近くなり、その上に形成
される第２のアモルファス・シリコン膜或いは多結晶シ
リコン膜、従って、それを変換した単結晶シリコン膜は
殆ど平坦になる。
従って、本発明に依れば、若干の工程増加はあるものの
、シリコン半導体基板全体に及ぶ大面積且つ高品質の単
結晶シリコン膜を有するＳＯＩ構造を得ることが可能で
あり、また、その表面は従来のＳＯＩ構造と比較すると
充分に平坦である。
、シリコン半導体基板全体に及ぶ大面積且つ高品質の単
結晶シリコン膜を有するＳＯＩ構造を得ることが可能で
あり、また、その表面は従来のＳＯＩ構造と比較すると
充分に平坦である。
第１図乃至第９図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン膜、３はアモルファス・シリコン膜、３′は単結晶
シリコン膜、４は窒化シリコン膜、５はアモルファス・
シリコン膜、５′は単結晶シリコン膜をそれぞれ示して
いる。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第３図 第６図
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン膜、３はアモルファス・シリコン膜、３′は単結晶
シリコン膜、４は窒化シリコン膜、５はアモルファス・
シリコン膜、５′は単結晶シリコン膜をそれぞれ示して
いる。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第３図 第６図
Claims (1)
- 単結晶シリコン基板上に選択的に絶縁膜を形成し、次い
で、第１のアモルファス・シリコン膜或いは多結晶シリ
コン膜を形成し、次いで、熱処理を行って前記第１のア
モルファス・シリコン膜或いは多結晶シリコン膜を単結
晶シリコン膜に変換し、次いで、前記絶縁膜上に在る単
結晶−シリコン膜のみを覆う保護膜を形成し、次いで、
露出されている単結晶シリコン領域を絶縁物化し、次い
で、前記保護膜を除去してから第２のアモルファス・シ
リコン膜或いは多結晶シリコン膜を形成し、次いで、熱
処理を行って該第２のアモルファス・シリコン膜或いは
多結晶シリコン膜を単結晶シリコン膜に変換する工程が
含まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109421A JPS60254609A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109421A JPS60254609A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254609A true JPS60254609A (ja) | 1985-12-16 |
Family
ID=14509810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109421A Pending JPS60254609A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254609A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226914A (ja) * | 1987-03-16 | 1988-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63306618A (ja) * | 1987-06-08 | 1988-12-14 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法 |
| EP0545585A2 (en) * | 1991-12-03 | 1993-06-09 | AT&T Corp. | Integrated circuit fabrication comprising a LOCOS process |
| JP2012160648A (ja) * | 2011-02-02 | 2012-08-23 | Shin Etsu Chem Co Ltd | Ｓｏｉウェーハの製造方法 |
-
1984
- 1984-05-31 JP JP59109421A patent/JPS60254609A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226914A (ja) * | 1987-03-16 | 1988-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2542609B2 (ja) * | 1987-03-16 | 1996-10-09 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS63306618A (ja) * | 1987-06-08 | 1988-12-14 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法 |
| EP0545585A2 (en) * | 1991-12-03 | 1993-06-09 | AT&T Corp. | Integrated circuit fabrication comprising a LOCOS process |
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
| JP2012160648A (ja) * | 2011-02-02 | 2012-08-23 | Shin Etsu Chem Co Ltd | Ｓｏｉウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE33096E (en) | Semiconductor substrate | |
| US4972251A (en) | Multilayer glass passivation structure and method for forming the same | |
| JPS60254609A (ja) | 半導体装置の製造方法 | |
| KR100197154B1 (ko) | 전계방출소자 제조방법 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH029450B2 (ja) | ||
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPS61113230A (ja) | 半導体装置の製造方法 | |
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JP2605286B2 (ja) | 半導体装置の製造方法 | |
| JPH0797555B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPS61114514A (ja) | 半導体装置の製造方法 | |
| JPS6410106B2 (ja) | ||
| JPS6015916A (ja) | 単結晶薄膜の製造方法 | |
| JPH03155130A (ja) | 半導体装置の製造方法 |