JPS63226914A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63226914A JPS63226914A JP6205087A JP6205087A JPS63226914A JP S63226914 A JPS63226914 A JP S63226914A JP 6205087 A JP6205087 A JP 6205087A JP 6205087 A JP6205087 A JP 6205087A JP S63226914 A JPS63226914 A JP S63226914A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- crystal
- film
- island
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 41
- 239000010408 film Substances 0.000 abstract description 40
- 239000013078 crystal Substances 0.000 abstract description 34
- 239000010409 thin film Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
表面の酸化シリコン膜相互を接着し、一方のシリコンウ
ェハーをエツチングして薄膜化し、その薄膜化した結晶
シリコン層を島状にパターンニングし、その島状の結晶
シリコン層を含む酸化シリコン膜の上にアモルファスシ
リコン層を被着し、それを熱処理して結晶シリコン層に
する。そうすれば、接着性が良く、且つ、結晶品質の良
いSO■基板が形成される。
ェハーをエツチングして薄膜化し、その薄膜化した結晶
シリコン層を島状にパターンニングし、その島状の結晶
シリコン層を含む酸化シリコン膜の上にアモルファスシ
リコン層を被着し、それを熱処理して結晶シリコン層に
する。そうすれば、接着性が良く、且つ、結晶品質の良
いSO■基板が形成される。
[産業上の利用分野コ
本発明は半導体装置の製造方法のうち、特に、SO■基
板の形成方法に関する。
板の形成方法に関する。
最近、S OI (Silicon On In5u
lator)構造の半導体装置が注目されており、それ
は高性能なICなどの半導体装置が形成できるからであ
る。例えば、電界効果形半導体装置において、ソースあ
るいはドレイン領域と同程度の厚さのシリコン層をもっ
たSol基板を用い、その薄いシリコン層に素子を形成
した構造にすると、pn接合面の空乏層の拡がりが抑制
されて寄生容量が減少し、それだけ高速動作する高性能
なrcが得られる。更に、シリコン層が薄いためにα線
等の放射線が入射しても誤動作することがない。
lator)構造の半導体装置が注目されており、それ
は高性能なICなどの半導体装置が形成できるからであ
る。例えば、電界効果形半導体装置において、ソースあ
るいはドレイン領域と同程度の厚さのシリコン層をもっ
たSol基板を用い、その薄いシリコン層に素子を形成
した構造にすると、pn接合面の空乏層の拡がりが抑制
されて寄生容量が減少し、それだけ高速動作する高性能
なrcが得られる。更に、シリコン層が薄いためにα線
等の放射線が入射しても誤動作することがない。
しかし、このようなSol構造の基板は、出来るだけ結
晶品質の良い基板であることが重要な条件で、そのよう
なSol構造基板が要望されている。
晶品質の良い基板であることが重要な条件で、そのよう
なSol構造基板が要望されている。
[従来の技術と発明が解決しようとする問題点]さて、
従前より著名なsor構造の半導体基板に、S OS
(Silicon On 5apphire )基板が
知られており、それは第2図の断面図に示すように、サ
ファイヤ基板l上にシリコンをエピタキシャル成長して
、単結晶シリコンN2を生成させた基板である。即ち、
サファイヤ基板は単結晶の材料であるから、約950℃
に加熱して、その上に化学気相成長(CV D)法など
によりシリコン層を形成すると、サファイヤの結晶性の
影響を受けた単結晶のシリコン層がエピタキシャル成長
する。
従前より著名なsor構造の半導体基板に、S OS
(Silicon On 5apphire )基板が
知られており、それは第2図の断面図に示すように、サ
ファイヤ基板l上にシリコンをエピタキシャル成長して
、単結晶シリコンN2を生成させた基板である。即ち、
サファイヤ基板は単結晶の材料であるから、約950℃
に加熱して、その上に化学気相成長(CV D)法など
によりシリコン層を形成すると、サファイヤの結晶性の
影響を受けた単結晶のシリコン層がエピタキシャル成長
する。
しかし、サファイヤ基板が非常に高価であり、且つ、単
結晶シリコンがその上に成長するとは云うものの、結晶
学的には異質であり、結晶格子のミスマツチが生じて、
作製したシリコン層2に多数の結晶欠陥が含まれる。従
って、従来の引き上げ法や帯域精製法で作成したシリコ
ン基板(バルクシリコン)と比較すれば、結晶品質は決
して良質のものではな(、そのため、s o s >、
を板は余り汎用されるに至っていない。
結晶シリコンがその上に成長するとは云うものの、結晶
学的には異質であり、結晶格子のミスマツチが生じて、
作製したシリコン層2に多数の結晶欠陥が含まれる。従
って、従来の引き上げ法や帯域精製法で作成したシリコ
ン基板(バルクシリコン)と比較すれば、結晶品質は決
して良質のものではな(、そのため、s o s >、
を板は余り汎用されるに至っていない。
また、最近、提唱されているSOI構造の基板に、ビー
ムアニールして作成する5ore板があり、第3図にそ
の断面図を示している。3はシリコン基板、4は酸化シ
リコン(SiCh)膜、5は単結晶シリコン層、6は5
i02膜であるが、その形成方法は、シリコン基板3面
を酸化して5i02膜4を生成し、その上に多結晶シリ
コン層を化学気相成長(CVD)法によって被着し、更
に、その上に同じCVD法によってS i O2膜6を
被着する。次いで、5i021pJ6の上から多結晶シ
リコン膜を、例えば、連続アルゴンレーザ(CW−Ar
La5er)ビームで走査して加熱溶融しくこれがビ
ームアニールで、本例はレーザアニールである)、多結
晶シリコン層を単結晶シリコン層5に変成すると云う方
法である。
ムアニールして作成する5ore板があり、第3図にそ
の断面図を示している。3はシリコン基板、4は酸化シ
リコン(SiCh)膜、5は単結晶シリコン層、6は5
i02膜であるが、その形成方法は、シリコン基板3面
を酸化して5i02膜4を生成し、その上に多結晶シリ
コン層を化学気相成長(CVD)法によって被着し、更
に、その上に同じCVD法によってS i O2膜6を
被着する。次いで、5i021pJ6の上から多結晶シ
リコン膜を、例えば、連続アルゴンレーザ(CW−Ar
La5er)ビームで走査して加熱溶融しくこれがビ
ームアニールで、本例はレーザアニールである)、多結
晶シリコン層を単結晶シリコン層5に変成すると云う方
法である。
しかし、この方法で作成したSOI基板は、大面積の多
結晶シリコン膜5を完全に単結晶化することが難しく、
また、単結晶化しても結晶品質は余り良質ではない。
結晶シリコン膜5を完全に単結晶化することが難しく、
また、単結晶化しても結晶品質は余り良質ではない。
そこで、最近、結晶品質の良いシリコン基板(バルクシ
リコン)を5i02膜を介して重ね合わせた後、片方を
薄膜化して薄いシリコン層(0,1〜1μmの厚み)に
形成し、そこに半導体素子を設ける構造のSOI基板が
提案されている。第4図(a)〜(C)はそのようなS
O■基板の従来°の製造方法の工程順断面図であり、ま
ず、第4図(alに示すように、2枚のシリコンウェハ
ー(シリコン基板)10、11を温度1000〜110
0℃のスチーム中で酸化して膜厚0.5μm程度の5i
02膜を生成し、ウェハー表面の5i02膜10°、1
1′面を対向させる。この場合、5i02膜10’、1
1′の膜厚は同じでなくともよい。更に、裏面のSiO
□膜は除去しても良い。
リコン)を5i02膜を介して重ね合わせた後、片方を
薄膜化して薄いシリコン層(0,1〜1μmの厚み)に
形成し、そこに半導体素子を設ける構造のSOI基板が
提案されている。第4図(a)〜(C)はそのようなS
O■基板の従来°の製造方法の工程順断面図であり、ま
ず、第4図(alに示すように、2枚のシリコンウェハ
ー(シリコン基板)10、11を温度1000〜110
0℃のスチーム中で酸化して膜厚0.5μm程度の5i
02膜を生成し、ウェハー表面の5i02膜10°、1
1′面を対向させる。この場合、5i02膜10’、1
1′の膜厚は同じでなくともよい。更に、裏面のSiO
□膜は除去しても良い。
次いで、第4図(b)に示すように、シリコン基板10
、11の5i02膜10’、11’面を重ね合わせて接
着する。接着方法は加圧、加熱あるいはその両者の併用
によって行われるが、そのメカニズムは、5膜02表面
のシラノール(St−OH)基が脱水縮合し、シロキサ
ン(Si −0−5t)基を生成して、シロキサン結合
ができるためとされている。その結合反応を示すと次式
の通りである。
、11の5i02膜10’、11’面を重ね合わせて接
着する。接着方法は加圧、加熱あるいはその両者の併用
によって行われるが、そのメカニズムは、5膜02表面
のシラノール(St−OH)基が脱水縮合し、シロキサ
ン(Si −0−5t)基を生成して、シロキサン結合
ができるためとされている。その結合反応を示すと次式
の通りである。
(Si −0H) + (Si −0H) −H20
+ (Si−0−Si接着させるシリコン基板は、例え
ば、直径4インチφ、厚さ500pmのものを用いる。
+ (Si−0−Si接着させるシリコン基板は、例え
ば、直径4インチφ、厚さ500pmのものを用いる。
次いで、第4図(C)に示すように、一方のシリコン基
板11をエツチングまたは研磨して膜厚0.5μm程度
の結晶シリコン層11を形成して、Sol基板に仕上げ
る。
板11をエツチングまたは研磨して膜厚0.5μm程度
の結晶シリコン層11を形成して、Sol基板に仕上げ
る。
このようにして作製したSOI基板は、薄膜化した結晶
シリコンfillがバルクシリコンを源にした結晶層で
あるから結晶品位が良くて、上記のSO8基板や第3図
で説明したSOI基板に比べて温かに結晶性の優れた品
質のものである。
シリコンfillがバルクシリコンを源にした結晶層で
あるから結晶品位が良くて、上記のSO8基板や第3図
で説明したSOI基板に比べて温かに結晶性の優れた品
質のものである。
ところが、シロキサン結合によって接着すると、接着が
二次元的なものであって、必ずしも十分な接着力が得ら
れず、そのため、結晶シリコン層にICなどの半導体素
子を作製してパターンニングしたりして、微細に細分す
ると、部分的に剥離が起こると云う欠点ができる。
二次元的なものであって、必ずしも十分な接着力が得ら
れず、そのため、結晶シリコン層にICなどの半導体素
子を作製してパターンニングしたりして、微細に細分す
ると、部分的に剥離が起こると云う欠点ができる。
本発明は、このような欠点を解消させるSOI基板の製
造方法を提案するものである。
造方法を提案するものである。
[問題点を解決するための手段]
その目的は、表面に酸化シリコン膜を有する2枚のシリ
コンウェハーを重ね合わせて接着し、一方のシリコンウ
ェハーをエツチングして薄膜化した結晶シリコン層を形
成し、次いで、該結晶シリコン層をパターンニングして
複数の島状とし、該島状の結晶シリコン層を含む酸化シ
リコン膜の上にアモルファスシリコン層を被着し、該ア
モルファスシリコン層を熱処理して結晶シリコン層に生
成する半導体装置の製造方法によって達成される。
コンウェハーを重ね合わせて接着し、一方のシリコンウ
ェハーをエツチングして薄膜化した結晶シリコン層を形
成し、次いで、該結晶シリコン層をパターンニングして
複数の島状とし、該島状の結晶シリコン層を含む酸化シ
リコン膜の上にアモルファスシリコン層を被着し、該ア
モルファスシリコン層を熱処理して結晶シリコン層に生
成する半導体装置の製造方法によって達成される。
[作用]
即ち、本発明は、薄膜化した結晶シリコン層を島状に分
離し、島状結晶シリコン層を含む5i02膜上にアモル
ファスシリコン層を被着し、それを熱処理して結晶シリ
コン層に結晶化する。そうすると、接着性が良くて、結
晶品質の良い5OIi板が得られる。
離し、島状結晶シリコン層を含む5i02膜上にアモル
ファスシリコン層を被着し、それを熱処理して結晶シリ
コン層に結晶化する。そうすると、接着性が良くて、結
晶品質の良い5OIi板が得られる。
[実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第1図(a)〜(e)は本発明にかかる製造方法の工程
順断面図を示しており、同図により順を追って説明する
。
順断面図を示しており、同図により順を追って説明する
。
第1図(a)参照;まず、2枚のシリコン基板(シリコ
ンウェハー’I 20.21を温度1000−1100
℃のスチーム中、もしくは、ドライ酸素中で酸化して、
それぞれ膜厚0.5μmおよび0.02μmの5i02
膜20’、21’を形成し、その5i02膜20’、2
1’面を重ね合わせて接着する。この時、後工程で薄膜
化するシリコン基板21の5i02膜21°は薄い方が
良く、厚さ数十人の自然酸化膜でもよい、また、裏面の
5i02膜は除去しておいても良い。接着法は、例えば
、温度800℃に加熱し、且つ、加圧して接着するが、
これは従来法と同じくシロキサン結合によるものである
。
ンウェハー’I 20.21を温度1000−1100
℃のスチーム中、もしくは、ドライ酸素中で酸化して、
それぞれ膜厚0.5μmおよび0.02μmの5i02
膜20’、21’を形成し、その5i02膜20’、2
1’面を重ね合わせて接着する。この時、後工程で薄膜
化するシリコン基板21の5i02膜21°は薄い方が
良く、厚さ数十人の自然酸化膜でもよい、また、裏面の
5i02膜は除去しておいても良い。接着法は、例えば
、温度800℃に加熱し、且つ、加圧して接着するが、
これは従来法と同じくシロキサン結合によるものである
。
なお、この時、シリコン基板21は、例えば、高濃度な
n+型(または、p+型)シリコン板21Aの上にエピ
タキシャル成長して、膜厚0.5μm程度の高純度シリ
コン層21Bを形成し、その高純度シリコン層21Bを
熱酸化してsiO21欠21 ’を生成するのが好まし
い。それは、次のエツチングして薄膜化する工程の制御
が容易になるからである。
n+型(または、p+型)シリコン板21Aの上にエピ
タキシャル成長して、膜厚0.5μm程度の高純度シリ
コン層21Bを形成し、その高純度シリコン層21Bを
熱酸化してsiO21欠21 ’を生成するのが好まし
い。それは、次のエツチングして薄膜化する工程の制御
が容易になるからである。
第1図(b)参照;次いで、シリコン基板21を弗酸1
:硝酸3:酢酸8からなるエツチング溶液でエツチング
して薄膜化し、膜厚0.3μm程度の結晶シリコン12
1を形成する。この時、上記のように高濃度なn+型(
もしくはp+型)シリコン板21八を用いると、n+型
(もしくはp+型)シリコン板21八と高純度シリコン
層21Bとのエツチング比(前者が大きい)のために、
結晶シリコン層21が精度良く均一に薄膜化して作製さ
れる。
:硝酸3:酢酸8からなるエツチング溶液でエツチング
して薄膜化し、膜厚0.3μm程度の結晶シリコン12
1を形成する。この時、上記のように高濃度なn+型(
もしくはp+型)シリコン板21八を用いると、n+型
(もしくはp+型)シリコン板21八と高純度シリコン
層21Bとのエツチング比(前者が大きい)のために、
結晶シリコン層21が精度良く均一に薄膜化して作製さ
れる。
第1図(C1参照;次いで、フォトリソグラフィによっ
て結晶シリコン層21の上にマスクパターン(図示せず
)を形成しエツチングして、島状の結晶シリコン層21
および5i02膜21”にパターンニングする。この島
状結晶シリコン層21は、例えば、幅1μm、長さ数日
程度の多数の短冊パターンである。なお、5i02膜2
1′を除去する際、一部の5i02膜20°が除去され
てもよい。問題は5i02膜21’を完全に除去してお
くことである。その方が後記するように接着性が強くな
るからである。
て結晶シリコン層21の上にマスクパターン(図示せず
)を形成しエツチングして、島状の結晶シリコン層21
および5i02膜21”にパターンニングする。この島
状結晶シリコン層21は、例えば、幅1μm、長さ数日
程度の多数の短冊パターンである。なお、5i02膜2
1′を除去する際、一部の5i02膜20°が除去され
てもよい。問題は5i02膜21’を完全に除去してお
くことである。その方が後記するように接着性が強くな
るからである。
第1図(d)参照;次いで、この島状結晶シリコン層2
1を含む5i02膜20′の上にCVD法によって膜厚
0.5μmのアモルファスシリコン層22を被着する。
1を含む5i02膜20′の上にCVD法によって膜厚
0.5μmのアモルファスシリコン層22を被着する。
原料はモノシラン(SiH4)ガスを用い、基板を約5
00℃に加熱して被着させると、アモルファス化したシ
リコン層が形成される。
00℃に加熱して被着させると、アモルファス化したシ
リコン層が形成される。
第1図(e)参照;次いで、水素ガス中で1000℃。
10分間の熱処理を行なうと、アモルファスシリコン層
22が結晶シリコン層22゛に固相成長する。この時、
表面の多少の凹凸は加熱時にアモルファスシリコンが流
動するために平坦化されて、結晶品質の良い結晶シリコ
ン層22′が形成される。更に、5i02膜21′の膜
厚が薄い方がシリコン層22′の底面の平坦性も良い。
22が結晶シリコン層22゛に固相成長する。この時、
表面の多少の凹凸は加熱時にアモルファスシリコンが流
動するために平坦化されて、結晶品質の良い結晶シリコ
ン層22′が形成される。更に、5i02膜21′の膜
厚が薄い方がシリコン層22′の底面の平坦性も良い。
このような形成方法によれば、結晶軸・面方位が完全に
一致している島状結晶シリコン層21上で結晶軸・面方
位を引き継いで結晶が成長するために、結晶品質の極め
て良好な結晶シリコン層22”となる。且つ、5i02
膜20’、21’の密着よりも、アモルファスシリコン
22と5i02膜20’との密着性の方が良いために接
着力が強く、従って、非常に品質の優れたSOT基板が
得られる。
一致している島状結晶シリコン層21上で結晶軸・面方
位を引き継いで結晶が成長するために、結晶品質の極め
て良好な結晶シリコン層22”となる。且つ、5i02
膜20’、21’の密着よりも、アモルファスシリコン
22と5i02膜20’との密着性の方が良いために接
着力が強く、従って、非常に品質の優れたSOT基板が
得られる。
[発明の効果]
以上の説明から明らかなように、本発明によれば接着力
が強くて、且つ、結晶品質の良い結晶シリコン層をもっ
たSOI基板が得られて、ICの性能向上に大きく役立
つものである。
が強くて、且つ、結晶品質の良い結晶シリコン層をもっ
たSOI基板が得られて、ICの性能向上に大きく役立
つものである。
第1図(a)〜(elは本発明にかかる製造方法の工程
順断面図、 第2図は従来のSO8基板の断面図、 第3図は従来のビームアニール法によるSO■基板の断
面図、 第4図(at〜(C)は本発明に関わりある従来のSo
l基板の製造方法の工程順断面図である。 図において、 10、20ハシリコン基板(シリコンウェハー)、11
、21はシリコン基板(シリコンウェハー)、または、
結晶シリコン層、 10’、 11’、 20°、21′は5i02膜、2
2はアモルファスシリコン層、 22°は結晶シリコン層 を示している。 ^ Φ°0
−J従未、、SOS不籾/l酢面
の 第2図 わし春φヒ′−ムアニールシ乏tsttsox羞販s;
!千面口第3図 第4図
順断面図、 第2図は従来のSO8基板の断面図、 第3図は従来のビームアニール法によるSO■基板の断
面図、 第4図(at〜(C)は本発明に関わりある従来のSo
l基板の製造方法の工程順断面図である。 図において、 10、20ハシリコン基板(シリコンウェハー)、11
、21はシリコン基板(シリコンウェハー)、または、
結晶シリコン層、 10’、 11’、 20°、21′は5i02膜、2
2はアモルファスシリコン層、 22°は結晶シリコン層 を示している。 ^ Φ°0
−J従未、、SOS不籾/l酢面
の 第2図 わし春φヒ′−ムアニールシ乏tsttsox羞販s;
!千面口第3図 第4図
Claims (1)
- 表面に酸化シリコン膜を有する2枚のシリコンウェハー
を重ね合わせて接着し、一方のシリコンウェハーをエッ
チングして薄膜化した結晶シリコン層を形成し、次いで
、該結晶シリコン層をパターンニングして複数の島状と
し、該島状の結晶シリコン層を含む酸化シリコン膜上に
アモルファスシリコン層を被着し、該アモルファスシリ
コン層を熱処理して結晶シリコン層に生成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062050A JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062050A JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63226914A true JPS63226914A (ja) | 1988-09-21 |
JP2542609B2 JP2542609B2 (ja) | 1996-10-09 |
Family
ID=13188937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62062050A Expired - Lifetime JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2542609B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713819B1 (en) * | 2002-04-08 | 2004-03-30 | Advanced Micro Devices, Inc. | SOI MOSFET having amorphized source drain and method of fabrication |
JP2009272514A (ja) * | 2008-05-09 | 2009-11-19 | Semiconductor Energy Lab Co Ltd | 貼り合わせ法による半導体基板の製造方法 |
JP2011171677A (ja) * | 2010-02-22 | 2011-09-01 | Semiconductor Technology Academic Research Center | 半導体装置の製造方法 |
WO2012105367A1 (ja) * | 2011-02-02 | 2012-08-09 | 信越化学工業株式会社 | Soiウェーハの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254609A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61294846A (ja) * | 1985-06-20 | 1986-12-25 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体デバイスの製造方法 |
-
1987
- 1987-03-16 JP JP62062050A patent/JP2542609B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254609A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61294846A (ja) * | 1985-06-20 | 1986-12-25 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体デバイスの製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713819B1 (en) * | 2002-04-08 | 2004-03-30 | Advanced Micro Devices, Inc. | SOI MOSFET having amorphized source drain and method of fabrication |
JP2009272514A (ja) * | 2008-05-09 | 2009-11-19 | Semiconductor Energy Lab Co Ltd | 貼り合わせ法による半導体基板の製造方法 |
JP2011171677A (ja) * | 2010-02-22 | 2011-09-01 | Semiconductor Technology Academic Research Center | 半導体装置の製造方法 |
WO2012105367A1 (ja) * | 2011-02-02 | 2012-08-09 | 信越化学工業株式会社 | Soiウェーハの製造方法 |
JP2012160648A (ja) * | 2011-02-02 | 2012-08-23 | Shin Etsu Chem Co Ltd | Soiウェーハの製造方法 |
CN103339710A (zh) * | 2011-02-02 | 2013-10-02 | 信越化学工业株式会社 | 制备soi晶片的方法 |
KR20140005948A (ko) * | 2011-02-02 | 2014-01-15 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Soi 웨이퍼의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2542609B2 (ja) | 1996-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
JPS63226914A (ja) | 半導体装置の製造方法 | |
JPH0613456A (ja) | 半導体装置の製造方法 | |
JPH01246850A (ja) | 半導体基板及びその製法 | |
JPH06224404A (ja) | 集積回路装置の製造方法 | |
JPH01133341A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JPH0613593A (ja) | 半導体基板 | |
JPH03250615A (ja) | 接合ウエーハの製造方法 | |
JPH0669085B2 (ja) | 半導体基板の製造方法 | |
JPH02219252A (ja) | 半導体装置の製造方法 | |
JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
JP2584639B2 (ja) | 半導体基板の製造方法 | |
JPH056883A (ja) | 半導体基板の製造方法 | |
JPS5853824A (ja) | 半導体装置の製造方法 | |
JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
JPH0294415A (ja) | 基板の作成方法 | |
JPH0494113A (ja) | 貼り合わせウェハの製造方法 | |
JPH0824100B2 (ja) | Soi基板の製造方法 | |
JPH04206925A (ja) | 貼り合わせウェハの製造方法 | |
JPH06296002A (ja) | 半導体素子の製造方法 | |
JPH03104276A (ja) | 半導体装置の製造方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JPH01189943A (ja) | 半導体基板の製造方法 |