JPH01246850A

JPH01246850A - 半導体基板及びその製法

Info

Publication number: JPH01246850A
Application number: JP7312688A
Authority: JP
Inventors: Hiroshi Goto; 寛後藤; Katsunobu Ueno; 上野　勝信; Kazunori Imaoka; 今岡　和典; Yoshihiro Arimoto; 由弘有本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-03-29
Filing date: 1988-03-29
Publication date: 1989-10-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔手肌　　要〕絶縁性の支持基板上に半導体薄膜を形成してなる、いわ
ゆる“Ｓ　ＯＩ　”（ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｏ
ｎ＋ｎ５ｕｌａｔｏｒ）構造を有する半導体基板に関し
、Ｓｏｌ基板の絶縁膜の比誘電率を低下させることを目
的とし、絶縁性の支持基板上に半導体薄膜を形成してなる半導体
基板であって、前記支持基板が非絶縁性半導体支持基板
及び該基板上に形成された絶縁膜からなり、かつ前記絶
縁膜がその膜、の比誘電率を低下させるのに十分な数、
形状及び分布の空隙を膜内部に有していることを特徴と
する半導体基板により構成する。

〔産業上の利用分野〕

本発明は半導体基板に関し、さらに詳しく述べると、絶
縁性の支持基板上に半導体薄膜を形成してなる、いわゆ
るＳ　ＯＩ　”（ｓｅ＋ｙ＋１ｃｏｎｄｕｃｔｏｒ　ｏ
ｎｉｎｓｕｌａｔｏｒ）構造を有する半導体基板に関す
る。かかるＳＯＩ基板は、完全な素子分離構造を実現し
得ル、等ノ利点のために、ＭＯＳ　（ｍｅｔａｌ　ｏｘ
ｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイス、ノくイ
ポーラトランジスタ等の半導体装置の製造に有利に利用
することができる。本発明はまた、このようなＳＯＩ基
板を製造する方法に関する。

〔従来の技術〕

従来のＳｏｌ基板は、例えば、（１００）　　シリコン
基板上にシリコン酸化膜（Ｓ１０２）を熱酸化により形
成し、このＳｉｎ、膜上にさらに無定形シリコン層を気
相成長法（ＶＰＥ）により形成し、最後に無定形シリコ
ン層をアニールして単結晶シリコンに変えることによっ
て製造されてきた。但し、この方法では単結晶シリコン
層が均一に形成されない、等の不都合があるので、この
方法の代りとして、ヘテロエピタキシャル成長法が用い
られている。

しかし、この成長法は、格子欠陥を生じやすいといった
欠点がある。

最近、ウェハ張り合わせ技術を用いたＳＯＩ基板の製造
が、従来の方法の欠点を伴なわず、また、プロセスが簡
単でかつバルク並みの結晶性が得られるので、注目され
、かつ研究されている。従来の製法の一例を示すと、第
５図（Ａ）〜（Ｄ）　に順を追って示す通りである：最初に、半導体基板（ここではシリコンウェハ）を用意
し、その表面にシリコン酸化膜（Ｓ１０□）を形成する
。この５ｉ０２膜は絶縁膜として作用させるものであり
、熱酸化等の常用の手段によって形成することができる
。Ｓ１０□膜の膜厚は０．０５〜１ｐｍである。第５図
（Ａ）に示されるように、ＳｌＯ□膜２を有するシリコ
ンウェハｌを２枚用意する。

次いで、第５図（Ｂ）に示されるように、２枚のシリコ
ンウェハｌを重ね合わせた後、ウェハ間にパルス状の電
圧（±１００〜±５００　Ｖ　）を印加する。

本発明者らの知見によれば、かかる静電圧力の印加は、
重ねたウェハのボイド（未接触部）をなくするうえで非
常に有効であり、したがって、以下に述べる本発明の実
施においても有利に用いることができる。同時に、カー
ボンヒータ３を用いて、重ねたウェハを５００〜８００
℃の温度で加熱する。

この段階で、２枚のウェハ同志を接着することができる
。

引き続いて、第５図（Ｃ）　に示されるように、２枚の
ウェハ同志のより強固な接着を保証するために、電気炉
（図示せず）を用いて窒素雰囲気中で１０００〜１２０
０℃の温度で３０分間〜１時間にわたって熱処理する。

図示のように、２枚のシリコンウェハ１がＳ！０□膜２
を介して一体的に結合せしめられる。

最後の薄膜化工程では、第５図（Ｄ）に示されるように
、支持基板となる下方のシリコンウェハ１はそのま＼に
しておいて、上方のシリコンウェハ１のみを所定の深さ
まで薄膜化する。上方のシリコンウェハ（ここでは特に
シリコンＦ［１１）の膜厚は、したがって、１０４以下
となる。なお、これら及びその他の図面において、説明
の便宜のため、膜厚等が実際とは異なって示されている
ことを理解されたい。

〔発明が解決しようとする課題〕

従来の８０１基板において、その絶縁膜として密に詰っ
た膜が、特に支持基板であるシリコン基板の熱酸化によ
って形成されたＳｉＯ□膜が、用いられてきた。ＳｌＯ
□膜が絶縁膜として多用されてきた理由には、製造が容
易であること、そして比誘電率が熱酸化膜の場合３．２
〜３．４と小さいこと、の２点があげられる。ここで、
ＳＯＩ基板の絶縁膜の比誘電率が小さいほど得られる半
導体装置の動作速度が向上するので、絶縁膜の比誘電率
をできるかぎり低下させることが望ましい。

本発明の目的は、したがって、ＳＯ■基板の絶縁膜の比
誘電率を低下させることにある。

〔課題を解決するための手段〕

ＳＯ■基板の絶縁膜の比誘電率を下げるという目的は、
本発明によれば、絶縁性の支持基板上に半導体薄膜を形
成してなる半導体基板であって、前記支持基板が非絶縁
性半導体支持基板及び該基板上に形成された絶縁膜から
なり、かつ前記絶縁膜がその膜の比誘電率を低下させる
のに十分な数、形状及び分布の空隙を膜内部に有してい
ることを特徴とする半導体基板によって達成することが
できる。

本発明によるＳＯＩ基板では、その絶縁膜の比誘電率を
下げるために、絶縁膜の内部に多数の空隙を設けて見掛
けの比誘電率を下げることを提案する。実際、本発明に
よれば、見掛けの比誘電率を２もしくはそれ以下に下げ
ることができる。

絶縁膜の空隙の数、形状５分布等は、所期の比誘電率低
下効果が得られる限りにおいて特に限定されるものでは
ない。但し、特性面を考慮して、これらの空隙は絶縁膜
内に均一に分布させるのが好ましい。空隙の形状の例と
して、ストライプ状の溝・ストライプ状の貫通孔、ラセ
ン状の溝、市松模様の溝、独立あるいは連続気泡、その
他をあげることができる。

支持基板の材料及び絶縁膜の材料は、それぞれ、この技
術分野において常用の材料のなかから任意に選ぶことが
できる。例えば絶縁膜を８１０２膜とし、支持基板とし
てのシリコン基板又は半導体薄膜形成用のシリコン基板
のウェット酸化、ドライ酸化。

ＨＣβ酸化等によってこの膜を形成することが推奨され
る。適当な支持基板の材料としては、シリコンなどをあ
げることができ、また、適当な絶縁膜の材料としては、
ＳｌＯ□寺社÷脅などをあげることができる。

本発明によるＳＯ■基板は、この技術分野において一般
的に用いられているＳｏｌ基板製造プロセスをベースに
して、そのプロセスに空隙付与工程を加えることによっ
て、製造することができる。

なかんずく、本発明によるＳＯＩ基板は、非絶縁性の第
１半導体基板及び第２半導体基板の少なくとも一方の表
面に絶縁膜を形成し、前記絶縁膜の内部にその膜の比誘
電率を低下させるのに十分な数、形状及び分布の空隙を
形成し、前記第１半導体基板及び前記第２半導体基板を
前記空隙含有絶縁膜が中間層となるように張り合わせて
接着し、そして前記第２半導体基板を薄膜化して所定の
膜厚をもったシリコン薄膜を得ることを特徴とする、半
導体基板の製法によって有利に製造することができる。

本発明方法を実施するに当って、支持基板としての第１
半導体基板と第２半導体シリコン基板の張り合わせ及び
接着は、公知なウェハ張り合わせ技術にもとづいて任意
に行うことができる。例えば、表面を洗浄した後の基板
どうしを重ね合わせて１０００〜１２００℃の高温度で
熱処理するだけでも満足し得る密着を達成することがで
き、また、さらに強固な結合が所望であるならば、先に
述べた静電圧力の印加を併用することが推奨される。

両方の基板の密着後、第２半導体基板を所定の深さまで
除去して薄膜化を行う。この薄膜化には、研磨する方法
、選択エツチングする方法、両方法の組み合わせなどを
有利に用いることができる。

得られる半導体薄膜の膜厚はできるかぎり薄いほうが好
ましく、一般には１０趨以下、特に好ましくは２〜３序
である。

〔作　用〕

本発明によるＳＯＩ基板では、その絶縁膜の内部に多数
個の空隙が分布せしめられているので、見掛けの比誘電
率が低く、したがって、絶縁膜を低比誘電率の材料から
構成したのと同等の効果を得ることができる。

〔実施例〕

本発明によるＳＯＩ基板の例を以下にいくつか記載する
。なお、これらの例は一例であって、種々の変更及び改
良を施し得ることを理解されたい。

第１図は、本発明のＳＯＩ基板の好ましい態様を略示断
面図で示したものである。第１図（Ａ）のＳｏｌ基板は
、シリコン支持基板ｌと該基板上に順次形成された空隙
保有絶縁膜１２及びシリコン薄膜１１とからなる。空隙
保有絶縁膜１２は、ＳｉＯ□からできていて、溝状の空
隙をストライプ状に有する。図示のＳＯＩ基板は、例え
ば、第２図（Ａ）〜（Ｅ）　に示すようにして製造する
ことができる；最初に、第２図（Ａ）に示されるように、支持基板とし
て用いるシリコン基板ｌを１０００℃でウェット酸化し
て基板１の表面に膜厚ｌμの酸化膜（Ｓｉｎ２膜）２を
形成する。次いで、この５１０２膜２をＲＩ　Ｅ（ｒｅ
ａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ）で選択エツチ
ングして、幅１μ及び深さ１趨のストライプ状の溝をｌ
ＪＭ間隔で形成する。第２図（Ｂ）に示されるような空
隙保有ＳｉＯ□膜１２が得られる。次いで、第２図（Ｃ
）に示されるように、半導体薄膜形成用のいま１つのシ
リコン基ＦＦ１ｔを用意し、その表面を先に形成した空
隙保有Ｓ１０□膜１２の表面に重ね合わせる。２枚の基
板を重ね合わせた後、窒素雰囲気中で１１００℃で１時
間にわたってアニールする。

また、このアニールにプラスして静電圧力を加えると、
より良好な密着を行うことができる。アニール後、第２
図（Ｄ）　　に示されるような一体的に張り合わせれた
シリコン基板が得られる。引き続いて、上方のシリコン
基板１を機械研摩及び化学研磨により薄膜化する。第２
図（Ｅ）に示されるような膜厚１ｊｌｌａのシリコン薄
膜１１が形成され、本発明のＳＯＩ基板が完成する。こ
のＳＯＩ基板のＳｌＯ□膜の比誘電率をキャパシタンス
メータにより測定したところ、２．８であることが判っ
た。

比較のため、上記と同様な、但し、Ｓ１０□絶縁膜が空
隙をもたない従来の３０１基板を製造し、その５ｌＯ７
膜の比誘電率を測定した。比誘電率は３．２であった。

第１図（Ｂ）のＳＯＩ基板は、シリコン支持基板１と該
基板上に順次形成された空隙保有絶縁膜２２及びシリコ
ン薄膜１１とからなる。空隙保有絶縁膜２２は、５ｌＯ
７からできていて、ストライプ状に延在する貫通孔を空
隙として保有する。図示のＳＯＩ基板は、例えば、第３
図（Ａ）〜（０）に示すようにして製造することができ
る：酸化膜（Ｓ１０２膜）の形成は第２図（Ａ）の工程と同
様に実施することができ、ここでの説明を省略する。引
き続いて、シリコン基板１上の５ｉｎ２膜を選択エツチ
ングして、第３図（Ａ）に示されるような断面形状をも
ったＳｉＯ２膜２Ｉを得る。さらに、この５ｉｎ２膜２
１の溝の部分にレジストを充填した状態で５１０２のス
パッタリングを行う。レジストを除去すると、第３図（
Ｂ）　に示されるように、膜厚２０００人のスパッタ５
ｉｎ２膜（矢印ａ）を有する空隙保有Ｓ１０□膜２２が
得られる。次いで、第３図（Ｃ）に示されるように、半
導体薄膜形成用のいま１つのシリコン基板１を用意し、
その表面を先に形成した空隙保有５ｉｎ２膜２２の表面
に重ね合わせる。

２枚の基板を重ね合わせた後、窒素雰囲気中で１１００
℃で１時間にわたってアニールする。第３図（Ｄ）　に
示されるような一体的に張り合わされたシリコン基板が
得られる。引き続いて、上方のシリコン基板１を通常の
研磨法により所定の深さまで除くと、第３図（Ｐ２）に
示されるようなシリコン薄膜１１が得られる。このよう
な一連の工程を経て、本発明のＳＯ■基板が完成する。

第１図（Ｃ）のＳＯＩ基板は、絶縁膜３２のシリコン支
持基板１と接する側にストライプ状の溝を空隙として設
けた点に特徴がある。このＳＯＩ基板は、例えば、第４
図（Ａ）〜（Ｐ、）に示すようにして製造することがで
きる：最初に、第４図（Ａ）　に示されるように、半導体薄膜
形成用のシリコン基板１の全面に多結晶シリコン層３１
を膜厚ＩＩ！ｔ＆でデポジットする。次いで、多結晶シ
リコン層３１をレジスト−ドライエツチング法により所
定のパターンでパターニングした後、１０００℃でウェ
ット酸化する。第４図（Ｂ）に示されるような断面形状
をもったＳｉＯ□膜３２膜帯２れる。次いで、第４図（
Ｃ）に示されるように、得られた５ｌｏ２膜３２の表面
をシリコン支持基板１の表面に重ね合わせる。２枚の基
板を重ね合わせた後、窒素雰囲気中で１１００℃で１時
間にわたってアニールする。第４図（Ｄ）に示されるよ
うな一体的に張り合わされたシリコン基板が得られる。

引き続いて、上方のシリコン基板１を通常の研磨法によ
り所定の深さまで除くと、第４図（Ｅ）の示されるよう
なシリコン薄膜１１が得られる。このような一連の工程
を経て、本発明のＳｏｌ基板が完成する。

第１図（Ｄ）のＳＯＩ基板は、その絶縁膜４２に多数個
の独立気泡状の空隙を設けた点に特徴がある。このよう
な絶縁膜４２は、例えば、シリコン支持基板ｌ上にシリ
コン酸化膜を形成した後、その膜を陽極酸化するなどし
て形成することができる。シリコン薄膜１１の形成は前
述の例と同様にして行うことができる。

なお、シリコン支持基板は、前記したようにシリコンそ
のもの（Ｓ１０□膜を有しない）　、５ｉｎ２膜付きの
シリコン基板のほか、半導体装置の製造に用いられてい
るいろいろな形態、例えばＳｉＣエピタキシャル層とポ
リシリコン層の組み合わせを有するもの、をとることが
できる。

〔発明の効果〕

本発明によれば、ＳＯＩ基板の絶縁膜の見掛けの比誘電
率を顕著に下げることができ、したがって、ストレンキ
ャパシタンスが減少し、素子の高速化が可能になる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｄ）は、それぞれ、本発明によるＳＯ
Ｉ基板の好ましい一例を示した断面図であり、第２図（
Ａ）〜（巳）は、第１図（Ａ）のＳＯＩ基板の製造プロ
セスを順を追って示した断面図であり、第３図（Ａ）〜
（６）は、第１図（Ｂ）のＳＯＩ基板の製造プロセスを
順を追って示した断面図であり、第４図（Ａ）〜（Ｅ）
は、第１図（Ｃ）のＳＯＩ基板の製造プロセスを順を追
って示した断面図であり、そして第５図（Ａ）〜（Ｄ）　は、従来のＳＯ■基板の製造プ
ロセスを順を追って示した断面図である。図中、１はシリコン支持基板、１２，２２．３２及び４
２は空隙保有絶縁膜、そして１１はシリコン薄膜である
。

Claims

【特許請求の範囲】１、絶縁性の支持基板上に半導体薄膜を形成してなる半
導体基板であって、前記支持基板が非絶縁性半導体支持
基板及び該基板上に形成された絶縁膜からなり、かつ前
記絶縁膜がその膜の比誘電率を低下させるのに十分な数
、形状及び分布の空隙を膜内部に有していることを特徴
とする半導体基板。２、絶縁性の支持基板上に半導体薄膜を形成してなる半
導体基板を製造するに当って、非絶縁性の第１半導体基
板及び第２半導体基板の少なくとも一方の表面に絶縁膜
を形成し、前記絶縁膜の内部にその膜の比誘電率を低下
させるのに十分な数、形状及び分布の空隙を形成し、前
記第１半導体基板及び前記第２半導体基板を前記空隙含
有絶縁膜が中間層となるように張り合わせて接着し、そ
して前記第２半導体基板を薄膜化して所定の膜厚をもっ
た半導体薄膜を得ることを特徴とする、半導体基板の製
法。