JP2012033713A

JP2012033713A - 空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法

Info

Publication number: JP2012033713A
Application number: JP2010172010A
Authority: JP
Inventors: Katsunobu Kitada; 勝信北田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2010-07-30
Filing date: 2010-07-30
Publication date: 2012-02-16

Abstract

【課題】生産性に優れる空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法を提供する。
【解決手段】空洞半導体基板１は、支持基板１０と、半導体基板２０と、を有する。この半導体基板２０は、下主面２１ｂの上に一体的に形成され且つ当該下主面２１ｂから突出している脚部２２を介して支持基板１０の上に張り合わされている。この半導体基板２０は、下主面２１ｂが支持基板１０から離隔している。
【選択図】図１

Description

本発明は、空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法に関する。

近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＮ（Silicon On Nothing）構造がある。このＳＯＮ構造を形成する方法として、例えば特許文献１に記載された技術がある。

特開２００１−１４４２７６号公報

しかし、特許文献１に記載された技術では、半導体素子を形成するのと併せて、表面から空洞を作ってＳＯＮ構造を形成していくので、製造プロセスが複雑になっていた。

本発明は、上述の事情のもとで考え出されたものであって、生産性に優れる空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法を提供することを目的とする。

本発明の空洞半導体基板は、支持基板と、主面の上に一体的に形成され且つ当該主面から突出している脚部を介して前記支持基板の上に張り合わされ、前記主面が支持基板から離隔している半導体基板と、を有する。

本発明の空洞半導体基板の製造方法は、半導体基板の主面に突出部を形成する工程と、前記突出部を脚部として、前記半導体基板を支持基板に貼り合わせる工程と、を含む。

本発明の半導体素子の製造方法は、本発明の空洞半導体基板に、前記主面と対となる対主面から、半導体素子として機能する素子機能部を形成する工程と、少なくとも１つの前記素子機能部を含む領域ごとに前記空洞半導体基板を分割する工程と、を含む。

本発明によれば、半導体素子の生産性に優れる空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法を提供することができる。

（ａ）は本発明に係る空洞半導体基板の１つの実施形態の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩｂ−Ｉｂ線に沿った断面図である。（ａ）は図１に示した空洞半導体基板の有する半導体基板の概略構成を示す平面図であり、（ｂ）は（ａ）の部分断面の斜視図である。（ａ）〜（ｄ）は本発明に係る空洞半導体基板の製造工程の１つの実施形態を示す概略図である。（ａ）〜（ｂ）は本発明に係る半導体素子の製造方法の１つの実施形態を示す概略図である。（ａ）〜（ｃ）は図１に示した空洞半導体基板の変形例およびその製造工程を示す図である。（ａ）〜（ｃ）は図１に示した空洞半導体基板の変形例およびその製造工程を示す図である。（ａ）〜（ｃ）は図１に示した空洞半導体基板の変形例およびその製造工程を示す図である。（ａ）〜（ｄ）は図１に示した空洞半導体基板の変形例およびその製造工程を示す図である。（ａ）〜（ｃ）は図１に示した空洞半導体基板の変形例およびその製造工程を示す図である。（ａ），（ｂ）は図１に示した空洞半導体基板の変形例を示す図である。（ａ），（ｂ）は図１に示した空洞半導体基板の変形例を示す図である。（ａ），（ｂ）は図１に示した空洞半導体基板の変形例を示す図である。（ａ），（ｂ）は図１に示した空洞半導体基板の変形例を示す図である。

＜空洞半導体基板＞
本発明の空洞半導体基板の実施形態の一例である空洞半導体基板１について図面を参照しつつ、説明する。図１に示した空洞半導体基板１は、支持基板１０と、半導体基板２０とを含んで構成されている。

支持基板１０は、半導体基板２０の支持部材となるものである。この支持基板１０のＤ１方向側の主面（以下、「上面１０ａ」とする）の上には、半導体基板２０が支持されている。図２に示した半導体基板２０は、半導体素子として機能する素子機能部を一部に形成するものである。この半導体基板２０は、主部２１と、脚部２２とを含んで構成されている。

主部２１のＤ１方向側の主面（以下、「上主面２１ａ」）は、素子機能部が形成される複数の第１領域２１ａ_１と、複数の素子機能部の間に位置する第２領域２１ａ_２とを含んでいる。この第１領域２１ａ_１に形成される素子機能部は、Ｄ１方向側から形成される。本実施形態の第１領域２１ａ_１は、矩形状をしている。この第１領域２１ａ_１は、上主面２１ａの上に行列状に配列されている。なお、この第１領域２１ａ_１の形状および配列は、これに限定されるものではなく、適宜選択される。また、第２領域２１ａ_２の一部は、上主面２１ａの上に格子状に延びている。なお、この第２領域２１ａ_２の形状は、第１領域２１ａ_１の形状および配列に応じて適宜選択される。

脚部２２は、主部２１の支持部となるものである。この脚部２２は、主部２１のＤ２方向側の主面（以下、「下主面２１ｂ」とする）から突出している。この脚部２２は、第２領域２１ａ_２と対となる下主面２１ｂの第２対領域２１ｂ_２に一体的に形成される。ここで「対となる面」とは、Ｄ１，Ｄ２方向において逆方向側の面をいう。

半導体基板２０は、支持基板１０の上面１０ａに対して、脚部２２を介して張り合わされている。半導体基板２０の下主面２１ｂは、支持基板１０の上面１０ａから離隔している。つまり、この主部２１の下主面２１ｂの第１対領域２１ｂ_１と、支持基板１０の上面１０ａとの間は、空洞部２０ａとなっている。このように、主部２１の第１対領域２１ｂ_１と、支持基板１０の上面１０ａとの間に空洞部２０ａがあるので、第１領域２１ａに形成される素子機能部にリーク電流が流れるのを低減することができる。

また、本実施形態では、脚部２２が第１対領域２１ｂ_１の周縁部を囲んでいる。言い換えると、本実施形態では、個々の第１対領域２１ｂ_１が脚部２２で区分されている。また、空洞部２０ａは、支持基板１０の上面１０ａと、半導体基板２０の主部２１の下主面２１ｂと、支持部２２とで囲まれている。そのため、この半導体基板２０は、第１領域２１ａごとに分けた際に、空洞部２０ａを封止することができ、デバイスとしての取り扱いをより容易にすることができる。

また、本実施形態では、脚部２２が主部２１の周縁を囲んでいる。言い換えると、本実施形態では、空洞部２０ａの全てが脚部２２で囲まれている。そのため、この半導体基板２０は、空洞部２０ａを封止して、製造プロセスなどにおいて良好に取り扱うことができる。

また、本実施形態では、脚部２２が主部２１の周縁から第１対領域２１ｂ_１の周縁にわたって形成されているので、支持基板１０と半導体基板２０との接合面積を大きくし、良好に接合させることができる。

この支持基板１０および半導体基板２０は、接合する面の面粗さが小さいことが好ましく、平均面粗さＲａが１０ｎｍ未満であることがより好ましい。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。特に、Ｒａが１ｎｍ以下であることが好ましく、接合を極めて小さい加圧で行うことができる。

この支持基板１０を形成する材料としては、電気抵抗率が大きい材料（以下、「絶縁材料」とする）が挙げられる。この絶縁材料としては、例えばシリコン（Ｓｉ）、水晶（ＳｉＯ_２）、炭化シリコン（ＳｉＣ）、窒化シリコン（Ｓｉ_３Ｎ_４）、シリコン・ゲルマニウム（ＳｉＧｅ）、サファイア（Ａｌ_２Ｏ_３）、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）が含まれる。この絶縁材料の電気抵抗率は、１０×１０^３〔Ω・ｍ〕以上が好ましい。

上述の半導体基板２０の主部２１を形成する材料としては、半導体として機能する材料（以下、「半導体材料」とする）が挙げられる。この半導体材料としては、周知の材料が挙げられ、例えばＳｉ、ＳｉＣ、ＳｉＧｅ、ＧａＡｓ、ＧａＰ、窒化ガリウム（ＧａＮ）、ガリウム・インジウム・リン（ＧａＩｎＰ）、アルミニウム・ガリウム・インジウム・リン（ＡｌＧａＩｎＰ）が含まれる。

上述の半導体基板２０の脚部２２としては、半導体材料、および主部２１に比べて電気抵抗率が大きい材料が挙げられる。この半導体材料としては、主部２１を形成する材料と同様の材料が挙げられる。この半導体材料を脚部２２として採用する場合は、主部２１と同種の材料が好ましい。主部２１に比べて電気抵抗率が大きい材料を脚部２２として採用する場合は、主部２１を形成する材料と同種の元素を含むことが好ましい。また、脚部２２が支持基板１０を形成する材料と同種の元素を含む場合は、支持基板１０と半導体基板２０とをより強固に密着させることができるので好ましい。

本実施形態では、支持基板１０として真性半導体のＳｉを採用し、半導体基板２０の主部２１としてｐ型のＳｉを採用し、脚部２２として絶縁材料のＳｉＯ_２を採用している。この空洞半導体基板１では、脚部として主部２１よりも電気抵抗率の大きいＳｉＯ_２を採用しているので、リーク電流をより少なくすることができる。

＜空洞半導体基板および半導体素子の製造方法＞
本発明の空洞半導体基板および半導体素子の製造方法の実施形態の一例を図３，４を参照して説明する。

まず、図３（ａ）に示したように、半導体基板２０となる基板素材２０Ｘを準備する。本実施形態では、基板素材２０Ｘとして真性半導体のＳｉ基板を採用する。

次に、図３（ｂ）に示したように、この基板素材２０Ｘの主面のうち、半導体基板２０の下主面２１ｂとなる一方の主面２１Ｘｂを酸化処理して、酸化膜２２Ｘを形成する。本実施形態では、酸化の結果、一方の主面２１Ｘｂの表面にＳｉＯ_２からなる酸化膜２２Ｘが形成される。この酸化処理としては、熱酸化、溶液酸化などの種々の方法が採用される。

次に、図３（ｃ）に形成された酸化膜２２Ｘの一部を除去する。除去せずに残す酸化膜２２Ｘは、脚部２２として機能する。また、除去した酸化膜２２Ｘの下から露出した基板素材２０Ｘの表面が下主面２１ｂとして機能する。この除去の方法としては、マスクを利用し、マスクから露出した表面を化学的にエッチングしたり、イオンビームなどで物理的にエッチングしたりする方法が採用される。また、マスクとしては、メタルマスク、フォトマスクなどがあり、エッチングの方法に応じて適宜選択される。このようにして、脚部２２を有する半導体基板２０が形成される。

次に、図３（ｄ）に支持基板１０と、半導体基板２０とを脚部２２を介して貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合は常温で行うことが好ましい。

なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合（Solid State Bonding）によって、支持基板１０と半導体基板２０とが直接的に接合される。この直接的な接合に際しては、支持基板１０と半導体基板２０との間に混成層が形成される場合もある。

上述のようにして、空洞半導体基板１が得られる。また、この後に、空洞半導体基板１の半導体基板２０を所望の厚さになるように薄く加工してもよい。薄く加工する方法としては、砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。

次に、図４（ａ）に得られた空洞半導体基板１の上主面２１ａ側から素子機能部２０ｂを形成する。この素子機能部２０ｂは、任意の第１領域２１ａに形成する。この素子機能部２０ｂとしては、種々の半導体素子構造が挙げられる。素子機能部２０ｂの形成に際しては、既に空洞部２０ａが形成済であることから、既知の製造方法を活用できる。そのため、この空洞半導体基板１を用いた半導体素子の製造方法では、製造プロセスを簡素に維持し、生産性を高めることができる。

次に、図４（ｂ）に素子機能部２０ｂが形成された空洞半導体基板１を分けて、半導体素子２を製造する。この空洞半導体基板１を半導体素子２に分けるのに際して、少なくとも１つの素子機能部２０ｂが１つの半導体素子２に含まれるようにする。言い換えると、１つの半導体素子２に複数の第１領域２１ａ、ひいては複数の素子機能部２０ｂが含まれていてもよい。また、１つの半導体素子２には、脚部２２および脚部２２を分割した分割脚部２２ａのうち、少なくとも１つが含まれるようにする。１つの半導体素子２に脚部２２または分割脚部２２ａを含ませることによって、素子機能部２０ｂを支持基板１０から離隔した状態で支持することができる。

以上のようにして、素子機能部２０ｂおよび空洞部２０ａを有する半導体素子２を製造することができる。

＜空洞半導体基板の他の実施形態＞
空洞半導体基板１では、半導体基板２０の主部２１と脚部２２とが一体的に形成されているものの、別の材料で構成されている。しかしながら、例えば図５（ａ）に示した空洞半導体基板１Ａのように、半導体基板２０Ａの主部２１Ａと脚部２２Ａとが一体的に形成され、同一の材料で構成されていてもよい。

このような空洞半導体基板１Ａは、次のような製造方法で製造することができる。まず、図５（ｂ）に示したように、空洞半導体基板１の製造方法と同様にして、半導体基板２０を製造する。次に、図５（ｃ）に示したように、半導体基板２０の下主面２１ｂとなる側の全体をエッチングする。このエッチングとしては、材料の種類、および表面の凹凸に対する依存度合いが小さい方法が好ましく、イオンビームエッチングが好適である。脚部２２の厚みよりもエッチング量を大きくすることで、半導体基板２０Ａを製造することができる。この半導体基板２０Ａを支持基板１０に貼り合わせることで、空洞半導体基板１Ａを製造することができる。

また、図６（ａ）に示した半導体基板２０をエッチングするのに際して、脚部２２の厚みよりもエッチング量を小さくすることで、図６（ｂ）に示した半導体基板２０Ｂを製造することができる。この半導体基板２０Ｂでは、脚部２２Ｂの組成が第１部位２２１Ｂと、第２部位２２２Ｂとで異なっている。主部２１側に位置する第１部位２２１Ｂの組成が主部２１と同種であり、第２部位２２２Ｂの組成が主部２１と異なっている。この半導体基板２０Ｂを支持基板１０に貼り合わせることで、図６（ｃ）に示した空洞半導体基板１Ｂを製造することができる。

また、図７（ａ）に示した半導体基板２０Ｂの脚部２２Ｂを材料組成の違いを利用して化学的に選択エッチングすることで、図７（ｂ）に示した半導体基板２０Ｃを製造することができる。この半導体基板２０Ｃでは、脚部２２ＢのＤ１，Ｄ２方向における長さに比べて、脚部２２Ｃの長さを短くすることができる。この半導体基板２０Ｃを支持基板１０に貼り合わせることで、図７（ｃ）に示した空洞半導体基板１Ｃを製造することができる。

また、図８（ａ）に示した半導体基板２０を再度酸化処理して、図８（ｂ）に示したように酸化膜２２Ｙを形成する。次に、酸化膜２２Ｙを材料組成の違いを利用して化学的に選択エッチングすることで、半導体基板２０Ｄを製造することができる。この半導体基板２０Ｄでは、第１領域２１ａとなる部位を化学的なエッチングを用いて製造することができる。また、この製造方法では、長さの短い脚部２２Ｄを容易に製造することができる。この半導体基板２０Ｄを支持基板１０に貼り合わせることで、空洞半導体基板１Ｄを製造することができる。

また、図９（ａ）に示したように脚部となる領域をマスク３０で覆ってから、基板素材２０Ｘをエッチングすることで、図９（ｂ）に示した半導体基板２０Ｅを製造することができる。この半導体基板２０Ｅを支持基板１０に貼り合わせることで、図９（ｃ）に示した空洞半導体基板１Ｂを製造することができる。

上述では、製造方法および組成の違いを主としているが、形状が異なっていてもよい。

半導体基板２０では、脚部２２が第１対領域２１ｂ_１の周縁から主部２１の周縁にわたって形成されているが、このような形状に限られない。例えば、図１０に示した半導体基板２０Ｆのように、脚部２２Ｆが第１対領域２１ｂ_１の周縁までを囲む構成であってもよい。つまり、第２対領域２１ｂ_２の一部に脚部２２Ｆが形成されていない領域があってもよい。

また、半導体基板２０では、脚部２２が第１対領域２１ｂ_１を格子状に囲んでいるが、このような形状に限られない、例えば、図１１に示した半導体基板２０Ｇのように、第１対領域２１ｂ_１に沿って延びる一対の脚部２２Ｇで主部２１Ｇを支持してもよい。また、図１２に示した半導体基板２０Ｈのように、第１対領域２１ｂ_１の４隅に設けられた脚部２２Ｈで主部２１を支持してもよい。このとき、独立した脚部２２Ｇ，２２Ｈで主部２１，２１の周縁を囲んでいてもよく、図１３に示した半導体基板２０Ｉのように、周縁が囲まれていなくてもよい。この場合、気圧差による影響を低減することができる。

なお、上述の半導体基板２０Ｆ〜Ｉの構成を、半導体基板２０、２０Ａ〜Ｅの製造方法および組成で形成してもよい。つまり、半導体基板２０、２０Ａ〜Ｅ、および半導体基板２０Ｆ〜Ｉは適宜組み合わせることができる。

なお、本明細書では、各構成要素の変形例には、変形元となる構成要素の符号の最後に、Ａ〜Ｉの大文字のアルファベットを付している。

１，１Ａ〜Ｅ・・・空洞半導体基板
２・・・半導体素子
１０・・・支持基板
１０ａ・・・上面
２０，２０Ａ〜Ｉ・・・半導体基板
２０Ｘ・・・基板素材
２０ａ・・・空洞部
２０ｂ・・・素子機能部
２１・・・主部
２１ａ・・・上主面
２１ａ_１・・・第１領域
２１ａ_２・・・第２領域
２１ｂ・・・下主面
２１ｂ_１・・・第１対領域
２１ｂ_２・・・第２対領域
２１Ｘｂ・・・下主面となる主面
２２、２１Ａ〜Ｉ・・・脚部
２２Ｘ〜Ｙ・・・酸化膜

Claims

支持基板と、
主面の上に一体的に形成され且つ当該主面から突出している脚部を介して前記支持基板の上に張り合わされ、前記主面が支持基板から離隔している半導体基板と、を有する、空洞半導体基板。
前記主面と対となる前記半導体基板の対主面から、半導体素子として機能する素子機能部が形成される、請求項１に記載の空洞半導体基板。
前記対主面は、半導体素子として機能する素子機能部が形成される複数の第１領域と、該第１領域の間に位置する第２領域とを含み、
前記脚部は、前記第２領域の対となる第２対領域に形成されている、請求項１または２に記載の空洞半導体基板。
前記脚部は、前記第１領域の対となる第１対領域を囲んでいる、請求項３に記載の空洞半導体基板。
前記脚部は、前記主面の周縁部を囲んでいる、請求項３または４に記載の空洞半導体基板。
半導体基板の主面に突出部を形成する工程と、
前記突出部を脚部として、前記半導体基板を支持基板に貼り合わせる工程と、を含む空洞半導体基板の製造方法。
請求項１から５のいずれかに記載の空洞半導体基板に、前記主面と対となる対主面から、半導体素子として機能する素子機能部を形成する工程と、
少なくとも１つの前記素子機能部を含む領域ごとに前記空洞半導体基板を分割する工程と、を含む、半導体素子の製造方法。