CN115223869B - 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 - Google Patents

绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN115223869B
CN115223869B CN202211070222.1A CN202211070222A CN115223869B CN 115223869 B CN115223869 B CN 115223869B CN 202211070222 A CN202211070222 A CN 202211070222A CN 115223869 B CN115223869 B CN 115223869B
Authority
CN
China
Prior art keywords
layer
metal layer
manufacturing
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211070222.1A
Other languages
English (en)
Other versions
CN115223869A (zh
Inventor
李伟聪
文雨
姜春亮
雷秀芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Shenzhen Vergiga Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Vergiga Semiconductor Co Ltd filed Critical Shenzhen Vergiga Semiconductor Co Ltd
Priority to CN202211070222.1A priority Critical patent/CN115223869B/zh
Publication of CN115223869A publication Critical patent/CN115223869A/zh
Application granted granted Critical
Publication of CN115223869B publication Critical patent/CN115223869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请公开了一种绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管，包括：提供第一导电类型的半导体衬底；在半导体衬底的顶面两侧分别制作第二导电类型的基区，在两个基区分别制作第一导电类型的源区，在半导体衬底的顶面制作第一金属层和第二金属层，在第一金属层和第二金属层的表面制作保护层，其中，保护层包括对应于第一金属层的第一镂空区，第一金属层暴露于第一镂空区的部分构成发射极，在发射极的表面制作支撑层，支撑层与保护层的厚度相等，并且支撑层与保护层之间设有间隙；对半导体衬底的底面进行减薄，并依次制作第一导电类型的缓冲区、第二导电类型的集电区和集电极；去除支撑层。本申请可以提高IGBT的制作良率。

Description

绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管
技术领域
本申请涉及半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)工作时，发射极由于要走大电流，因而在制作IGBT的过程中，发射极的面积需要制作的较大，即IGBT上方的绝缘层需要开窗较大，以增大焊接面积。由于绝缘层开窗后，绝缘层与发射极存在高度差(台阶)，当对IGBT的背面进行减薄时，发射极处于悬空状态。由于发射极的面积较大，发射极所在的区域会发生较大变形，会有一定的概率造成IGBT破裂，影响产品制作良率。
发明内容
针对上述技术问题，本申请提供一种绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管，可以改善相关技术中绝缘栅双极型晶体管在减薄步骤中容易破裂的问题。
为解决上述技术问题，本申请实施例提供一种绝缘栅双极型晶体管的制作方法，包括：
提供第一导电类型的半导体衬底；
在所述半导体衬底的顶面两侧分别制作第二导电类型的基区，所述基区由所述半导体衬底的顶面向所述半导体衬底的内部延伸；
在两个所述基区分别制作第一导电类型的源区，所述源区由所述基区的表面向所述基区的内部延伸；
在所述半导体衬底的顶面制作第一金属层和第二金属层，其中，所述第一金属层与所述第二金属层间隔设置，并且所述第一金属层部分覆盖所述基区以及对应的源区，所述第二金属层与两个所述基区之间的间隙正对，并通过栅氧化层与所述半导体衬底的顶面隔开；
在所述第一金属层和所述第二金属层的表面制作保护层，其中，所述保护层包括对应于所述第一金属层的第一镂空区以及对应于所述第二金属层的第二镂空区；所述第一金属层暴露于所述第一镂空区的部分构成发射极，所述第二金属层暴露于所述第二镂空区的部分构成栅电极；
在所述发射极的表面制作支撑层，其中，所述支撑层与所述保护层的厚度相等，并且所述支撑层与所述保护层之间设有间隙；
对所述半导体衬底的底面进行减薄，并依次制作第一导电类型的缓冲区、第二导电类型的集电区和集电极；
去除所述支撑层。
可选的，所述支撑层为光敏性感光胶层。
可选的，所述支撑层与所述保护层的硬度相同。
可选的，所述间隙最窄处的尺寸为200～500μm。
可选的，所述支撑层为矩形、圆形或多个平行并间隔排列的条形。
可选的，所述保护层为聚酰亚胺树脂层。
可选的，所述聚酰亚胺树脂层的厚度为5～30μm。
可选的，所述发射极为矩形，所述矩形的边长为4000～10000μm。
可选的，所述第一导电类型为N型导电，所述第二导电类型为P型导电；或所述第一导电类型为P型导电，所述第二导电类型为N型导电。
另一方面，本申请还提供一种绝缘栅双极型晶体管，采用如上各实施例所述的制作方法制作而成。
如上所述本申请的绝缘栅双极型晶体管的制作方法，在对半导体衬底的底面进行减薄前，通过在发射极上制作支撑层，并且支撑层与保护层的厚度一致，从而使发射极所在的区域与保护层对应的区域高度一致，在对半导体衬底的底面进行减薄时，发射极受到支撑层的支撑，不会出现发射极弯曲而导致器件破裂的情况，并且在完成半导体衬底的背面制作后，可以去除支撑层，以使发射极完全暴露出来，确保发射极具有较大的焊接面积，本制作方法可以在不改变原有绝缘栅双极型晶体管的结构设计的情况下，避免减薄工序中发射极因为悬空发生弯曲而导致器件破裂的情况，本制作方法可以提高绝缘栅双极型晶体管的制作良率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术的一种绝缘栅双极型晶体管的结构示意图；
图2是沿图1中A-A线的剖视结构示意图；
图3是本申请实施例提供的一种绝缘栅双极型晶体管的制作方法的流程示意图；
图4是本申请实施例提供的一种绝缘栅双极型晶体管的结构示意图；
图5是本申请实施例提供的一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图；
图6是沿图5中B-B线的剖视结构示意图；
图7是本申请实施例提供的另一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图；
图8是本申请实施例提供的又一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，尽管在本文可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本文范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。
应当理解的是，术语“顶”、“底”、“上”、“下”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
相关技术中，一种绝缘栅双极型晶体管的结构示意图如图1和图2所示，图2是沿图1中A-A线的剖视结构示意图。该绝缘栅双极型晶体管包括基底10a(内部各掺杂区省略未画)、第一金属层20a、第二金属层30a和绝缘层40a，绝缘层40a上设有两个窗口分别形成发射极21a和栅电极31a，工作时，发射极21a要走大电流，因而发射极21a的面积较大。由于绝缘层40a与发射极21a存在高度差(台阶)，当对IGBT的背面进行减薄时，发射极21a处于悬空状态，发射极21a所在的区域会发生较大变形，会有一定的概率造成IGBT破裂。基于此，本申请提供了一种绝缘栅双极型晶体管的制作方法。
请参阅图3和图4，图3是本申请实施例提供的一种绝缘栅双极型晶体管的制作方法的流程示意图，图4是本申请实施例提供的一种绝缘栅双极型晶体管的结构示意图，该绝缘栅双极型晶体管的制作方法可以包括如下步骤：
101、提供第一导电类型的半导体衬底。
半导体衬底10可以采用单晶硅、碳化硅、砷化镓、磷化铟和锗硅中的至少一种进行制作，第一导电类型可以是P型导电，也可以是N型导电，相应的第二导电类型则是N型导电或P型导电。例如，可以在单晶硅中注入磷原子以形成N型导电的半导体衬底，也可以在单晶硅中注入B原子以形成P型导电的半导体衬底。
下文以第一导电类型是N型导电、第二导电类型是P型导电为例进行说明。
102、在半导体衬底的顶面两侧分别制作第二导电类型的基区，基区由半导体衬底的顶面向半导体衬底的内部延伸。
比如，可以在N型衬底10的顶面两侧通过离子注入，分别制作P型基区11，P型基区11由N型衬底10的顶面向N型衬底10的内部延伸。
103、在两个基区分别制作第一导电类型的源区，源区由基区的表面向基区的内部延伸。
比如，可以在两个P型基区11通过离子注入分别制作N+型源区12，N+型源区12由基区11的表面向基区11的内部延伸。其中，N+型源区12的离子注入浓度要大于N型衬底10中的离子浓度。
104、在半导体衬底的顶面制作第一金属层和第二金属层，其中，第一金属层与第二金属层间隔设置，并且第一金属层部分覆盖基区以及对应的源区，第二金属层与两个基区之间的间隙正对，并通过栅氧化层与半导体衬底的顶面隔开。
请参阅图4和图5，图5是本申请实施例提供的一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图，N+型源区12制作完成后，可以在N型衬底10的顶面制作第一金属层20和第二金属层30，其中，第一金属层20与第二金属层30间隔设置，并且第一金属层20部分覆盖P型基区11以及对应的N+型源区12，第二金属层30与两个P型基区11之间的间隙121正对，并通过栅氧化层与N型衬底10的顶面隔开。栅氧化层的制作可以在N+型源区12制作完成进行，然后再制作第一金属层20和第二金属层30。
作为一个示例，可以通过真空蒸镀在N型衬底10的顶面制作整面金属层，然后通过掩模版进行选择性刻蚀，以形成相互间隔的第一金属层20和第二金属层30。
105、在第一金属层和第二金属层的表面制作保护层，其中，保护层包括对应于第一金属层的第一镂空区以及对应于第二金属层的第二镂空区；第一金属层暴露于第一镂空区的部分构成发射极，第二金属层暴露于第二镂空区的部分构成栅电极。
请参阅图5和图6，图6是沿图5中B-B线的剖视结构示意图。制作完第一金属层20和第二金属层30后，可以在N型衬底10的顶面制作保护层40，以对绝缘栅双极型晶体管的表面进行保护。保护层40覆盖第一金属层20和第二金属层30，同时保护层40包括第一镂空区41和第二镂空区42，第一镂空区41对应于第一金属层20，第一金属层20暴露于第一镂空区41的部分构成发射极21，第二镂空区42对应于第二金属层30，第二金属层30暴露于第二镂空区42的部分构成栅电极31。需要说明的是，保护层40外侧的区域60可以作为划片槽。
作为一个示例，保护层40可以是聚酰亚胺(PI)树脂层。PI层可以对绝缘栅双极型晶体管的表面进行绝缘保护，PI层可以通过湿法工艺旋涂制作，也可以将裁切好的PI薄膜贴附至绝缘栅双极型晶体管的顶面。在一些实施例中，PI层的厚度可以是5～30μm，该厚度的PI层既可以对绝缘栅双极型晶体管的表面进行较好的绝缘保护，同时还具有一定的硬度和强度，比如，PI层的厚度可以是5μm、10μm、15μm、20μm、30μm等等。
106、在发射极的表面制作支撑层，其中，支撑层与保护层的厚度相等，并且支撑层与保护层之间设有间隙。
保护层40制作完成后，由于发射极21的面积相对较大，当对N型衬底10的背面(即底面)进行减薄时，发射极21所在的区域会发生较大变形，会有一定的概率造成IGBT破裂，影响产品制作良率。因此，减薄前，可以先在发射极21的表面制作支撑层50。支撑层50与保护层40的厚度相等，并且支撑层50与保护层40之间设有间隙，该间隙用于提供支撑层50加工时的对位误差，避免支撑层50与保护层40发生重叠产生凸起，使得减薄过程中绝缘栅双极型晶体管出现破裂的情况。
107、对半导体衬底的底面进行减薄，并依次制作第一导电类型的缓冲区、第二导电类型的集电区和集电极。
支撑层50形成在第一镂空区41(即位于发射极21上)后，可以使发射极21所在的区域与保护层40对应的区域高度一致，从而在对N型衬底10的底面进行减薄时，不会出现弯曲破裂的情况。
请参阅图4，对N型衬底10的底面进行减薄可以去除底面的氧化层，以便对N型衬底10的底面做进一步加工。比如可以首先进行磷原子注入，以形成N+型缓冲区13，然后再进行硼原子注入，在底面形成P+型集电区14。最后再对P+型集电区14的底面进行金属化，以形成集电极15。
108、去除支撑层。
完成N型衬底10的底面的结构制作后，再去除N型衬底10的顶面的支撑层50，以使发射极21完全暴露出来，请参考图1中发射极21a，确保发射极21具有较大的焊接面积。
本实施例的制作方法，在对半导体衬底10的底面进行减薄前，通过在发射极21上制作支撑层50，并且支撑层50与保护层40的厚度一致，从而使发射极21所在的区域与保护层40对应的区域高度一致，在对N型衬底10的底面进行减薄时，发射极21受到支撑层50的支撑，不会出现发射极21弯曲而导致器件破裂的情况，并且在完成半导体衬底10的背面制作后，可以去除支撑层50，以使发射极21完全暴露出来，确保发射极21具有较大的焊接面积，本制作方法可以在不改变原有绝缘栅双极型晶体管的结构设计的情况下，避免减薄工序中发射极21因为悬空发生弯曲而导致器件破裂的情况，因此本制作方法可以提高绝缘栅双极型晶体管的制作良率。
可以理解的是，本申请中支撑层50为制作过程中的过渡层，最终需要从器件表面剥离去除。在一个实施例中，支撑层50可以是光敏保护胶层。比如，可以采用涂布的方法在半导体衬底10的顶面制作整面支撑层50，然后通过掩模版采用紫外光进行曝光，以使发射极21表面的支撑层50固化，其余区域的支撑层50未固化，可以通过水洗去除(即显影)。
可以理解的是，当上述光敏保护胶为正性胶时，可以对发射极21以外的区域进行曝光。当上述光敏保护胶为负性胶时，可以对发射极21区域进行曝光。在完成半导体衬底10的背面制作后，再通过脱模液去除发射极21表面的光敏保护胶层(即脱膜)。
需要说明的是，上述光敏保护胶为本领域常见材料，并且相应的曝光显影及脱膜工艺也为本领域常规工艺，本实施例不作赘述。优选的，支撑层50与保护层40的硬度基本相等，可以避免减薄时支撑层50与保护层40的变形不一致，导致器件发生翘曲。
在一个实施例中，支撑层50与保护层40之间的间隙最窄处的尺寸为200～500μm。若该间隙太小，则对工艺能力要求较高，比如要求极高的套版对位精度，影响制作良率；若该间隙太大，则会降低支撑层50的支撑效果，支撑层50与保护层40之间的间隙的大小具体可以根据工艺能力在上述范围内进行选择。比如该间隙的大小可以是200μm、250μm、300μm、400μm、500μm等等。
在一些实施例中，发射极21(即第一镂空区41)可以是三角形、矩形、多边形、圆形或其他不规则形状。比如，当发射极21为矩形时，发射极21的边长可以是4000～10000μm，若发射极21的边长太小，则发射极21的面积不够大，不利于走大电流，若发射极21的边长太大，则发射极21的面积过大，不利于器件的小型化，此外根据功率器件使用时的实际电流大小，发射极21也没必要制作得过大。发射极21的边长具体可在上述范围内进行选择。例如，发射极21的边长可以是4000μm、4500μm、5000μm、6000μm、7000μm、8000μm、9000μm、10000μm等等。
同样，栅电极31(即第二镂空区42)可以是三角形、矩形、多边形、圆形或其他不规则形状。当栅电极31为矩形时，栅电极31的边长可以是200～600μm，若栅电极31的边长太小，则对第二镂空区42的制作精度有更高要求，影响制作良率；若栅电极31的边长太大，为保持器件的面积不变，则会挤占发射极21的空间，不利于走大电流。栅电极31的边长具体可在上述范围内进行选择。例如，栅电极31的边长可以是200μm、250μm、300μm、400μm、500μm、600μm等等。
在一些实施例中，支撑层50可以是矩形，请参阅图5，由于目前绝缘栅双极型晶体管的常规形状均为矩形，因此，矩形的支撑层50可以尽可能提高支撑层50的面积，以在减薄时形成更均匀的支撑。支撑层50也可以是圆形，请参阅图7，图7是本申请实施例提供的另一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图，圆形的支撑层50不存在边角，可以获得与发射极21较好的附着力。支撑层50还可以是多个平行并间隔排列的条形，请参阅图8，图8是本申请实施例提供的又一种绝缘栅双极型晶体管制作过程的中间状态的结构示意图，相比图5矩形的支撑层50，间隔排列的条形不仅可以提供均匀的支撑，并且在提供相同的支撑面积的情况下，可以减少支撑层50用料，降低生产成本。
本申请还提供了一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管采用上述各实施例所述的制作方法制作而成。
以上对本申请所提供的一种绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述。需要说明的是，在本申请中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本申请技术方案的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本申请记载的范围。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括：
提供第一导电类型的半导体衬底；
在所述半导体衬底的顶面两侧分别制作第二导电类型的基区，所述基区由所述半导体衬底的顶面向所述半导体衬底的内部延伸；
在两个所述基区分别制作第一导电类型的源区，所述源区由所述基区的表面向所述基区的内部延伸；
在所述半导体衬底的顶面制作第一金属层和第二金属层，其中，所述第一金属层与所述第二金属层间隔设置，并且所述第一金属层部分覆盖所述基区以及对应的源区，所述第二金属层与两个所述基区之间的间隙正对，并通过栅氧化层与所述半导体衬底的顶面隔开；
在所述第一金属层和所述第二金属层的表面制作保护层，其中，所述保护层包括对应于所述第一金属层的第一镂空区以及对应于所述第二金属层的第二镂空区；所述第一金属层暴露于所述第一镂空区的部分构成发射极，所述第二金属层暴露于所述第二镂空区的部分构成栅电极；
采用涂布的方法在所述发射极的表面制作支撑层，其中，所述支撑层与所述保护层的厚度相等，并且所述支撑层与所述保护层之间设有间隙，所述间隙最窄处的尺寸为200～500μm；
对所述半导体衬底的底面进行减薄，并依次制作第一导电类型的缓冲区、第二导电类型的集电区和集电极；
去除所述支撑层。
2.根据权利要求1所述的制作方法，其特征在于，所述支撑层为光敏性感光胶层。
3.根据权利要求1所述的制作方法，其特征在于，所述支撑层与所述保护层的硬度相同。
4.根据权利要求1所述的制作方法，其特征在于，所述支撑层为矩形、圆形或多个平行并间隔排列的条形。
5.根据权利要求1所述的制作方法，其特征在于，所述保护层为聚酰亚胺树脂层。
6.根据权利要求5所述的制作方法，其特征在于，所述聚酰亚胺树脂层的厚度为5～30μm。
7.根据权利要求1-6任一项所述的制作方法，其特征在于，所述发射极为矩形，所述矩形的边长为4000～10000μm。
8.根据权利要求7所述的制作方法，其特征在于，所述第一导电类型为N型导电，所述第二导电类型为P型导电；或所述第一导电类型为P型导电，所述第二导电类型为N型导电。
9.一种绝缘栅双极型晶体管，其特征在于，采用如权利要求1-8任一项所述的制作方法制作而成。
CN202211070222.1A 2022-09-01 2022-09-01 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 Active CN115223869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211070222.1A CN115223869B (zh) 2022-09-01 2022-09-01 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211070222.1A CN115223869B (zh) 2022-09-01 2022-09-01 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN115223869A CN115223869A (zh) 2022-10-21
CN115223869B true CN115223869B (zh) 2023-04-28

Family

ID=83616954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211070222.1A Active CN115223869B (zh) 2022-09-01 2022-09-01 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN115223869B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752413A (zh) * 2008-12-01 2010-06-23 中芯国际集成电路制造(上海)有限公司 双极晶体管及其制造方法
JP2020077710A (ja) * 2018-11-06 2020-05-21 信越半導体株式会社 発光素子用半導体基板の製造方法及び発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962136B2 (ja) * 1994-03-16 1999-10-12 株式会社日立製作所 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
JP5967859B2 (ja) * 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
CN104425249A (zh) * 2013-08-30 2015-03-18 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制备方法
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
CN113097204A (zh) * 2021-03-26 2021-07-09 上海埃积半导体有限公司 Igbt版图结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752413A (zh) * 2008-12-01 2010-06-23 中芯国际集成电路制造(上海)有限公司 双极晶体管及其制造方法
JP2020077710A (ja) * 2018-11-06 2020-05-21 信越半導体株式会社 発光素子用半導体基板の製造方法及び発光素子の製造方法

Also Published As

Publication number Publication date
CN115223869A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US7791190B2 (en) Substrate with crystal silicon array
JP2002134374A (ja) 半導体ウェハ、その製造方法およびその製造装置
WO2019210712A1 (zh) 柔性显示器件及其制作方法
WO2017166167A1 (zh) 场效应管及其制造方法
KR970052023A (ko) 에스 오 아이 소자 및 그의 제조방법
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN115223869B (zh) 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管
JP2014053408A (ja) 荷電粒子線レンズ及びその製造方法
CA1154543A (en) Mesh gate v-mos power fet
WO2010147028A1 (ja) 複数の半導体チップを製造する方法
WO2019071824A1 (zh) 显示面板及其制造方法
JP2010067650A (ja) 半導体装置、その半導体装置の製造方法及びパワーモジュール
CN115346934B (zh) 一种绝缘栅双极型晶体管
JPS6266664A (ja) 駆動回路基板
JP5034488B2 (ja) 半導体装置の製造方法
US3967309A (en) Semiconductor device with a semiconductor substrate having dielectrically isolated functional regions
WO2019082608A1 (ja) 撮像素子実装基板
JP7249898B2 (ja) 半導体装置及び半導体装置の製造方法
CN109103206B (zh) 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
JPH0745853A (ja) 光起電力装置及びその製造方法
JP2001168282A (ja) 半導体集積回路およびその製造方法
JPS62203364A (ja) 半導体装置の製造方法
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR20150062638A (ko) 플렉서블 표시장치의 제조방법
KR980003794A (ko) 셀 어퍼처 마스크 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant