CN115346934B - 一种绝缘栅双极型晶体管 - Google Patents

一种绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN115346934B
CN115346934B CN202211029687.2A CN202211029687A CN115346934B CN 115346934 B CN115346934 B CN 115346934B CN 202211029687 A CN202211029687 A CN 202211029687A CN 115346934 B CN115346934 B CN 115346934B
Authority
CN
China
Prior art keywords
insulating layer
metal layer
emitter
substrate
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211029687.2A
Other languages
English (en)
Other versions
CN115346934A (zh
Inventor
李伟聪
文雨
姜春亮
雷秀芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Shenzhen Vergiga Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Vergiga Semiconductor Co Ltd filed Critical Shenzhen Vergiga Semiconductor Co Ltd
Priority to CN202211029687.2A priority Critical patent/CN115346934B/zh
Publication of CN115346934A publication Critical patent/CN115346934A/zh
Application granted granted Critical
Publication of CN115346934B publication Critical patent/CN115346934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种绝缘栅双极型晶体管,包括:基底;第一金属层,设置于基底的上表面;第二金属层,设置于基底的上表面,并与第一金属层间隔设置;第一绝缘层,覆盖第一金属层和第二金属层,第一绝缘层包括对应于第一金属层的第一镂空区以及对应于第二金属层的第二镂空区;第一金属层暴露于第一镂空区的部分构成发射极,第二金属层暴露于第二镂空区的部分构成栅电极;第二绝缘层,设置于发射极的表面,并覆盖发射极的一部分,第二绝缘层与第一绝缘层的厚度相等。通过在发射极的表面设置第二绝缘层,并且第二绝缘层仅覆盖发射极的一部分。当对基底的背面进行减薄时,第二绝缘层可以对悬空的发射极进行支撑,以防止器件变形量过大而破裂。

Description

一种绝缘栅双极型晶体管
技术领域
本申请涉及半导体器件技术领域,具体涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)工作时,发射极由于要走大电流,因而在制作IGBT的过程中,发射极的面积需要制作的较大,即IGBT上方的绝缘层需要开窗较大,以增大焊接面积。由于绝缘层开窗后,绝缘层与发射极存在高度差(台阶),当对IGBT的背面进行减薄时,发射极处于悬空状态。由于发射极的面积较大,发射极所在的区域会发生较大变形,会有一定的概率造成IGBT破裂,影响产品制作良率。
发明内容
针对上述技术问题,本申请提供一种绝缘栅双极型晶体管,可以改善相关技术中绝缘栅双极型晶体管在减薄步骤中容易破裂的问题。
为解决上述技术问题,本申请实施例提供一种绝缘栅双极型晶体管,包括:
基底;
第一金属层,设置于所述基底的上表面;
第二金属层,设置于所述基底的上表面,并与所述第一金属层间隔设置;
第一绝缘层,覆盖所述第一金属层和所述第二金属层进行设置,所述第一绝缘层包括对应于所述第一金属层的第一镂空区,以及对应于所述第二金属层的第二镂空区;所述第一金属层暴露于所述第一镂空区的部分构成发射极,所述第二金属层暴露于所述第二镂空区的部分构成栅电极;
第二绝缘层,设置于所述发射极的表面,并覆盖所述发射极的一部分,所述第二绝缘层与所述第一绝缘层的厚度相等。
可选的,所述第二绝缘层的面积为所述发射极的面积的1/15~1/3。
可选的,所述第二绝缘层包括:
第一支撑部,靠近所述发射极的中心设置。
可选的,所述第二绝缘层还包括:
至少一个第二支撑部,一端与所述第一支撑部连接,另一端与所述第一绝缘层连接。
可选的,所述第二支撑部设置有四个,且相邻两个所述第二支撑部之间的夹角为90°。
可选的,所述第二支撑部为条形,所述条形的宽度为200~500um。
可选的,所述基底包括:
第一导电类型的衬底;
两个第二导电类型的基区,由所述衬底的表面向所述衬底的内部延伸,并且两个所述基区间隔设置;
两个第一导电类型的源区,与两个所述基区一一对应,并且由所述基区的表面向所述基区的内部延伸;
所述第一金属层与两个所述源区以及两个所述基区连接;
所述第二金属层通过栅氧化层形成所述基底的表面并正对两个所述基区的间隔处。
可选的,所述发射极为矩形,所述矩形的边长为3000~6000um。
可选的,所述栅电极为矩形,所述矩形的边长为200~600um。
可选的,所述第一绝缘层为聚酰亚胺绝缘层;和/或,
所述第二绝缘层为聚酰亚胺绝缘层。
如上所述本申请的绝缘栅双极型晶体管,通过在发射极的表面设置第二绝缘层,第二绝缘层与第一绝缘层的厚度相等,并且第二绝缘层仅覆盖发射极的一部分。当对基底的背面进行减薄时,第二绝缘层可以对悬空的发射极进行支撑,以防止器件变形量过大而破裂。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术的一种绝缘栅双极型晶体管的结构示意图;
图2是沿图1中A-A线的剖视结构示意图;
图3是本申请实施例提供的一种绝缘栅双极型晶体管的结构示意图;
图4是沿图3中B-B线的剖视结构示意图;
图5是本申请实施例提供的一种基底的结构示意图;
图6是本申请实施例提供的另一种绝缘栅双极型晶体管的结构示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,尽管在本文可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本文范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中有相反的指示。
应当理解的是,术语“顶”、“底”、“上”、“下”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
相关技术中,一种绝缘栅双极型晶体管的结构示意图如图1和图2所示,图2是沿图1中A-A线的剖视结构示意图。该绝缘栅双极型晶体管包括基底10a(内部各掺杂区省略未画)、第一金属层20a、第二金属层30a和绝缘层40a,绝缘层40a上设有两个窗口分别形成发射极21a和栅电极31a,工作时,发射极21a要走大电流,因而发射极21a的面积较大。由于绝缘层40a与发射极21a存在高度差(台阶),当对IGBT的背面进行减薄时,发射极21a处于悬空状态,发射极21a所在的区域会发生较大变形,会有一定的概率造成IGBT破裂。基于此,本申请提供了一种绝缘栅双极型晶体管。
请参阅图3和图4,图3是本申请实施例提供的一种绝缘栅双极型晶体管的结构示意图,图4是沿图3中B-B线的剖视结构示意图。本实施例的绝缘栅双极型晶体管包括基底10、第一金属层20、第二金属层30、第一绝缘层40和第二绝缘层50。第一金属层20和第二金属层30均设置于基底10的上表面,并且两者间隔设置。第一绝缘层40设置于基底10的上表面,并且覆盖第一金属层20和第二金属层30进行设置,第一绝缘层40包括第一镂空区41和第二镂空区42,其中,第一镂空区41对应于第一金属层20,第一金属层20暴露于第一镂空区41的部分构成发射极21,第二镂空区42对应于第二金属层30,第二金属层30暴露于第二镂空区42的部分构成栅电极31。第二绝缘层50设置于发射极21的表面,并且仅覆盖发射极21的一部分,第二绝缘层50与第一绝缘层40的厚度相等。
需要说明的是,本实施例中,基底10是包含各掺杂区的半导体衬底,比如,请参阅图5,图5是本申请实施例提供的一种基底的结构示意图,该基底10可以包括第一导电类型的衬底11、两个第二导电类型的基区12和两个第一导电类型的源区13。两个第二导电类型的基区12由衬底11的表面向衬底11的内部延伸,并且间隔设置。两个第一导电类型的源区13与两个基区12一一对应,并且由基区12的表面向基区12的内部延伸。第一金属层20与两个源区13以及两个基区12连接;第二金属层30通过栅氧化层形成基底10的表面并正对两个基区12之间的间隔121处。此外,当对衬底11的背面减薄后可以通过多次离子注入,以形成第一导电类型的缓冲区14和第二导电类型的集电区15。
以第一导电类型为N型导电、第二导电类型为P型导电为例,基底10可以包括N型衬底11、两个P型基区12和两个N+源区13。对N型衬底11的背面减薄后,可以通过多次离子注入依次形成N+缓冲区14以及P+集电区15,最后在P+集电区15上形成集电极16。
可以理解的是,第一金属层20和第二金属层30主要是用于与基底10上的源区和栅极连接,形成发射极21和栅电极31,具体制作时,第一金属层20和第二金属层30可以在同一工序中制作完成。作为一个示例,第一金属层20和第二金属层30可以是由一金属层以及形成于该金属层上的钝化层所组成,钝化层可以提高发射极21和栅电极31的可靠性性,以防氧化或腐蚀。
第一绝缘层40设置在第一金属层20和第二金属层30上,构成保护层,通过在第一金属层20和第二金属层30对应的位置分别开窗(即设置第一镂空区41和第二镂空区42),形成发射极21和栅电极31。需要说明的是,第一绝缘层40外侧的区域60可以作为划片槽。
第二绝缘层50设置于发射极21的表面,第二绝缘层50与第一绝缘层40的厚度相等,并且仅覆盖发射极21的一部分。当对基底10的背面进行减薄时,第二绝缘层50可以对悬空的发射极21进行支撑,以防止器件变形量过大而破裂。
可以理解的是,第一绝缘层40和第二绝缘层50可以是同一材料,例如可以是聚酰亚胺树脂(PI)。第一绝缘层40和第二绝缘层50也可以在同一制作步骤中形成。比如可以先制作整面PI层,然后通过掩模版对整面PI层进行选择性加工,一次性制作出第一绝缘层40、第二绝缘层50、第一镂空区41和第二镂空区42。本实施例通过对绝缘栅双极型晶体管的结构进行改进,增加了第二绝缘层50,但是制作工艺却没有变得更复杂,具有很强的现实操作性。
为了避免第二绝缘层50造成发射极21有效焊接面积过小,难以承受大电流,在一个实施例中,第二绝缘层50的面积为发射极21的面积的1/15~1/3。
需要说明的是,第二绝缘层50主要作用在于在减薄工序中对发射极21进行支撑,作为一个示例,请继续参阅图3,第二绝缘层50可以包括第一支撑部51。第一支撑部51可以是柱状,并且优选靠近发射极21的中心设置。在一些实施例中,第二绝缘层50可以包括多个第一支撑部51,多个第一支撑部51在发射极21的表面均匀分布,以形成更好的支撑。
在一个实施例中,请参阅图6,图6是本申请实施例提供的另一种绝缘栅双极型晶体管的结构示意图,其中,第二绝缘层50包括第一支撑部51和至少一个第二支撑部52,第二支撑部52的一端与第一支撑部51连接,另一端与第一绝缘层40连接。本实施例中,第一支撑部51通过第二支撑部52与第一绝缘层40连接,使得第二绝缘层50和第一绝缘层40连成整体,比前述的点状分布式的第二绝缘层50具有更好的附着力。第二支撑部52可以设置一个、两个或者三个以上。
作为一个示例,第二支撑部52可以设置四个,并且相邻的两个第二支撑部52之间的夹角为90°。即第二绝缘层50可以视为两个条形的绝缘层垂直交叉设置在发射极21的表面,交叉部构成第一支撑部51。作为一个示例,第二支撑部52为条形,并且第二支撑部52的宽度为200~500um,若第二支撑部52的宽度太小,则对工艺能力要求较高,影响制作良率,并且,也会降低第二支撑部52的附着力;若第二支撑部52的宽度太大,则会使发射极21的面积显著减小,不利于发射极21走大电流,第二支撑部52的宽度具体可以根据工艺能力在上述范围内进行选择。比如第二支撑部52的宽度可以是200um、250um、300um、400um、500um等等。
在一些实施例中,发射极21(即第一镂空区41)可以是三角形、矩形、多边形、圆形或其他不规则形状。比如,当发射极21为矩形时,发射极21的边长可以是3000~6000um,若发射极21的边长太小,则发射极21的面积不够大,不利于走大电流,若发射极21的边长太大,则发射极21的面积过大,不利于器件的小型化,此外根据功率器件使用时的实际电流大小,发射极21也没必要制作得过大。发射极21的边长具体可在上述范围内进行选择。例如,发射极21的边长可以是3000um、3500um、4000um、4500um、5000um、6000um等等。
同样,栅电极31(即第二镂空区42)可以是三角形、矩形、多边形、圆形或其他不规则形状。当栅电极31为矩形时,栅电极31的边长可以是200~600um,若栅电极31的边长太小,则对第二镂空区42的制作精度有更高要求,影响制作良率;若栅电极31的边长太大,为保持器件的面积不变,则会挤占发射极21的空间,不利于走大电流。栅电极31的边长具体可在上述范围内进行选择。例如,栅电极31的边长可以是200um、250um、300um、400um、500um、600um等等。
以上对本申请所提供的一种绝缘栅双极型晶体管进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述。需要说明的是,在本申请中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本申请技术方案的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本申请记载的范围。
以上仅为本申请的优选实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种绝缘栅双极型晶体管,其特征在于,包括:
基底;
第一金属层,设置于所述基底的上表面;
第二金属层,设置于所述基底的上表面,并与所述第一金属层间隔设置;
第一绝缘层,设置于所述基底的上表面并且覆盖所述第一金属层和所述第二金属层,所述第一绝缘层包括对应于所述第一金属层的第一镂空区以及对应于所述第二金属层的第二镂空区;所述第一金属层暴露于所述第一镂空区的部分构成发射极,所述第二金属层暴露于所述第二镂空区的部分构成栅电极;
第二绝缘层,设置于所述发射极的表面,并覆盖所述发射极的一部分,所述第二绝缘层与所述第一绝缘层的厚度相等,所述第二绝缘层用于当对所述基底的背面进行减薄时,对所述发射极进行支撑,以防止所述绝缘栅双极型晶体管变形量过大而破裂;
所述第二绝缘层的面积为所述发射极的面积的1/15~1/3。
2.根据权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述第二绝缘层包括:
第一支撑部,靠近所述发射极的中心设置。
3.根据权利要求2所述的绝缘栅双极型晶体管,其特征在于,所述第二绝缘层还包括:
至少一个第二支撑部,一端与所述第一支撑部连接,另一端与所述第一绝缘层连接。
4.根据权利要求3所述的绝缘栅双极型晶体管,其特征在于,所述第二支撑部设置有四个,且相邻两个所述第二支撑部之间的夹角为90°。
5.根据权利要求3所述的绝缘栅双极型晶体管,其特征在于,所述第二支撑部为条形,所述条形的宽度为200~500um。
6.根据权利要求1-5任一项所述的绝缘栅双极型晶体管,其特征在于,所述基底包括:
第一导电类型的衬底;
两个第二导电类型的基区,由所述衬底的表面向所述衬底的内部延伸,并且两个所述基区间隔设置;
两个第一导电类型的源区,与两个所述基区一一对应,并且由所述基区的表面向所述基区的内部延伸;
所述第一金属层与两个所述源区以及两个所述基区连接;
所述第二金属层通过栅氧化层形成在所述基底的表面并正对两个所述基区的间隔处。
7.根据权利要求6所述的绝缘栅双极型晶体管,其特征在于,所述发射极为矩形,所述矩形的边长为3000~6000um。
8.根据权利要求6所述的绝缘栅双极型晶体管,其特征在于,所述栅电极为矩形,所述矩形的边长为200~600um。
9.根据权利要求6所述的绝缘栅双极型晶体管,其特征在于,所述第一绝缘层为聚酰亚胺绝缘层;和/或,
所述第二绝缘层为聚酰亚胺绝缘层。
CN202211029687.2A 2022-08-25 2022-08-25 一种绝缘栅双极型晶体管 Active CN115346934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029687.2A CN115346934B (zh) 2022-08-25 2022-08-25 一种绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029687.2A CN115346934B (zh) 2022-08-25 2022-08-25 一种绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN115346934A CN115346934A (zh) 2022-11-15
CN115346934B true CN115346934B (zh) 2023-04-28

Family

ID=83954898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029687.2A Active CN115346934B (zh) 2022-08-25 2022-08-25 一种绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN115346934B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097894A (zh) * 2014-05-22 2015-11-25 瑞萨电子株式会社 半导体器件
CN106067480A (zh) * 2016-07-26 2016-11-02 电子科技大学 一种双通道rc‑ligbt器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097894A (zh) * 2014-05-22 2015-11-25 瑞萨电子株式会社 半导体器件
CN106067480A (zh) * 2016-07-26 2016-11-02 电子科技大学 一种双通道rc‑ligbt器件及其制备方法

Also Published As

Publication number Publication date
CN115346934A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US8212283B2 (en) Reverse-conducting semiconductor device
US10529814B2 (en) Semiconductor device
JP4597945B2 (ja) ラテラルmosfet
JP5920970B2 (ja) 半導体装置
JP5637571B2 (ja) 格子状レイアウトを有するトランジスタのゲート金属ルーティング
JP5130574B2 (ja) トランジスタ
US10256303B2 (en) Semiconductor device
JP4135941B2 (ja) 耐久性を有するスーパージャンクションデバイス
US10319595B2 (en) Reverse conducting IGBT device and manufacturing method therefor
US8952553B2 (en) Semiconductor device with stress relaxation during wire-bonding
JP6232089B2 (ja) 半導体装置
US9484408B1 (en) Bipolar junction transistor layout
CN104134664A (zh) 具有沟槽场板的高压双极型晶体管
CN115346934B (zh) 一种绝缘栅双极型晶体管
WO2016039070A1 (ja) 半導体装置および半導体装置の製造方法
JP5375270B2 (ja) 半導体装置
JP2020047742A (ja) 半導体装置
CN115223869B (zh) 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管
JPH0142498B2 (zh)
KR20010039784A (ko) 반도체 집적회로 장치
US10483357B2 (en) Semiconductor device
US20240047541A1 (en) Semiconductor device
US20080157189A1 (en) Power Semiconductor Device
JP2866531B2 (ja) チャネル構造を有する半導体素子
JPH05102481A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant