WO2016039070A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2016039070A1
WO2016039070A1 PCT/JP2015/072908 JP2015072908W WO2016039070A1 WO 2016039070 A1 WO2016039070 A1 WO 2016039070A1 JP 2015072908 W JP2015072908 W JP 2015072908W WO 2016039070 A1 WO2016039070 A1 WO 2016039070A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
source
semiconductor
base region
base
Prior art date
Application number
PCT/JP2015/072908
Other languages
English (en)
French (fr)
Inventor
保幸 星
原田　祐一
明将 木下
大西　泰彦
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2016547787A priority Critical patent/JP6206599B2/ja
Publication of WO2016039070A1 publication Critical patent/WO2016039070A1/ja
Priority to US15/279,840 priority patent/US9960235B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the semiconductor device.
  • FIG. 7 is a cross-sectional view showing a first example of a conventional semiconductor device.
  • the semiconductor device has an n-type silicon carbide semiconductor layer 102 on the front surface of an n + -type silicon carbide semiconductor substrate 101.
  • a plurality of p-type semiconductor regions 103 are provided in the surface region of n-type silicon carbide semiconductor layer 102.
  • An n + -type source region 104 and a p + -type contact region 105 are provided in the surface region of the p-type semiconductor region 103.
  • a gate electrode 107 is provided on the p-type semiconductor region 103 between the n + -type source region 104 and the n-type silicon carbide semiconductor layer 102 via the gate insulating film 106.
  • the source electrode 108 is in contact with the n + -type source region 104 and the p + -type contact region 105.
  • a drain electrode 109 is formed on the back surface of the n + -type silicon carbide semiconductor substrate 101 (see, for example, Patent Document 1).
  • FIG. 8 is a cross-sectional view showing a second example of the conventional semiconductor device.
  • the semiconductor device has an n-type silicon carbide semiconductor layer 202 on the front surface of an n + -type silicon carbide semiconductor substrate 201.
  • a plurality of p + -type semiconductor regions 210 are provided in the surface region of n-type silicon carbide semiconductor layer 202.
  • a p-type silicon carbide semiconductor layer 211 is provided on the p + -type semiconductor region 210 and the n-type silicon carbide semiconductor layer 202.
  • an n-type semiconductor region 212 is provided on the n-type silicon carbide semiconductor layer 202 between the adjacent p + -type semiconductor region 210 and the p + -type semiconductor region 210.
  • the p + -type silicon carbide semiconductor layer 211 the p-type semiconductor region 203, the n + -type source region 204 and the p + -type contact region 205 are provided on each p + -type semiconductor region 210.
  • a gate electrode 207 is provided on the p-type semiconductor region 203 between the n + -type source region 204 and the n-type semiconductor region 212 via a gate insulating film 206.
  • a source electrode 208 is in contact with the n + -type source region 204 and the p + -type contact region 205.
  • a drain electrode 209 is formed on the back surface of the n + -type silicon carbide semiconductor substrate 201 (see, for example, Patent Document 2).
  • FIG. 9 is a plan view showing the layout of a conventional semiconductor device.
  • a p-type semiconductor region 103 having, for example, a hexagonal planar shape is formed, and the n + -type source region 104 is a p-type semiconductor Some are formed in a continuous annular shape along the six sides of the hexagon of the region 103.
  • the gate electrode 107 is continuously provided across each side of each p-type semiconductor region 103 and the side of the adjacent p-type semiconductor region 103 opposite to the side of the p-type semiconductor region 103. .
  • the parasitic NPN transistor 300 is incorporated in the above-described conventional semiconductor device. Therefore, when a high voltage is applied to the drain side, such as at the time of switching, a voltage is applied to the n + -type silicon carbide semiconductor substrate 101 and the n-type silicon carbide semiconductor layer 102. The potential of the p-type semiconductor region 103 (p base region) is raised by the voltage increase rate dv / dt of this applied voltage and the p base resistance just below the n + type source region 104, and the parasitic NPN transistor 300 There is a problem that the device is broken because it operates.
  • FIG. 9 Only the planar layout of the P-type semiconductor region 103, the n + -type source region 104, and the gate electrode 107 is shown in FIG. As shown in FIG. 9, when the p-type semiconductor region 103 and the n + -type source region 104 are formed in a polygon, the current is concentrated at the corner of the polygon and the potential of the p-type semiconductor region 103 is more Since the voltage further rises, there is a problem that the parasitic NPN transistor 300 becomes easy to operate. In the plan layout view shown in FIG. 9, the cross-sectional structure along the cutting line BB 'is shown in FIG. 7 or FIG.
  • An object of the present invention is to improve the resistance to breakage in order to solve the above-mentioned problems of the prior art.
  • the semiconductor device has the following features.
  • a semiconductor substrate made of silicon carbide of a first conductivity type is provided.
  • a semiconductor layer of a first conductivity type having an impurity concentration lower than that of the semiconductor substrate is provided on the first main surface of the semiconductor substrate.
  • a base region of the second conductivity type is provided in the surface region of the semiconductor layer.
  • a source region of the first conductivity type is provided in the surface region of the base region.
  • a contact region of a second conductivity type having a higher impurity concentration than the base region is provided in the surface region of the base region.
  • a source electrode in contact with the source region and the contact region is provided.
  • a gate insulating film is provided on the surface of a region of the base region sandwiched by the semiconductor layer and the source region.
  • a gate electrode is provided on the surface of the gate insulating film.
  • a drain electrode is provided on the second main surface of the semiconductor substrate.
  • the source region is formed in an island shape extending along the gate electrode, and one or more source regions are provided in the base region.
  • the semiconductor device has the following features.
  • a semiconductor substrate made of silicon carbide of a first conductivity type is provided.
  • a semiconductor layer of a first conductivity type having an impurity concentration lower than that of the semiconductor substrate is provided on the first main surface of the semiconductor substrate.
  • a semiconductor region of a second conductivity type is provided in part of the surface region of the semiconductor layer.
  • a second conductivity type base region having a lower impurity concentration than the semiconductor region is provided on the surface of the semiconductor region.
  • a well region made of silicon carbide of a first conductivity type having a lower impurity concentration than the semiconductor substrate is provided on the surface of the semiconductor layer in contact with the base region.
  • a source region of a first conductivity type having a higher impurity concentration than the well region is provided in the surface region of the base region apart from the well region.
  • a contact region of a second conductivity type higher in impurity concentration than the base region is provided on the surface of the semiconductor region in contact with the source region and the base region.
  • a source electrode in contact with the source region and the contact region is provided.
  • a gate insulating film is provided on the surface of a region of the base region which is sandwiched between the well region and the source region.
  • a gate electrode is provided on the surface of the gate insulating film.
  • a drain electrode is provided on the second main surface of the semiconductor substrate.
  • the source region is formed in an island shape along the gate electrode, and one or more source regions are provided in the base region.
  • the base region may have a polygonal planar shape, and the source region may be provided only on one side of two opposing sides of the polygon.
  • the base region has a polygonal planar shape, and the source region is provided in an island shape along each of two or more sides of the polygon.
  • the base region has a stripe shape in plan view, and the source region is provided in a plurality of island shapes along the longitudinal direction of the base region.
  • the method of manufacturing a semiconductor device has the following features.
  • a semiconductor substrate made of silicon carbide of a first conductivity type is provided.
  • a semiconductor layer of a first conductivity type having an impurity concentration lower than that of the semiconductor substrate is provided on the first main surface of the semiconductor substrate.
  • a base region of the second conductivity type is provided in the surface region of the semiconductor layer.
  • a source region of the first conductivity type is provided in the surface region of the base region.
  • a contact region of a second conductivity type having a higher impurity concentration than the base region is provided in the surface region of the base region.
  • a source electrode in contact with the source region and the contact region is provided.
  • a gate insulating film is provided on the surface of a region of the base region sandwiched by the semiconductor layer and the source region.
  • a gate electrode is provided on the surface of the gate insulating film.
  • a drain electrode is provided on the second main surface of the semiconductor substrate.
  • the source region is formed in an island shape extending along the gate electrode, and one or more source regions are provided in the base region.
  • the method of manufacturing a semiconductor device has the following features.
  • a semiconductor substrate made of silicon carbide of a first conductivity type is provided.
  • a semiconductor layer of a first conductivity type having an impurity concentration lower than that of the semiconductor substrate is provided on the first main surface of the semiconductor substrate.
  • a semiconductor region of a second conductivity type is provided in part of the surface region of the semiconductor layer.
  • a second conductivity type base region having a lower impurity concentration than the semiconductor region is provided on the surface of the semiconductor region.
  • a well region made of silicon carbide of a first conductivity type having a lower impurity concentration than the semiconductor substrate is provided on the surface of the semiconductor layer in contact with the base region.
  • a source region of a first conductivity type having a higher impurity concentration than the well region is provided in the surface region of the base region apart from the well region.
  • a contact region of a second conductivity type higher in impurity concentration than the base region is provided on the surface of the semiconductor region in contact with the source region and the base region.
  • a source electrode in contact with the source region and the contact region is provided.
  • a gate insulating film is provided on the surface of a region of the base region which is sandwiched between the well region and the source region.
  • a gate electrode is provided on the surface of the gate insulating film.
  • a drain electrode is provided on the second main surface of the semiconductor substrate.
  • the region between the island and the island of the source region or the region outside both ends of the island of the source region is not the source region but the base region. Therefore, in the region between the island and the island, or in the region outside both ends of the island, the thickness of the base region is thicker by the thickness of the source region as compared with the portion where the source region is provided. Therefore, compared with the case where the source region is continuous along the gate electrode, the resistance of the base region is smaller and the rise of the potential of the base region is suppressed, so that the operation of the parasitic NPN transistor is suppressed. Ru.
  • the side where the source region is not provided is the base region. Therefore, on the side where the source region is not provided, the thickness of the base region is thicker by the thickness of the source region than that on the side where the source region is provided. Therefore, compared with the case where the source region is continuous along the gate electrode, the resistance of the base region is smaller and the rise of the potential of the base region is suppressed, so that the operation of the parasitic NPN transistor is suppressed. Ru. Further, in the surface region of the base region, the vicinity of the corner of the base region is not the source region but the p base region.
  • the thickness of the base region is thicker by the thickness of the source region than in the case where the source region is provided also near the corner portion where current concentration easily occurs. Therefore, compared to the case where the source region is provided also in the vicinity of the corner of the base region, the resistance of the base region is smaller, and the rise of the potential of the base region is suppressed, thereby suppressing the operation of the parasitic NPN transistor. Be done.
  • the fracture resistance can be improved.
  • FIG. 1 is a cross-sectional view showing a first example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a second example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view showing an example of the layout of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4 is a plan view showing an example of the layout of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 5 is a plan view showing an example of the layout of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 6 is a plan view showing an example of the layout of the semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a first example of a conventional semiconductor device.
  • FIG. 8 is a cross-sectional view showing a second example of the conventional semiconductor device.
  • FIG. 9 is a plan view showing the layout of a conventional semiconductor device.
  • FIG. 1 is a cross-sectional view showing a first example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 1 shows the active region of the semiconductor device.
  • MOS Metal Oxide Semiconductor
  • the active region may be surrounded by a pressure resistant structure (not shown).
  • the semiconductor device includes an n + semiconductor substrate 1 and an n semiconductor layer 2 made of silicon carbide.
  • the n + semiconductor substrate 1 may be, for example, a silicon carbide single crystal substrate in which silicon carbide is doped with an N-type impurity.
  • the n + semiconductor substrate 1 is, for example, a drain region.
  • the front surface of the n + semiconductor substrate 1 is the first main surface, and the back surface is the second main surface.
  • the n semiconductor layer 2 is provided on the first major surface of the n + semiconductor substrate 1.
  • the impurity concentration of the n semiconductor layer 2 is lower than that of the n + semiconductor substrate 1.
  • the n semiconductor layer 2 may be, for example, a semiconductor layer in which silicon carbide is doped with an N-type impurity.
  • the n semiconductor layer 2 is, for example, an N type drift layer.
  • the semiconductor device includes, for example, a p base region 3, an n + source region 4, ap + contact region 5, a gate insulating film 6, a gate electrode 7, and a source electrode as a MOS structure on the first main surface side of the n + semiconductor substrate 1. It has eight.
  • the semiconductor device includes, on the second principal surface side of the n + semiconductor substrate 1, a back surface electrode to be, for example, a drain electrode 9.
  • the p base region 3 is provided in part of the surface region of the n semiconductor layer 2.
  • the p base region 3 may be provided, for example, to sandwich another part of the surface region of the n semiconductor layer 2. That is, there may be a region of the n semiconductor layer 2 between the p base region 3 and the p base region 3 adjacent to each other.
  • the p base region 3 may be, for example, a semiconductor region in which silicon carbide is doped with a p-type impurity.
  • the n + source region 4 is provided on the surface region of the p base region 3.
  • the n + source region 4 is provided apart from the region of the n semiconductor layer 2 between the adjacent p base region 3 and the p base region 3.
  • the impurity concentration of the n + source region 4 is higher than that of the n semiconductor layer 2.
  • the n + source region 4 is provided in the p base region 3 on the A ′ side, but in the p base region 3 on the A side, the n + source region 4 is Not provided.
  • a and A ′ refer to A and A ′ of the cutting line AA ′ shown in FIG.
  • the p + contact region 5 is provided apart from the region of the n semiconductor layer 2 between the adjacent p base region 3 and the p base region 3 in the surface region of the p base region 3.
  • the p + contact region 5 is in contact with the p base region 3 and the n + source region 4.
  • the impurity concentration of the p + contact region 5 is higher than that of the p base region 3.
  • Gate insulating film 6 is provided on the surface of the region of n semiconductor layer 2 between adjacent p base region 3 and p base region 3 and n + source region 4 of p base region 3. It is done.
  • the gate insulating film 6 is, for example, an n + source region on the A ′ side passing over the surface of the region of the n semiconductor layer 2 from above the surface of the p base region 3 on the A side adjacent to the region of the n semiconductor layer 2. It may extend to the surface of 4.
  • the gate electrode 7 is provided on the surface of the gate insulating film 6.
  • the source electrode 8, the surface of the n + source region 4 and the p + contact region 5 is provided in contact with the n + source region 4 and the p + contact region 5.
  • Source electrode 8 is electrically connected to n + source region 4 and p + contact region 5.
  • Source electrode 8 is insulated from gate electrode 7 by an interlayer insulating film (not shown).
  • the drain electrode 9 is provided on the second major surface of the n + semiconductor substrate 1.
  • the drain electrode 9 is in ohmic contact with the n + semiconductor substrate 1.
  • n + semiconductor substrate 1 made of N-type silicon carbide is prepared.
  • An n semiconductor layer 2 made of silicon carbide is epitaxially grown on the first main surface of the n + semiconductor substrate 1 while doping an n-type impurity.
  • P-type impurities are ion-implanted in the region to be the p-based region 3 in the surface region of the n semiconductor layer 2 by photolithography and ion implantation.
  • N-type impurities are ion-implanted into the region to be the n + source region 4 of the ion implantation region to be the p base region 3 by the photolithography technology and the ion implantation method.
  • a P-type impurity is ion-implanted into a region to be the p + contact region 5 of the ion implantation region to be the p base region 3 by the photolithography technology and the ion implantation method.
  • the order of ion implantation for providing p base region 3, ion implantation for providing n + source region 4, and ion implantation for providing p + contact region 5 is not limited to the order described above, and various changes may be made. It is possible.
  • each ion implantation region is activated collectively by one heat treatment, or may be activated by heat treatment every time ion implantation is performed.
  • the surface on the side where the p base region 3, the n + source region 4 and the p + contact region 5 are provided is thermally oxidized to provide the gate insulating film 6 on the entire surface.
  • the gate electrode 7 is provided on the gate insulating film 6.
  • a metal film that is the source of the source electrode 8 is provided in contact with the n + source region 4 and the p + contact region 5. Then, on the second major surface of the n + semiconductor substrate 1, a metal film that is the source of the drain electrode 9 is provided. Then, heat treatment is performed to form the source electrode 8 and the drain electrode 9. The n + semiconductor substrate 1 and the drain electrode 9 form an ohmic junction. As described above, the semiconductor device shown in FIG. 1 is completed.
  • FIG. 2 is a cross-sectional view showing a second example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 shows the active region of the semiconductor device.
  • the MOS structure of the semiconductor device is formed in the active region, and the active region may be surrounded by the breakdown voltage structure, as in the first example of the semiconductor device shown in FIG.
  • the semiconductor device includes an n + semiconductor substrate 1 and an n semiconductor layer 2.
  • the n + semiconductor substrate 1 and the n semiconductor layer 2 are the same as in the first example of the semiconductor device, and therefore, the redundant description will be omitted.
  • the semiconductor device includes, for example, a p base region 3, an n + source region 4, ap + contact region 5, a gate insulating film 6, a gate electrode 7, and a source electrode as a MOS structure on the first main surface side of the n + semiconductor substrate 1. And a p + semiconductor region 11 and an n well region 12.
  • the semiconductor device includes, on the second principal surface side of the n + semiconductor substrate 1, a back surface electrode to be, for example, a drain electrode 9.
  • the p + semiconductor region 11 is provided in part of the surface region of the n semiconductor layer 2.
  • the p + semiconductor region 11 may be provided, for example, to sandwich another part of the surface region of the n semiconductor layer 2. That is, there may be a region of the n semiconductor layer 2 between the adjacent p + semiconductor region 11 and the p + semiconductor region 11.
  • the p + semiconductor region 11 may be, for example, a semiconductor region in which silicon carbide is doped with a P-type impurity.
  • the p base region 3 is provided on the surface of the p + semiconductor region 11.
  • the impurity concentration of the p base region 3 is lower than that of the p + semiconductor region 11.
  • the p base region 3 may be, for example, a semiconductor region in which silicon carbide is doped with a p-type impurity.
  • the p base region 3 may be part of ap semiconductor layer stacked on the n semiconductor layer 2 by an epitaxial growth method, for example.
  • the n well region 12 is provided on the surface of the region of the n semiconductor layer 2 between the adjacent p + semiconductor region 11 and the p + semiconductor region 11.
  • the n well region 12 is provided in contact with the p base region 3.
  • the impurity concentration of n well region 12 is lower than that of n + semiconductor substrate 1.
  • the n-well region 12 is, for example, a region obtained by inverting the conductivity type of a part of the p semiconductor layer stacked on the n semiconductor layer 2 by epitaxial growth as described above by ion implantation and heat treatment of n-type impurities. May be
  • the n well region 12 together with, for example, the n semiconductor layer 2 becomes an N type drift region.
  • the n + source region 4 is provided on the surface region of the p base region 3 above the p + semiconductor region 11.
  • the n + source region 4 is provided away from the n well region 12.
  • the impurity concentration of the n + source region 4 is higher than that of the n well region 12.
  • the n + source region 4 is provided in the p base region 3 on the A ′ side, but in the p base region 3 on the A side, the n + source region 4 is Not provided.
  • a and A ′ are as described in the first example described above.
  • the p + contact region 5 is provided on the opposite side of the n well region 12 with the p base region 3 interposed therebetween, that is, away from the n well region 12.
  • the p + contact region 5 is in contact with the p base region 3 and the n + source region 4.
  • the p + contact region 5 penetrates the p semiconductor layer to be the p base region 3 on the n semiconductor layer 2 as described above, for example, and contacts the p + semiconductor region 11.
  • the impurity concentration of the p + contact region 5 is higher than that of the p base region 3.
  • Gate insulating film 6 is provided on the surface of p base region 3 in the region sandwiched between n well region 12 and n + source region 4.
  • the gate insulating film 6 is, for example, on the surface of the A-side p base region 3 adjacent to the n-well region 12 via the surface of the n-well region 12 and on the surface of the n + source region 4 on the A ′ side. It may extend up to
  • the gate electrode 7 is provided on the surface of the gate insulating film 6.
  • the gate electrode 7 extends, for example, from above the A-side p base region 3 adjacent to the n-well region 12 via the n-well region 12 to above the A′-side n + source region 4. It is also good.
  • the source electrode 8 and the drain electrode 9 are the same as in the first example of the semiconductor device, and therefore, the redundant description will be omitted.
  • n + semiconductor substrate 1 made of N-type silicon carbide is prepared.
  • An n semiconductor layer 2 made of silicon carbide is epitaxially grown on the first main surface of the n + semiconductor substrate 1 while doping an n-type impurity.
  • a P-type impurity is ion-implanted in a region to be the p + semiconductor region 11 in the surface region of the n semiconductor layer 2 by photolithography and ion implantation.
  • ap semiconductor layer made of silicon carbide is epitaxially grown on the surface of the n semiconductor layer 2 while doping a p-type impurity. This p semiconductor layer becomes the p base region 3.
  • N-type impurities are ion-implanted into the region to be the n-well region 12 of the p semiconductor layer to be the p base region 3 by photolithography and ion implantation.
  • N-type impurities are ion-implanted into the region to be the n + source region 4 of the p semiconductor layer to be the p base region 3 by the photolithography technology and the ion implantation method.
  • P-type impurities are ion-implanted into the region to be the p + contact region 5 of the p semiconductor layer to be the p base region 3 by the photolithography technology and the ion implantation method.
  • the ion implantation for providing the p + semiconductor region 11, the ion implantation for providing the n well region 12, the ion implantation for providing the n + source region 4, and the ion implantation for providing the p + contact region 5 The order is not limited to the order described above, and can be variously changed.
  • each ion implantation region is activated collectively by one heat treatment, or may be activated by heat treatment every time ion implantation is performed.
  • the surface on the side on which the p base region 3, the n + source region 4, the p + contact region 5 and the n well region 12 are provided is thermally oxidized to provide the gate insulating film 6 on the entire surface.
  • the gate electrode 7 is provided on the gate insulating film 6.
  • a metal film that is the source of the source electrode 8 is provided in contact with the n + source region 4 and the p + contact region 5.
  • a metal film that is the source of the drain electrode 9 is provided on the second major surface of the n + semiconductor substrate 1 and heat treatment is performed to form the source electrode 8 and the drain electrode 9.
  • the n + semiconductor substrate 1 and the drain electrode 9 form an ohmic junction. As described above, the semiconductor device shown in FIG. 2 is completed.
  • the PN junction between the p base region 3 and the n semiconductor layer 2 is reversed, and in the second example, the PN junction between the p base region 3 and the n well region 12 is reversed. Since the semiconductor device is biased, no current flows in the semiconductor device.
  • a voltage higher than the threshold voltage Vth is applied to the gate electrode 7 in a state where a positive voltage is applied to the drain electrode 9 with respect to the source electrode 8 I assume.
  • the inversion layer is formed in the p base region 3 under the gate electrode 7, current flows in the semiconductor device.
  • the switching operation of the semiconductor device can be performed by the voltage applied to the gate electrode 7.
  • FIG. 3 is a plan view showing an example of the layout of the semiconductor device according to the first embodiment of the present invention.
  • the p base region 3 is provided in an island shape having a polygonal planar shape.
  • the p base region 3 may have, for example, a hexagonal shape.
  • the p base region 3 may have a rectangular shape, an octagonal shape, or a polygonal shape having an even number of corner portions such as ten or more.
  • the gate electrode 7 is continuously provided across each side of each p base region 3 and the side of the adjacent p base region 3 opposite to the side of the p base region 3.
  • the n + source region 4 is formed in an island shape extending along the gate electrode 7.
  • One or more islands of n + source region 4 are provided in each p base region 3.
  • the island of the n + source region 4 may be provided only on one side of two opposing sides of the polygon of the p base region 3.
  • the islands of the n + source region 4 may be provided on every other side in the hexagonal island of each p base region 3. That is, in each p base region 3, the n + source region 4 is not provided on the side next to the side on which the n + source region 4 is provided. Further, the n + source region 4 is not provided on the side of the p base region 3 adjacent to the side on which the n + source region 4 is provided in each p base region 3.
  • p base in the surface region of the area 3, between the islands of the n + source region 4 or the outer area of both end portions of the island of the n + source region 4, for example, n + source The side where the region 4 is not provided is not the n + source region 4 but the p base region 3. Therefore, n + source regions rather than 4, in a region where the p base region 3, the thickness of the p base region 3 is, in comparison with the region n + source region 4 is provided, the thickness of the n + source region 4 It gets thicker.
  • the p base region is compared with the conventional configuration in which the source region is continuous along the gate electrode.
  • the resistance of 3 decreases, and the rise of the potential of the p base region 3 is suppressed. Therefore, the parasitic NPN transistor is suppressed from operating, and a large current can flow to the semiconductor device when it is turned off, so that the breakdown tolerance of the semiconductor device can be improved.
  • the first example of the semiconductor device and the manufacturing method of the first example, and the second example of the semiconductor device and the manufacturing method of the second example are the same as in the first embodiment. is there. Therefore, duplicate explanations are omitted, and for the cross sectional structure of the first example or the second example, refer to FIG. 1 or FIG.
  • FIG. 4 is a plan view showing an example of the layout of the semiconductor device according to the second embodiment of the present invention.
  • the p base region 3 is provided in an island shape having a polygonal planar shape.
  • the p base region 3 and the gate electrode 7 are the same as those of the first embodiment, and thus the redundant description will be omitted.
  • the n + source region 4 is formed in an island shape extending along the gate electrode 7.
  • One or more islands of n + source region 4 are provided in each p base region 3.
  • the island of the n + source region 4 may be provided only on one side of two opposing sides of the polygon of the p base region 3.
  • the islands of n + source region 4 are continuous in parallel to each of three continuous sides in each hexagonal base of p base region 3. It may be provided. Therefore, in each p base region 3, the n + source region 4 is not provided on the side of three sides opposed to the three continuous sides where the n + source region 4 is provided. Further, the n + source region 4 is not provided on the side of the p base region 3 adjacent to the side on which the n + source region 4 is provided in each p base region 3.
  • the side n + source region 4 is not provided, the n + source regions rather than 4, the p base region 3. Therefore, n + source regions rather than 4, in a region where the p base region 3, the thickness of the p base region 3 is, in comparison with the region n + source region 4 is provided, the thickness of the n + source region 4 It gets thicker.
  • the semiconductor device performs a switching operation and is turned off by the application of a high voltage to drain electrode 9
  • the p base region is compared with the conventional configuration in which the source region is continuous along the gate electrode. The resistance of 3 decreases.
  • the resistance of the p base region 3 in half of the hexagonal cell is reduced. If the resistance of the p base region 3 decreases, the rise in the potential of the p base region 3 can be suppressed. Therefore, the parasitic NPN transistor is suppressed from operating, and a large current can flow to the semiconductor device when it is turned off, so that the breakdown tolerance of the semiconductor device can be improved.
  • the first example of the semiconductor device and the manufacturing method of the first example, and the second example of the semiconductor device and the manufacturing method of the second example are the same as the first embodiment. is there. Therefore, duplicate explanations are omitted, and for the cross sectional structure of the first example or the second example, refer to FIG. 1 or FIG. However, in FIG. 1 and FIG. 2, the n + source region 4 is provided also in the p base region 3 on the A side, similarly to the p base region 3 on the A ′ side.
  • FIG. 5 is a plan view showing an example of the layout of the semiconductor device according to the third embodiment of the present invention.
  • the p base region 3 is provided in an island shape having a polygonal planar shape.
  • the p base region 3 and the gate electrode 7 are the same as those of the first embodiment, and thus the redundant description will be omitted.
  • the p base region 3 may be further triangular, pentagonal, heptagonal, or pentagonal.
  • the n + source region 4 is formed in an island shape extending along the gate electrode 7.
  • the islands of the n + source region 4 are provided in an island shape along each of two or more sides in each p base region 3 for each side.
  • the islands of the n + source region 4 may be provided parallel to each of the sides in the hexagonal island of each p base region 3 .
  • the island of each n + source region 4 provided parallel to each side of the hexagon is not connected to the island of n + source region 4 provided parallel to the adjacent side. That is, the n + source region 4 is not provided near the corner of the hexagonal cell.
  • the vicinity of the corner is not the source region 4 but the p base region 3.
  • the thickness of the p base region 3 is thicker by the thickness of the source region 4 than the region where the source region 4 is provided.
  • Embodiment 4 In the fourth embodiment, the first example of the semiconductor device and the manufacturing method of the first example, and the second example of the semiconductor device and the manufacturing method of the second example are the same as those of the first embodiment. is there. Therefore, duplicate explanations are omitted, and for the cross sectional structure of the first example or the second example, refer to FIG. 1 or FIG. However, in FIG. 1 and FIG. 2, the n + source region 4 is provided also in the p base region 3 on the A side, similarly to the p base region 3 on the A ′ side.
  • FIG. 6 is a plan view showing an example of the layout of the semiconductor device according to the fourth embodiment of the present invention.
  • the planar shape of the p base region 3 is a stripe shape. Therefore, gate electrode 7 is also provided to extend between the side in the longitudinal direction of each p base region 3 and the side in the longitudinal direction of the adjacent p base region 3 opposite to the side of p base region 3. .
  • the n + source region 4 is provided in a plurality of islands extending along the longitudinal direction of the gate electrode 7.
  • the region where source region 4 is not provided is p base region 3. Therefore, the region between islands of n + source region 4 is the region In this case, the thickness of the p base region 3 is thicker than that of the region where the source region 4 is provided by the thickness of the source region 4.
  • the semiconductor device performs a switching operation and is turned off by the application of a high voltage to the drain electrode 9
  • the resistance of the p base region 3 is reduced at a constant interval, so that the source region is along the gate electrode.
  • the rise in the potential of the p base region 3 is suppressed as compared with the conventional configuration which is continuous without breaks. Therefore, the parasitic NPN transistor is suppressed from operating, and a large current can flow to the semiconductor device when it is turned off, so that the breakdown tolerance of the semiconductor device can be improved.
  • the present invention is not limited to the above-described embodiments, and various modifications can be made.
  • the first conductivity type is N-type and the second conductivity type is P-type, but the present invention similarly applies the first conductivity type to P-type and the second conductivity type to N-type. It holds.
  • the present invention is useful, for example, for a semiconductor device that can be used as a switching device formed on a silicon carbide substrate, and in particular, a vertical MOSFET (MOS Field-Effect Transistor) made of silicon carbide. And other semiconductor devices.
  • a semiconductor device that can be used as a switching device formed on a silicon carbide substrate, and in particular, a vertical MOSFET (MOS Field-Effect Transistor) made of silicon carbide. And other semiconductor devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　半導体装置は、炭化珪素でできたＮ型の半導体基板上に、Ｎ型の半導体層、Ｐ型のベース領域（３）、Ｎ型のソース領域（４）、Ｐ型のコンタクト領域、ゲート絶縁膜、ゲート電極（７）及びソース電極を有する。半導体装置は、半導体基板の裏面にドレイン電極を有する。ソース領域（４）は、ゲート電極（７）に沿って伸びる島状に形成されている。ソース領域（４）の島は、ベース領域（３）内において１つ以上設けられている。ソース領域（４）の島は、各ベース領域（３）の例えば六角形状をなす島において、３つの連続した辺のそれぞれに平行に連続して設けられていてもよい。各ベース領域（３）の、ソース領域（４）が設けられている辺と対向する隣のベース領域（３）の辺には、ソース領域（４）が設けられていない。このようにすることで、半導体装置の破壊耐量を向上させることができる。

Description

半導体装置および半導体装置の製造方法
　この発明は、半導体装置及び半導体装置の製造方法に関する。
　図７は、従来の半導体装置の第１の例を示す断面図である。図７に示すように、半導体装置は、ｎ+型炭化珪素半導体基板１０１のおもて面上にｎ型炭化珪素半導体層１０２を有する。ｎ型炭化珪素半導体層１０２の表面領域に複数のｐ型半導体領域１０３が設けられている。ｐ型半導体領域１０３の表面領域にｎ+型ソース領域１０４及びｐ+型コンタクト領域１０５が設けられている。ｎ+型ソース領域１０４とｎ型炭化珪素半導体層１０２との間のｐ型半導体領域１０３の上にゲート絶縁膜１０６を介してゲート電極１０７が設けられている。ｎ+型ソース領域１０４及びｐ+型コンタクト領域１０５にソース電極１０８が接している。ｎ+型炭化珪素半導体基板１０１の裏面にはドレイン電極１０９が形成されている（例えば、特許文献１参照）。
　図８は、従来の半導体装置の第２の例を示す断面図である。図８に示すように、半導体装置は、ｎ+型炭化珪素半導体基板２０１のおもて面上にｎ型炭化珪素半導体層２０２を有する。ｎ型炭化珪素半導体層２０２の表面領域に複数のｐ+型半導体領域２１０が設けられている。ｐ+型半導体領域２１０及びｎ型炭化珪素半導体層２０２の上にｐ型炭化珪素半導体層２１１が設けられている。ｐ+型炭化珪素半導体層２１１において、隣り合うｐ+型半導体領域２１０とｐ+型半導体領域２１０との間のｎ型炭化珪素半導体層２０２の上には、ｎ型半導体領域２１２が設けられている。ｐ+型炭化珪素半導体層２１１において、各ｐ+型半導体領域２１０の上には、ｐ型半導体領域２０３、ｎ+型ソース領域２０４及びｐ+型コンタクト領域２０５が設けられている。ｎ+型ソース領域２０４とｎ型半導体領域２１２との間のｐ型半導体領域２０３の上にゲート絶縁膜２０６を介してゲート電極２０７が設けられている。ｎ+型ソース領域２０４及びｐ+型コンタクト領域２０５にソース電極２０８が接している。ｎ+型炭化珪素半導体基板２０１の裏面にはドレイン電極２０９が形成されている（例えば、特許文献２参照）。
　図９は、従来の半導体装置のレイアウトを示す平面図である。上述した第１の例と同様な半導体装置において、例えば図９に示すように、例えば六角形の平面形状を有するｐ型半導体領域１０３が形成されており、ｎ+型ソース領域１０４がｐ型半導体領域１０３の六角形の６つの辺に沿って連続した環状に形成されているものがある。ゲート電極１０７は、各ｐ型半導体領域１０３の各辺と、そのｐ型半導体領域１０３の辺と対向する隣のｐ型半導体領域１０３の辺との間に跨って、連続して設けられている。上述した第２の例と同様な半導体装置においても同様である。
特開２０１３－１８７３０２号公報 特開２０１３－１０２１０６号公報
　しかしながら、上述した従来の半導体装置には、図７または図８に示すように、寄生ＮＰＮトランジスタ３００が内蔵されている。そのため、スイッチング時など、ドレイン側に高電圧が印加されると、ｎ+型炭化珪素半導体基板１０１及びｎ型炭化珪素半導体層１０２に電圧が印加される。この印加された電圧の電圧上昇率ｄｖ／ｄｔとｎ+型ソース領域１０４の直下のｐベース抵抗とにより、ｐ型半導体領域１０３（ｐベース領域）の電位が高くなって、寄生ＮＰＮトランジスタ３００が動作するため、素子が破壊されるという問題点がある。
　また、上述した従来の半導体装置をインバータ回路に適用した場合、ゲート及びドレインに電圧が印加されるため、半導体装置に大電流が流れる。この大電流とｎ+型ソース領域１０４の直下のｐベース抵抗とにより、ｐ型半導体領域１０３（ｐベース領域）の電位が高くなって、寄生ＮＰＮトランジスタ３００が動作するため、素子が破壊されるという問題点がある。
　図９には、Ｐ型半導体領域１０３、ｎ+型ソース領域１０４及びゲート電極１０７の平面レイアウトのみが示されている。図９に示すように、ｐ型半導体領域１０３及びｎ+型ソース領域１０４が多角形で形成された場合には、電流が多角形の角部に集中し、ｐ型半導体領域１０３の電位がより一層、上昇するため、寄生ＮＰＮトランジスタ３００が動作し易くなるという問題点がある。なお図９に示す平面レイアウト図において、切断線Ｂ－Ｂ’における断面構造が図７または図８に示されている。
　炭化珪素半導体装置では、不純物が拡散し難いため、ｐ型半導体領域１０３を深く形成することは困難である。そのため、ｐベース抵抗を低減することは容易でない。上述した各問題点は、上述した従来の半導体装置の第１の例及び第２の例に共通した事柄である。
　この発明は、上述した従来技術による問題点を解消するため、破壊耐量を向上できることを目的とする。
　上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、以下の特徴を有する。第１導電型の炭化珪素でできた半導体基板を備えている。前記半導体基板の第１主面上に、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層が設けられている。前記半導体層の表面領域に第２導電型のベース領域が設けられている。前記ベース領域の表面領域に第１導電型のソース領域が設けられている。前記ベース領域の表面領域に、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域が設けられている。前記ソース領域及び前記コンタクト領域に接するソース電極が設けられている。前記ベース領域の、前記半導体層と前記ソース領域とに挟まれた領域の表面上にゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面上にゲート電極が設けられている。前記半導体基板の第２主面上にドレイン電極が設けられている。前記ソース領域は、前記ゲート電極に沿って伸びる島状に形成されており、かつ前記ベース領域内において１つ以上設けられている。
　また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、以下の特徴を有する。第１導電型の炭化珪素でできた半導体基板を備えている。前記半導体基板の第１主面上に、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層が設けられている。前記半導体層の表面領域の一部に第２導電型の半導体領域が設けられている。前記半導体領域の表面上に、前記半導体領域よりも不純物濃度の低い第２導電型のベース領域が設けられている。前記半導体層の表面上に前記ベース領域に接して、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素でできたウェル領域が設けられている。前記ベース領域の表面領域に前記ウェル領域から離れて、前記ウェル領域よりも不純物濃度の高い第１導電型のソース領域が設けられている。前記半導体領域の表面上に前記ソース領域及び前記ベース領域に接して、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域が設けられている。前記ソース領域及び前記コンタクト領域に接するソース電極が設けられている。前記ベース領域の、前記ウェル領域と前記ソース領域とに挟まれた領域の表面上にゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面上にゲート電極が設けられている。前記半導体基板の第２主面上にドレイン電極が設けられている。前記ソース領域は、前記ゲート電極に沿って島状に形成されており、かつ前記ベース領域内において１つ以上設けられている。
　また、前記ベース領域の平面形状が多角形状であり、前記ソース領域は、前記多角形の対向する２辺のうちの一方の側にのみ設けられていることを特徴とする。
　また、前記ベース領域の平面形状が多角形状であり、前記ソース領域は、前記多角形の２つ以上の辺のそれぞれに沿って各辺ごとに島状に設けられていることを特徴とする。
　また、前記ベース領域の平面形状がストライプ形状であり、前記ソース領域は、前記ベース領域の長手方向に沿って複数の島状に設けられていることを特徴とする。
　また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、以下の特徴を有する。第１導電型の炭化珪素でできた半導体基板を備えている。前記半導体基板の第１主面上に、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層が設けられている。前記半導体層の表面領域に第２導電型のベース領域が設けられている。前記ベース領域の表面領域に第１導電型のソース領域が設けられている。前記ベース領域の表面領域に、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域が設けられている。前記ソース領域及び前記コンタクト領域に接するソース電極が設けられている。前記ベース領域の、前記半導体層と前記ソース領域とに挟まれた領域の表面上にゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面上にゲート電極が設けられている。前記半導体基板の第２主面上にドレイン電極が設けられている。このような半導体装置の製造方法において、前記ソース領域を、前記ゲート電極に沿って伸びる島状に形成し、かつ前記ベース領域内において１つ以上設けている。
　また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、以下の特徴を有する。第１導電型の炭化珪素でできた半導体基板を備えている。前記半導体基板の第１主面上に、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層が設けられている。前記半導体層の表面領域の一部に第２導電型の半導体領域が設けられている。前記半導体領域の表面上に、前記半導体領域よりも不純物濃度の低い第２導電型のベース領域が設けられている。前記半導体層の表面上に前記ベース領域に接して、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素でできたウェル領域が設けられている。前記ベース領域の表面領域に前記ウェル領域から離れて、前記ウェル領域よりも不純物濃度の高い第１導電型のソース領域が設けられている。前記半導体領域の表面上に前記ソース領域及び前記ベース領域に接して、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域が設けられている。前記ソース領域及び前記コンタクト領域に接するソース電極が設けられている。前記ベース領域の、前記ウェル領域と前記ソース領域とに挟まれた領域の表面上にゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面上にゲート電極が設けられている。前記半導体基板の第２主面上にドレイン電極が設けられている。このような半導体装置の製造方法において、前記ソース領域を、前記ゲート電極に沿って島状に形成し、かつ前記ベース領域内において１つ以上設けている。
　上記構成によれば、ベース領域の表面領域において、ソース領域の島と島との間、またはソース領域の島の両端部の外側の領域は、ソース領域ではなく、ベース領域となる。そのため、島と島との間、または島の両端部の外側の領域では、ベース領域の厚さが、ソース領域が設けられている箇所と比べて、ソース領域の厚さ分、厚くなる。従って、ソース領域がゲート電極に沿って切れ目なく連続している場合と比べて、ベース領域の抵抗が小さくなり、ベース領域の電位の上昇が抑えられるため、寄生ＮＰＮトランジスタが動作するのが抑制される。
　また、ベース領域の表面領域において、ソース領域が設けられていない側は、ベース領域となる。そのため、ソース領域が設けられていない側では、ベース領域の厚さが、ソース領域が設けられている側と比べて、ソース領域の厚さ分、厚くなる。従って、ソース領域がゲート電極に沿って切れ目なく連続している場合と比べて、ベース領域の抵抗が小さくなり、ベース領域の電位の上昇が抑えられるため、寄生ＮＰＮトランジスタが動作するのが抑制される。また、ベース領域の表面領域において、ベース領域の角部付近は、ソース領域ではなく、ｐベース領域となる。ベース領域の角部付近では、ベース領域の厚さが、電流集中が起こりやすい角部付近にもソース領域が設けられている場合と比べて、ソース領域の厚さ分、厚くなる。従って、ベース領域の角部付近にもソース領域が設けられている場合と比べて、ベース領域の抵抗が小さくなり、ベース領域の電位の上昇が抑えられるため、寄生ＮＰＮトランジスタが動作するのが抑制される。
　本発明によれば、破壊耐量を向上させることができる。
図１は、本発明の実施の形態１にかかる半導体装置の第１の例を示す断面図である。 図２は、本発明の実施の形態１にかかる半導体装置の第２の例を示す断面図である。 図３は、本発明の実施の形態１にかかる半導体装置のレイアウトの一例を示す平面図である。 図４は、本発明の実施の形態２にかかる半導体装置のレイアウトの一例を示す平面図である。 図５は、本発明の実施の形態３にかかる半導体装置のレイアウトの一例を示す平面図である。 図６は、本発明の実施の形態４にかかる半導体装置のレイアウトの一例を示す平面図である。 図７は、従来の半導体装置の第１の例を示す断面図である。 図８は、従来の半導体装置の第２の例を示す断面図である。 図９は、従来の半導体装置のレイアウトを示す平面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置及び半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書及び添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋及び－は、それぞれそれが付されていない層や領域よりも高不純物濃度及び低不純物濃度であることを意味する。なお、以下の実施の形態の説明及び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
・半導体装置の第１の例
　図１は、本発明の実施の形態１にかかる半導体装置の第１の例を示す断面図である。図１には、半導体装置の活性領域が示されている。活性領域には、半導体装置のＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造、すなわち素子構造が形成されている。活性領域は、図示しない耐圧構造部によって囲まれていてもよい。
　図１に示すように、半導体装置は、炭化珪素でできたｎ+半導体基板１及びｎ半導体層２を備えている。ｎ+半導体基板１は、例えば炭化珪素にＮ型不純物がドーピングされた炭化珪素単結晶基板であってもよい。ｎ+半導体基板１は、例えばドレイン領域となる。本実施の形態の説明において、ｎ+半導体基板１のおもて面は第１主面であり、裏面は第２主面であるとする。
　ｎ半導体層２は、ｎ+半導体基板１の第１主面上に設けられている。ｎ半導体層２の不純物濃度は、ｎ+半導体基板１よりも低い。ｎ半導体層２は、例えば炭化珪素にＮ型不純物がドーピングされた半導体層であってもよい。ｎ半導体層２は、例えばＮ型のドリフト層となる。
　半導体装置は、ｎ+半導体基板１の第１主面側に、ＭＯＳ構造として、例えばｐベース領域３、ｎ+ソース領域４、ｐ+コンタクト領域５、ゲート絶縁膜６、ゲート電極７及びソース電極８を備えている。半導体装置は、ｎ+半導体基板１の第２主面側に、例えばドレイン電極９となる裏面電極を備えている。
　ｐベース領域３は、ｎ半導体層２の表面領域の一部に設けられている。ｐベース領域３は、例えばｎ半導体層２の表面領域の別の一部を挟むように設けられていてもよい。つまり、隣り合うｐベース領域３とｐベース領域３との間にｎ半導体層２の領域があってもよい。ｐベース領域３は、例えば炭化珪素にＰ型不純物がドーピングされた半導体領域であってもよい。
　ｎ+ソース領域４は、ｐベース領域３の表面領域に設けられている。ｎ+ソース領域４は、隣り合うｐベース領域３とｐベース領域３との間のｎ半導体層２の領域から離れて設けられている。ｎ+ソース領域４の不純物濃度は、ｎ半導体層２よりも高い。特に限定しないが、図１に示す例では、例えばＡ’側のｐベース領域３にはｎ+ソース領域４が設けられているが、Ａ側のｐベース領域３にはｎ+ソース領域４が設けられていない。ここで、Ａ及びＡ’は、図３に示す切断線Ａ－Ａ’のＡ及びＡ’のことである。
　ｐ+コンタクト領域５は、ｐベース領域３の表面領域において、隣り合うｐベース領域３とｐベース領域３との間のｎ半導体層２の領域から離れて設けられている。ｐ+コンタクト領域５は、ｐベース領域３及びｎ+ソース領域４に接する。ｐ+コンタクト領域５の不純物濃度は、ｐベース領域３よりも高い。
　ゲート絶縁膜６は、ｐベース領域３の、隣り合うｐベース領域３とｐベース領域３との間のｎ半導体層２の領域とｎ+ソース領域４とに挟まれた領域の表面上に設けられている。ゲート絶縁膜６は、例えばｎ半導体層２の領域を挟んで隣り合うＡ側のｐベース領域３の表面上から、ｎ半導体層２の領域の表面上を経て、Ａ’側のｎ+ソース領域４の表面上まで伸びていてもよい。
　ゲート電極７は、ゲート絶縁膜６の表面上に設けられている。ゲート電極７は、例えばｎ半導体層２の領域を挟んで隣り合うＡ側のｐベース領域３の上から、ｎ半導体層２の領域の表面上を経て、Ａ’側のｎ+ソース領域４の上まで伸びていてもよい。
　ソース電極８は、ｎ+ソース領域４及びｐ+コンタクト領域５の表面に、ｎ+ソース領域４及びｐ+コンタクト領域５に接して設けられている。ソース電極８は、ｎ+ソース領域４及びｐ+コンタクト領域５に電気的に接続されている。ソース電極８は、図示しない層間絶縁膜によって、ゲート電極７から絶縁されている。
　ドレイン電極９は、ｎ+半導体基板１の第２主面上に設けられている。ドレイン電極９は、ｎ+半導体基板１にオーミック接合している。
・半導体装置の第１の例の製造方法の一例
　まず、Ｎ型の炭化珪素でできたｎ+半導体基板１を用意する。このｎ+半導体基板１の第１主面上に、Ｎ型不純物をドーピングしながら炭化珪素でできたｎ半導体層２をエピタキシャル成長させる。
　次いで、フォトリソグラフィ技術及びイオン注入法によって、ｎ半導体層２の表面領域の、ｐベース領域３となる領域に、Ｐ型不純物をイオン注入する。次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐベース領域３となるイオン注入領域の、ｎ+ソース領域４となる領域に、Ｎ型不純物をイオン注入する。
　次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐベース領域３となるイオン注入領域の、ｐ+コンタクト領域５となる領域に、Ｐ型不純物をイオン注入する。なお、ｐベース領域３を設けるためのイオン注入、ｎ+ソース領域４を設けるためのイオン注入、及びｐ+コンタクト領域５を設けるためのイオン注入の順序は、上述した順序に限らず、種々変更可能である。
　次いで、熱処理（アニール）を行って、例えばｐベース領域３、ｎ+ソース領域４及びｐ+コンタクト領域５となる各イオン注入領域を活性化させる。それによって、ｐベース領域３、ｎ+ソース領域４及びｐ+コンタクト領域５ができる。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
　次いで、ｐベース領域３、ｎ+ソース領域４及びｐ+コンタクト領域５が設けられた側の面を熱酸化して、この面全体にゲート絶縁膜６を設ける。次いで、ゲート絶縁膜６の上にゲート電極７を設ける。
　次いで、ｎ+ソース領域４及びｐ+コンタクト領域５に接するように、ソース電極８の元になる金属膜を設ける。次いで、ｎ+半導体基板１の第２主面上に、ドレイン電極９の元になる金属膜を設ける。そして、熱処理を行って、ソース電極８、ドレイン電極９を形成する。ｎ+半導体基板１とドレイン電極９とはオーミック接合となる。以上のようにして、図１に示す半導体装置が完成する。
・半導体装置の第２の例
　図２は、本発明の実施の形態１にかかる半導体装置の第２の例を示す断面図である。図２には、半導体装置の活性領域が示されている。活性領域に半導体装置のＭＯＳ構造が形成されていること、活性領域が耐圧構造部によって囲まれていてもよいことは、図１に示す半導体装置の第１の例と同様である。
　図２に示すように、半導体装置は、ｎ+半導体基板１及びｎ半導体層２を備えている。ｎ+半導体基板１及びｎ半導体層２については、半導体装置の第１の例と同様であるため、重複する説明を省略する。
　半導体装置は、ｎ+半導体基板１の第１主面側に、ＭＯＳ構造として、例えばｐベース領域３、ｎ+ソース領域４、ｐ+コンタクト領域５、ゲート絶縁膜６、ゲート電極７、ソース電極８、ｐ+半導体領域１１及びｎウェル領域１２を備えている。半導体装置は、ｎ+半導体基板１の第２主面側に、例えばドレイン電極９となる裏面電極を備えている。
　ｐ+半導体領域１１は、ｎ半導体層２の表面領域の一部に設けられている。ｐ+半導体領域１１は、例えばｎ半導体層２の表面領域の別の一部を挟むように設けられていてもよい。つまり、隣り合うｐ+半導体領域１１とｐ+半導体領域１１との間にｎ半導体層２の領域があってもよい。ｐ+半導体領域１１は、例えば炭化珪素にＰ型不純物がドーピングされた半導体領域であってもよい。
　ｐベース領域３は、ｐ+半導体領域１１の表面上に設けられている。ｐベース領域３の不純物濃度は、ｐ+半導体領域１１よりも低い。ｐベース領域３は、例えば炭化珪素にＰ型不純物がドーピングされた半導体領域であってもよい。ｐベース領域３は、例えばエピタキシャル成長法によってｎ半導体層２の上に積層されたｐ半導体層の一部であってもよい。
　ｎウェル領域１２は、ｎ半導体層２の、隣り合うｐ+半導体領域１１とｐ+半導体領域１１との間の領域の表面上に、設けられている。ｎウェル領域１２は、ｐベース領域３に接して設けられている。ｎウェル領域１２の不純物濃度は、ｎ+半導体基板１よりも低い。ｎウェル領域１２は、例えば上述したようにエピタキシャル成長法によってｎ半導体層２の上に積層されたｐ半導体層の一部の導電型を、Ｎ型不純物のイオン注入及び熱処理によって反転させた領域であってもよい。ｎウェル領域１２は、例えばｎ半導体層２とともにＮ型のドリフト領域となる。
　ｎ+ソース領域４は、ｐ+半導体領域１１の上のｐベース領域３の表面領域に設けられている。ｎ+ソース領域４は、ｎウェル領域１２から離れて設けられている。ｎ+ソース領域４の不純物濃度は、ｎウェル領域１２よりも高い。特に限定しないが、図２に示す例では、例えばＡ’側のｐベース領域３にはｎ+ソース領域４が設けられているが、Ａ側のｐベース領域３にはｎ+ソース領域４が設けられていない。Ａ及びＡ’については、上述した第１の例において説明した通りである。
　ｐ+コンタクト領域５は、ｐベース領域３を挟んでｎウェル領域１２の反対側、すなわちｎウェル領域１２から離れて設けられている。ｐ+コンタクト領域５は、ｐベース領域３及びｎ+ソース領域４に接する。ｐ+コンタクト領域５は、例えば上述したようにｎ半導体層２の上のｐベース領域３となるｐ半導体層を貫通して、ｐ+半導体領域１１に接する。ｐ+コンタクト領域５の不純物濃度は、ｐベース領域３よりも高い。
　ゲート絶縁膜６は、ｐベース領域３の、ｎウェル領域１２とｎ+ソース領域４とに挟まれた領域の表面上に設けられている。ゲート絶縁膜６は、例えばｎウェル領域１２を挟んで隣り合うＡ側のｐベース領域３の表面上から、ｎウェル領域１２の表面上を経て、Ａ’側のｎ+ソース領域４の表面上まで伸びていてもよい。
　ゲート電極７は、ゲート絶縁膜６の表面上に設けられている。ゲート電極７は、例えばｎウェル領域１２を挟んで隣り合うＡ側のｐベース領域３の上から、ｎウェル領域１２の上を経て、Ａ’側のｎ+ソース領域４の上まで伸びていてもよい。
　ソース電極８及びドレイン電極９については、半導体装置の第１の例と同様であるため、重複する説明を省略する。
・半導体装置の第２の例の製造方法の一例
　まず、Ｎ型の炭化珪素でできたｎ+半導体基板１を用意する。このｎ+半導体基板１の第１主面上に、Ｎ型不純物をドーピングしながら炭化珪素でできたｎ半導体層２をエピタキシャル成長させる。
　次いで、フォトリソグラフィ技術及びイオン注入法によって、ｎ半導体層２の表面領域の、ｐ+半導体領域１１となる領域に、Ｐ型不純物をイオン注入する。次いで、ｎ半導体層２の表面上に、Ｐ型不純物をドーピングしながら炭化珪素でできたｐ半導体層をエピタキシャル成長させる。このｐ半導体層は、ｐベース領域３となる。
　次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐベース領域３となるｐ半導体層の、ｎウェル領域１２となる領域に、Ｎ型不純物をイオン注入する。次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐベース領域３となるｐ半導体層の、ｎ+ソース領域４となる領域に、Ｎ型不純物をイオン注入する。
　次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐベース領域３となるｐ半導体層の、ｐ+コンタクト領域５となる領域に、Ｐ型不純物をイオン注入する。なお、ｐ+半導体領域１１を設けるためのイオン注入、ｎウェル領域１２を設けるためのイオン注入、ｎ+ソース領域４を設けるためのイオン注入、及びｐ+コンタクト領域５を設けるためのイオン注入の順序は、上述した順序に限らず、種々変更可能である。
　次いで、熱処理（アニール）を行って、例えばｐ+半導体領域１１、ｎウェル領域１２、ｎ+ソース領域４及びｐ+コンタクト領域５となる各イオン注入領域を活性化させる。それによって、ｐ+半導体領域１１、ｎウェル領域１２、ｎ+ソース領域４及びｐ+コンタクト領域５ができる。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
　次いで、ｐベース領域３、ｎ+ソース領域４、ｐ+コンタクト領域５及びｎウェル領域１２が設けられた側の面を熱酸化して、この面全体にゲート絶縁膜６を設ける。次いで、ゲート絶縁膜６の上にゲート電極７を設ける。
　次いで、ｎ+ソース領域４及びｐ+コンタクト領域５に接するように、ソース電極８の元になる金属膜を設ける。次いで、ｎ+半導体基板１の第２主面上に、ドレイン電極９の元になる金属膜を設け、熱処理を行って、ソース電極８とドレイン電極９を形成する。ｎ+半導体基板１とドレイン電極９とはオーミック接合となる。以上のようにして、図２に示す半導体装置が完成する。
　上述した第１の例または第２の例において、ソース電極８に対してドレイン電極９に正の電圧が印可された状態で、ゲート電極７にしきい値電圧Ｖｔｈ未満の電圧が印可されるとする。この場合、第１の例では、ｐベース領域３とｎ半導体層２との間のＰＮ接合、第２の例では、ｐベース領域３とｎウェル領域１２との間のＰＮ接合が、それぞれ逆バイアスされた状態となるため、半導体装置には電流が流れない。
　一方、上述した第１の例または第２の例において、ソース電極８に対してドレイン電極９に正の電圧が印可された状態で、ゲート電極７にしきい値電圧Ｖｔｈ以上の電圧が印可されるとする。この場合、ゲート電極７の下のｐベース領域３に反転層が形成されるため、半導体装置には電流が流れる。このように、ゲート電極７に印加する電圧によって、半導体装置のスイッチング動作を行うことができる。
・平面レイアウトの一例
　図３は、本発明の実施の形態１にかかる半導体装置のレイアウトの一例を示す平面図である。上述した半導体装置の第１の例または第２の例において、ｐベース領域３は、平面形状が多角形状をなす島状に設けられている。特に限定しないが、例えば図３に示す例のように、ｐベース領域３は、例えば六角形状をなしていてもよい。なお、ｐベース領域３は、四角形状でもよいし、八角形状でもよいし、十以上など、偶数個の角部を有する多角形状でもよい。
　ゲート電極７は、各ｐベース領域３の各辺と、そのｐベース領域３の辺と対向する隣のｐベース領域３の辺との間に跨って、連続して設けられている。
　ｎ+ソース領域４は、ゲート電極７に沿って伸びる島状に形成されている。ｎ+ソース領域４の島は、各ｐベース領域３内において１つ以上設けられている。ｎ+ソース領域４の島は、ｐベース領域３の多角形の対向する２辺のうちの一方の側にのみ設けられていてもよい。特に限定しないが、例えば図３に示す例のように、ｎ+ソース領域４の島は、各ｐベース領域３の六角形状をなす島において、１つおきの辺に設けられていてもよい。すなわち、各ｐベース領域３において、ｎ+ソース領域４が設けられている辺の隣の辺には、ｎ+ソース領域４が設けられていない。また、各ｐベース領域３の、ｎ+ソース領域４が設けられている辺と対向する隣のｐベース領域３の辺には、ｎ+ソース領域４が設けられていない。
　実施の形態１によれば、ｐベース領域３の表面領域において、ｎ+ソース領域４の島と島との間、またはｎ+ソース領域４の島の両端部の外側の領域、例えばｎ+ソース領域４が設けられていない側は、ｎ+ソース領域４ではなく、ｐベース領域３となる。そのため、ｎ+ソース領域４ではなく、ｐベース領域３となる領域では、ｐベース領域３の厚さが、ｎ+ソース領域４が設けられている領域と比べて、ｎ+ソース領域４の厚さ分、厚くなる。それによって、ドレイン電極９に高電圧が印加されたことによって半導体装置がスイッチング動作してオフする際に、ソース領域がゲート電極に沿って切れ目なく連続している従来構成と比べて、ｐベース領域３の抵抗が小さくなり、ｐベース領域３の電位の上昇が抑えられる。従って、寄生ＮＰＮトランジスタが動作するのが抑制され、オフする際に半導体装置に大電流を流すことができるので、半導体装置の破壊耐量を向上させることができる。
（実施の形態２）
　実施の形態２において、半導体装置の第１の例及びその第１の例の製造方法、並びに半導体装置の第２の例及びその第２の例の製造方法については、実施の形態１と同様である。従って、重複する説明を省略し、第１の例または第２の例の断面構造については、図１または図２を参照されたい。
・平面レイアウトの一例
　図４は、本発明の実施の形態２にかかる半導体装置のレイアウトの一例を示す平面図である。図４に示すように、図１または図２に示す半導体装置の第１の例または第２の例において、ｐベース領域３は、平面形状が多角形状をなす島状に設けられている。特に限定しないが、例えば図３に示す例のように、ｐベース領域３及びゲート電極７については、実施の形態１と同様であるため、重複する説明を省略する。
　ｎ+ソース領域４は、ゲート電極７に沿って伸びる島状に形成されている。ｎ+ソース領域４の島は、各ｐベース領域３内において１つ以上設けられている。ｎ+ソース領域４の島は、ｐベース領域３の多角形の対向する２辺のうちの一方の側にのみ設けられていてもよい。特に限定しないが、例えば図４に示す例のように、ｎ+ソース領域４の島は、各ｐベース領域３の六角形状をなす島において、３つの連続した辺のそれぞれに平行に連続して設けられていてもよい。従って、各ｐベース領域３において、ｎ+ソース領域４が設けられている３つの連続した辺に対向する３つの辺の側には、ｎ+ソース領域４が設けられていない。また、各ｐベース領域３の、ｎ+ソース領域４が設けられている辺と対向する隣のｐベース領域３の辺には、ｎ+ソース領域４が設けられていない。
　実施の形態２によれば、ｐベース領域３の表面領域において、ｎ+ソース領域４が設けられていない側は、ｎ+ソース領域４ではなく、ｐベース領域３となる。そのため、ｎ+ソース領域４ではなく、ｐベース領域３となる領域では、ｐベース領域３の厚さが、ｎ+ソース領域４が設けられている領域と比べて、ｎ+ソース領域４の厚さ分、厚くなる。それによって、ドレイン電極９に高電圧が印加されたことによって半導体装置がスイッチング動作してオフする際に、ソース領域がゲート電極に沿って切れ目なく連続している従来構成と比べて、ｐベース領域３の抵抗が小さくなる。つまり、例えば六角形セルの半分でｐベース領域３の抵抗を小さくすることによって、六角形セル全体でのｐベース領域３の抵抗が小さくなる。ｐベース領域３の抵抗が小さくなれば、ｐベース領域３の電位の上昇が抑えられる。従って、寄生ＮＰＮトランジスタが動作するのが抑制され、オフする際に半導体装置に大電流を流すことができるので、半導体装置の破壊耐量を向上させることができる。
（実施の形態３）
　実施の形態３において、半導体装置の第１の例及びその第１の例の製造方法、並びに半導体装置の第２の例及びその第２の例の製造方法については、実施の形態１と同様である。従って、重複する説明を省略し、第１の例または第２の例の断面構造については、図１または図２を参照されたい。ただし、図１及び図２において、Ａ側のｐベース領域３にも、Ａ’側のｐベース領域３と同様に、ｎ+ソース領域４が設けられている。
・平面レイアウトの一例
　図５は、本発明の実施の形態３にかかる半導体装置のレイアウトの一例を示す平面図である。図５に示すように、図１または図２に示す半導体装置の第１の例または第２の例において、ｐベース領域３は、平面形状が多角形状をなす島状に設けられている。特に限定しないが、例えば図３に示す例のように、ｐベース領域３及びゲート電極７については、実施の形態１と同様であるため、重複する説明を省略する。なお、ｐベース領域３は、さらに三角形状でもよいし、五角形状でもよいし、七角形状でもよいし、九角形状でもよい。
　ｎ+ソース領域４は、ゲート電極７に沿って伸びる島状に形成されている。ｎ+ソース領域４の島は、各ｐベース領域３内において２つ以上の辺のそれぞれに沿って各辺ごとに島状に設けられている。特に限定しないが、例えば図５に示す例のように、ｎ+ソース領域４の島は、各ｐベース領域３の六角形状をなす島において、各辺のそれぞれに平行に設けられていてもよい。ただし、六角形の各辺に平行に設けられた各ｎ+ソース領域４の島は、隣の辺に平行に設けられたｎ+ソース領域４の島とはつながっていない。つまり、六角形セルの角部付近にはｎ+ソース領域４が設けられていない。
　実施の形態３によれば、ｐベース領域３の表面領域において、角部付近は、ソース領域４ではなく、ｐベース領域３となる。ｐベース領域３の角部付近では、ｐベース領域３の厚さが、ソース領域４が設けられている領域と比べて、ソース領域４の厚さ分、厚くなる。それによって、ドレイン電極９に高電圧が印加されたことによって半導体装置がスイッチング動作してオフする際に、電流集中が起こりやすい角部付近にもソース領域が設けられている従来構成と比べて、角部付近のｐベース領域３の抵抗が小さくなるため、ｐベース領域３の電位の上昇が抑えられる。従って、寄生ＮＰＮトランジスタが動作するのが抑制され、オフする際に半導体装置に大電流を流すことができるので、半導体装置の破壊耐量を向上させることができる。
（実施の形態４）
　実施の形態４において、半導体装置の第１の例及びその第１の例の製造方法、並びに半導体装置の第２の例及びその第２の例の製造方法については、実施の形態１と同様である。従って、重複する説明を省略し、第１の例または第２の例の断面構造については、図１または図２を参照されたい。ただし、図１及び図２において、Ａ側のｐベース領域３にも、Ａ’側のｐベース領域３と同様に、ｎ+ソース領域４が設けられている。
・平面レイアウトの一例
　図６は、本発明の実施の形態４にかかる半導体装置のレイアウトの一例を示す平面図である。図６に示すように、図１または図２に示す半導体装置の第１の例または第２の例において、ｐベース領域３の平面形状は、ストライプ形状をなしている。従って、ゲート電極７も、各ｐベース領域３の長手方向の辺と、そのｐベース領域３の辺と対向する隣のｐベース領域３の長手方向の辺との間に跨って設けられている。
　各ｐベース領域３において、ｎ+ソース領域４は、ゲート電極７の長手方向に沿って伸びる複数の島状に設けられている。
　実施の形態４によれば、ｐベース領域３の表面領域において、ソース領域４が設けられていない領域は、ｐベース領域３となるため、ｎ+ソース領域４の島と島との間の領域では、ｐベース領域３の厚さが、ソース領域４が設けられている領域と比べて、ソース領域４の厚さ分、厚くなる。それによって、ドレイン電極９に高電圧が印加されたことによって半導体装置がスイッチング動作してオフする際に、一定の間隔でｐベース領域３の抵抗が小さくなるため、ソース領域がゲート電極に沿って切れ目なく連続している従来構成と比べて、ｐベース領域３の電位の上昇が抑えられる。従って、寄生ＮＰＮトランジスタが動作するのが抑制され、オフする際に半導体装置に大電流を流すことができるので、半導体装置の破壊耐量を向上させることができる。
　以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、各実施の形態では第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。
　以上のように、本発明は、例えば炭化珪素基板上に形成されたスイッチングデバイスとして用いることができる半導体装置に有用であり、特に、炭化珪素でできた縦型のＭＯＳＦＥＴ（ＭＯＳ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置に適している。
　１　ｎ+半導体基板
　２　ｎ半導体層
　３　ｐベース領域
　４　ｎ+ソース領域
　５　ｐ+コンタクト領域
　６　ゲート絶縁膜
　７　ゲート電極
　８　ソース電極
　９　ドレイン電極
　１１　ｐ+半導体領域
　１２　ｎウェル領域

Claims (7)

  1. 　第１導電型の炭化珪素でできた半導体基板と、
    　前記半導体基板の第１主面上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層と、
    　前記半導体層の表面領域に設けられた第２導電型のベース領域と、
    　前記ベース領域の表面領域に設けられた第１導電型のソース領域と、
    　前記ベース領域の表面領域に設けられた、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と、
    　前記ソース領域及び前記コンタクト領域に接するソース電極と、
    　前記ベース領域の、前記半導体層と前記ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜の表面上に設けられたゲート電極と、
    　前記半導体基板の第２主面上に設けられたドレイン電極と、を備え、
    　前記ソース領域は、前記ゲート電極に沿って伸びる島状に形成されており、かつ前記ベース領域内において１つ以上設けられていることを特徴とする半導体装置。
  2. 　第１導電型の炭化珪素でできた半導体基板と、
    　前記半導体基板の第１主面上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層と、
    　前記半導体層の表面領域の一部に設けられた第２導電型の半導体領域と、
    　前記半導体領域の表面上に設けられた、前記半導体領域よりも不純物濃度の低い第２導電型のベース領域と、
    　前記半導体層の表面上に前記ベース領域に接して設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素でできたウェル領域と、
    　前記ベース領域の表面領域に前記ウェル領域から離れて設けられた、前記ウェル領域よりも不純物濃度の高い第１導電型のソース領域と、
    　前記半導体領域の表面上に前記ソース領域及び前記ベース領域に接して設けられた、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と、
    　前記ソース領域及び前記コンタクト領域に接するソース電極と、
    　前記ベース領域の、前記ウェル領域と前記ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜の表面上に設けられたゲート電極と、
    　前記半導体基板の第２主面上に設けられたドレイン電極と、を備え、
    　前記ソース領域は、前記ゲート電極に沿って島状に形成されており、かつ前記ベース領域内において１つ以上設けられていることを特徴とする半導体装置。
  3. 　前記ベース領域の平面形状が多角形状であり、
    　前記ソース領域は、前記多角形の対向する２辺のうちの一方の側にのみ設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記ベース領域の平面形状が多角形状であり、
    　前記ソース領域は、前記多角形の２つ以上の辺のそれぞれに沿って各辺ごとに島状に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  5. 　前記ベース領域の平面形状がストライプ形状であり、
    　前記ソース領域は、前記ベース領域の長手方向に沿って複数の島状に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  6. 　第１導電型の炭化珪素でできた半導体基板と、前記半導体基板の第１主面上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層と、前記半導体層の表面領域に設けられた第２導電型のベース領域と、前記ベース領域の表面領域に設けられた第１導電型のソース領域と、前記ベース領域の表面領域に設けられた、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と、前記ソース領域及び前記コンタクト領域に接するソース電極と、前記ベース領域の、前記半導体層と前記ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の表面上に設けられたゲート電極と、前記半導体基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、
    　前記ソース領域を、前記ゲート電極に沿って伸びる島状に形成し、かつ前記ベース領域内において１つ以上設けたことを特徴とする半導体装置の製造方法。
  7. 　第１導電型の炭化珪素でできた半導体基板と、前記半導体基板の第１主面上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の半導体層と、前記半導体層の表面領域の一部に設けられた第２導電型の半導体領域と、前記半導体領域の表面上に設けられた、前記半導体領域よりも不純物濃度の低い第２導電型のベース領域と、前記半導体層の表面上に前記ベース領域に接して設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素でできたウェル領域と、前記ベース領域の表面領域に前記ウェル領域から離れて設けられた、前記ウェル領域よりも不純物濃度の高い第１導電型のソース領域と、前記半導体領域の表面上に前記ソース領域及び前記ベース領域に接して設けられた、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と、前記ソース領域及び前記コンタクト領域に接するソース電極と、前記ベース領域の、前記ウェル領域と前記ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の表面上に設けられたゲート電極と、前記半導体基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、
    　前記ソース領域を、前記ゲート電極に沿って島状に形成し、かつ前記ベース領域内において１つ以上設けたことを特徴とする半導体装置の製造方法。
PCT/JP2015/072908 2014-09-11 2015-08-13 半導体装置および半導体装置の製造方法 WO2016039070A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016547787A JP6206599B2 (ja) 2014-09-11 2015-08-13 半導体装置および半導体装置の製造方法
US15/279,840 US9960235B2 (en) 2014-09-11 2016-09-29 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-185709 2014-09-11
JP2014185709 2014-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/279,840 Continuation US9960235B2 (en) 2014-09-11 2016-09-29 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2016039070A1 true WO2016039070A1 (ja) 2016-03-17

Family

ID=55458828

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072908 WO2016039070A1 (ja) 2014-09-11 2015-08-13 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9960235B2 (ja)
JP (1) JP6206599B2 (ja)
WO (1) WO2016039070A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039071A1 (ja) 2014-09-08 2016-03-17 富士電機株式会社 半導体装置及びその製造方法
CN106133915B (zh) 2014-09-09 2020-04-07 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016039069A1 (ja) 2014-09-11 2016-03-17 富士電機株式会社 半導体装置およびその製造方法
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US10998403B2 (en) * 2019-03-04 2021-05-04 Infineon Technologies Americas Corp. Device with increased forward biased safe operating area (FBSOA) through using source segments having different threshold voltages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254658A (ja) * 1984-05-30 1985-12-16 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS63289871A (ja) * 1987-05-21 1988-11-28 Hitachi Ltd 半導体装置
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JP6108330B2 (ja) 2011-11-10 2017-04-05 富士電機株式会社 炭化珪素半導体装置及びその製造方法
JP6032831B2 (ja) 2012-03-07 2016-11-30 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254658A (ja) * 1984-05-30 1985-12-16 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS63289871A (ja) * 1987-05-21 1988-11-28 Hitachi Ltd 半導体装置
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9960235B2 (en) 2018-05-01
JPWO2016039070A1 (ja) 2017-04-27
JP6206599B2 (ja) 2017-10-04
US20170018609A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP4289123B2 (ja) 半導体装置
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
JP2012074441A (ja) 電力用半導体装置
WO2016039070A1 (ja) 半導体装置および半導体装置の製造方法
JP2002280555A (ja) 半導体装置
TWI565059B (zh) Semiconductor device
WO2015107742A1 (ja) 半導体装置
US10290726B2 (en) Lateral insulated gate bipolar transistor
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP5680460B2 (ja) 電力用半導体装置
JP6278549B2 (ja) 半導体装置
JP2009032968A (ja) 半導体装置及びその製造方法
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
TW201543687A (zh) 半導體元件的終端結構及其製造方法
JP2005150348A (ja) 半導体装置
US10644145B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20150142220A (ko) 전력 반도체 소자
JP6295891B2 (ja) 半導体装置および半導体装置の製造方法
JP6458994B2 (ja) 半導体装置
JP2015126070A (ja) 半導体装置
JP6405814B2 (ja) 半導体装置および半導体装置の製造方法
KR102383221B1 (ko) 반도체 소자
JP2016072532A (ja) 半導体素子
JP6327747B2 (ja) 半導体装置
JP5343141B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15839362

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016547787

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15839362

Country of ref document: EP

Kind code of ref document: A1