CN113097204A - Igbt版图结构 - Google Patents
Igbt版图结构 Download PDFInfo
- Publication number
- CN113097204A CN113097204A CN202110330816.0A CN202110330816A CN113097204A CN 113097204 A CN113097204 A CN 113097204A CN 202110330816 A CN202110330816 A CN 202110330816A CN 113097204 A CN113097204 A CN 113097204A
- Authority
- CN
- China
- Prior art keywords
- igbt
- pressure welding
- collector
- chip
- metal ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 93
- 238000003466 welding Methods 0.000 claims abstract description 68
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 238000012360 testing method Methods 0.000 abstract description 53
- 239000000523 sample Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请公开了一种IGBT版图结构，包括：元胞区，以及位于元胞区域外圈的终端金属环；元胞区上设置有发射极金属以及与发射极金属电连接的发射极压焊点、栅极金属以及与栅极金属电连接的栅极压焊点；终端金属环上还设置有至少一个集电极压焊点；终端金属环上非集电极压焊点区域均被钝化层覆盖。采用本发明的IGBT版图结构，可以在不需要对IGBT芯片背面加压的情况下对IGBT芯片的参数进行测试，降低对芯片测试设备探针台的要求。
Description
技术领域
本发明涉及功率元器件领域，尤指一种IGBT版图结构。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。IGBT器件有三个电极，分别为集电极C(Collector)、栅极G(Gate)、发射极E(Emmiter)，IGBT和众多其他功率器件一样，为了能在单位面积上，既能承受足够高的阻断电压，又能够开关尽量大的电流，器件一般都设计成垂直结构，即集电极C位于芯片背面，栅极G以及发射极E位于芯片正面，常规的IGBT版图设计示意图如图1所示，在进行芯片级测试时，需要芯片背面电极加压，对于很多没有托盘加压能力的探针台而言是无法实现的。
发明内容
本发明的目的是提供一种IGBT版图结构，用以解决即使在托盘没有加压能力的探针台上也可以实现IGBT芯片测试。
具体的，本发明提供的技术方案如下：
本申请公开了一种IGBT版图结构，包括：元胞区，以及位于所述元胞区域外圈的终端金属环；所述元胞区上设置有发射极金属以及与所述发射极金属电连接的发射极压焊点、栅极金属以及与所述栅极金属电连接的栅极压焊点；所述终端金属环上还设置有至少一个集电极压焊点；所述终端金属环上非集电极压焊点区域均被钝化层覆盖。
优选地，所述集电极压焊点为多个，均匀分布于所述终端金属环上。
优选地，所述终端金属环为矩形环，所述集电极压焊点设置于所述终端金属环的拐角位置。
优选地，所述集电极压焊点的个数不超过4个。
优选地，所述集电极压焊点的形状为三角形、正方形、或矩形之中的任意一种。
优选地，所述集电极压焊点的形状为等腰直角三角形。
优选地，所述终端金属环的金属层与IGBT的N-基区形成欧姆接触。
本申请至少具备以下一项技术效果：
(1)本申请在不增大芯片面积、不添加光罩版层数、不额外增加成本的基础上，通过在正面版图结构中添加集电极压焊点，可以在不需要芯片背面加压的情况下对IGBT芯片的参数进行测试，降低对芯片测试设备探针台的要求(常规IGBT集电极在芯片背面，测试时需要背面加压，需要探针台的托盘有加压能力)，便于芯片测试。
(2)当芯片发生问题时，本发明的结构有正面集电极测试用的压焊点，可以通过对比背面集电极加压测试与正面集电极加压测试结果，判定芯片失效点位置。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明：
图1是常规IGBT版图结构示意图；
图2是本发明IGBT版图结构示意图；
图3是本发明IGBT版图结构虚线切割示意图；
图4是图3从虚线处切割后的截面示意图；
图5是本发明IGBT版图结构的另一示意图；
图6是设置在终端金属环上的集电极压焊点形状示意图。
附图标号说明：
1.发射极金属，2.发射极压焊点，3.栅极金属，4.栅极压焊点，5.终端金属环，6.集电极压焊点，7.元胞区。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
实施例一
本实施例公开了一种IGBT版图结构，如图2所示，包括：元胞区7，以及位于所述元胞区域外圈的终端金属环5；所述元胞区7上设置有发射极金属1以及与所述发射极金属1电连接的发射极压焊点2、栅极金属3以及与所述栅极金属3电连接的栅极压焊点4；所述终端金属环5上还设置有至少一个集电极压焊点6；所述终端金属环5上非集电极压焊点区域均被钝化层覆盖。
常规的IGBT的集电极一般都设置在芯片背面，栅极和发射级设置在芯片正面。而本实施例则是在常规的IGBT版图结构基础上，在版图正面另外添加设置了集电极压焊点(本申请的IGBT的背面结构与常规IGBT相同，此处不再展开阐述)，便于测试，这样在对该IGBT进行测试时，便无需再对IGBT背面的集电极进行扎针加压测试，直接对芯片正面进行扎针加压测试即可，如此，即使探针台没有托盘加压能力，也能实现IGBT芯片级测试。当然，该版图正面增设的发射级压焊点并不会在芯片封装时引出，只用于封装前的芯片测试。
本实施例中，发射极金属1上除了发射极压焊点区域是裸露的金属层外，发射极金属1的其它区域均被钝化层所覆盖；同样的，栅极金属3除了栅极压焊点区域外，其余区域也都是钝化层所覆盖，而栅极压焊点区域则是裸露的金属层。
集电极压焊点其实便是终端金属环没有被钝化层所覆盖的区域，也就是说该终端金属环并不是完全被钝化层所覆盖的，而是有个别区域是未被覆盖，裸露金属的，这部分区域便作为测试用的集电极压焊点。具体的，若从图3的虚线处切下去，其截面图如图4所示，终端金属环5上面覆盖了钝化层，而未被钝化层覆盖的区域便作为集电极压焊点6。而之所以选择终端金属环，而不是在元胞区上设置集电极压焊点，也是为了尽量避免改变IGBT的内部结构，以免对芯片造成影响，而终端金属环设置在元胞区的外圈，并不会影响到元胞区上的芯片结构，因此，在终端金属环上设置测试用的集电极压焊点是最佳的。
另外当IGBT出现问题发生失效时，对于常规IGBT而言，由于在芯片测试时，正面电极(发射极和栅极)和背面的电极(集电极)都有参与，进而无法准确方便的判断失效点发生在芯片正面结构中还是芯片背面结构中。而若IGBT采用本实施例的IGBT版图结构，则还可以排查该IGBT芯片的失效位置，具体的，具备本实施例所述的IGBT版图结构的IGBT芯片如果出现问题，可通过获取IGBT芯片的正面和背面测试参数来判断该不良IGBT芯片的失效位置。即该不良IGBT芯片的失效位置检测方法包括：
S100，通过在所述不良IGBT芯片正面的发射极压焊点、栅极压焊点，以及所述不良IGBT芯片背面的集电极压焊点进行探针测试，获取第二测试参数；
S200，判断所述第二测试参数是否合格；若否，进入步骤S300；
S300，通过在所述不良IGBT芯片正面的发射极压焊点、栅极压焊点、以及设置在终端金属环上的集电极压焊点进行探针测试，获取第一测试参数；
S410，判定所述第一测试参数是否合格，若是，进入步骤S430；若否，进入步骤S420；
S420，判定所述不良IGBT芯片的正面存在失效点；
S430，判定所述不良IGBT芯片的正面结构合格，背面存在失效点。
由此可以看出，采用本实施例的IGBT版图结构的芯片，一旦芯片发生问题时，可以通过对比正面集电极压焊点加压的测试参数与背面集电极压焊点加压的测试参数，来判定芯片失效点的位置。
实施例二
本实施例在实施例一的基础上，所述集电极压焊点为多个，均匀分布于所述终端金属环上。
较佳的，所述终端金属环为矩形环，所述集电极压焊点设置于所述终端金属环的拐角位置。所述集电极压焊点的个数不超过4个，比如，该IGBT正面版图的终端金属环上可以设置1个、或者2个、或者3个、或者4个集电极压焊点。且该集电极压焊点都是设置在矩形金属环的拐角位置处，每个拐角位置处设置的压焊点不超过1个。如图5所示，在IGBT的正面版图结构中，只在终端金属环的拐角处设置了一个集电极压焊点。当然，在每个拐角处都设置一个集电极压焊点则是最佳的，这样在后续测试时，则无需定位集电极压焊点在哪个拐角，在探针测试台上，直接在该IGBT芯片的任意拐角位置扎探针测试即可,提高了测试效率。
此外，所述集电极压焊点的形状为三角形、正方形、矩形、或者菱形等之中的任意一种。具体的，图6示出了IGBT正面版图上设置的集电极压焊点的几种形状示例。
较佳的，所述集电极压焊点的形状为等腰直角三角形。如图2所示，由于终端金属环是矩形，在终端金属环的拐角处的集电极压焊点采用等腰直角三角形，则该集电极压焊点的面积区域则会更大，后续在测试时，也更容易扎探针测试，
进一步地，上述任一实施例中，所述终端金属环的金属层与IGBT的N-基区形成欧姆接触。终端金属环的金属层设置集电极压焊点，借助终端金属环的金属层与N-基区形成欧姆接触，使得终端金属环上的集电极压焊点和IGBT芯片背面的集电极等电位。从而使得只需利用芯片正面发射极压焊点，栅极压焊点及终端金属环上的集电极压焊点完成芯片的参数测试，极大的减小了对探针台的要求。
实施例三
采用的技术方案如图2所示：版图示意图包括发射极金属层1，位于发射极金属上面的发射极压焊点2(发射级压焊点2处的发射极金属是裸露的，其余区域被钝化层覆盖)，栅极金属层3，位于栅极金属上面的栅极压焊点4(栅极金属层3除了栅极压焊点4处的栅极金属是裸露的外，其余区域被钝化层覆盖)，位于芯片边缘的终端金属环5以及位于终端金属环5上面的集电极压焊点6(集电极压焊点6处的区域是终端金属环上裸露的金属层，终端金属环的其余区域被钝化层覆盖)，集电极压焊点6的形状包括但不限于图6所示的三角形、正方形、长方形等，本实施例的IGBT正面版图结构中，终端金属环上可以设置有1个集电极压焊点或者几个集电极压焊点(具体根据设计需求)，较佳的，这些集电极压焊点一般设置在终端金属环的拐角位置处。常规IGBT版图结构中，正面版图不会设置集电极压焊点，集电极位于芯片背面，芯片测试时需要用到背面的集电极、正面的栅极压焊点4以及正面发射极压焊点2。本发明除了包含常规的、位于芯片背面的集电极，还包含位于芯片正面的集电极压焊点6，测试芯片参数时可替代背面集电极，所示终端金属环的纵向截面示意图如图4所示，其中终端金属环的金属层与IGBT的N-基区形成欧姆接触。所示终端金属环、发射极金属、栅极金属是在同一张金属层光罩版上，所述集电极压焊点、发射极压焊点、栅极压焊点在同一张PAD光罩版上。
本发明通过在终端金属环5上设置集电极压焊点6，从而共同构成“正面测试PAD”。通过添加“正面测试PAD”，可以在不需要芯片背面加压的情况下对IGBT芯片的参数进行测试，降低对芯片测试设备探针台的要求(常规IGBT集电极在芯片背面，测试时需要背面加压，需要探针台的托盘有加压能力)，便于芯片测试。
当芯片发生问题时，本发明的结构有正面集电极测试PAD，可以通过对比背面集电极加压测试与正面集电极加压测试结果，判定芯片问题是由IGBT正面结构导致还是背面结构导致。
实施例四
本申请还公开了一种IGBT芯片的失效位置检测方法，待测的IGBT具有本申请所述的IGBT版图结构，所述IGBT测试方法包括：
S100,通过在所述不良IGBT芯片正面的发射极压焊点、栅极压焊点，以及所述不良IGBT芯片背面的集电极压焊点进行探针测试，获取第二测试参数；
S200,判断所述第二测试参数是否合格；若否，进入步骤S300；
S300，通过在所述不良IGBT芯片正面的发射极压焊点、栅极压焊点、以及设置在终端金属环上的集电极压焊点进行探针测试，获取第一测试参数；
S400，根据所述第一测试参数和第二测试参数，判断所述不良IGBT芯片的失效位置。
较佳的，上述步骤S400根据所述第一测试参数和第二测试参数，判断所述IGBT的失效位置具体包括：
S410，判定所述第一测试参数是否合格，若是，进入步骤S430；若否，进入步骤S420；
S420，判定所述不良IGBT芯片的正面存在失效点；
S430，判定所述不良IGBT芯片的正面结构合格，背面存在失效点。
采用前面任一实施例的IGBT版图结构的芯片，一旦芯片发生问题时，可以通过对比正面集电极压焊点加压的测试参数与背面集电极压焊点加压的测试参数，来判定芯片失效点的位置。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种IGBT版图结构，其特征在于，包括：元胞区，以及位于所述元胞区域外圈的终端金属环；所述元胞区上设置有发射极金属以及与所述发射极金属电连接的发射极压焊点、栅极金属以及与所述栅极金属电连接的栅极压焊点；所述终端金属环上还设置有至少一个集电极压焊点；所述终端金属环上非集电极压焊点区域均被钝化层覆盖。
2.根据权利要求1所述的一种IGBT版图结构，其特征在于，所述集电极压焊点为多个，均匀分布于所述终端金属环上。
3.根据权利要求1所述的一种IGBT版图结构，其特征在于，所述终端金属环为矩形环，所述集电极压焊点设置于所述终端金属环的拐角位置。
4.根据权利要求3所述的一种IGBT版图结构，其特征在于，所述集电极压焊点的个数不超过4个。
5.根据权利要求3所述的一种IGBT版图结构，其特征在于，所述集电极压焊点的形状为三角形、正方形、或矩形之中的任意一种。
6.根据权利要求5所述的一种IGBT版图结构，其特征在于，所述集电极压焊点的形状为等腰直角三角形。
7.根据权利要求1所述的一种IGBT版图结构，其特征在于，所述终端金属环的金属层与IGBT的N-基区形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110330816.0A CN113097204A (zh) | 2021-03-26 | 2021-03-26 | Igbt版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110330816.0A CN113097204A (zh) | 2021-03-26 | 2021-03-26 | Igbt版图结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113097204A true CN113097204A (zh) | 2021-07-09 |
Family
ID=76670470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110330816.0A Pending CN113097204A (zh) | 2021-03-26 | 2021-03-26 | Igbt版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097204A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223869A (zh) * | 2022-09-01 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579057A (zh) * | 2017-09-14 | 2018-01-12 | 全球能源互联网研究院 | 能进行终端横向耐压测试的igbt版图 |
-
2021
- 2021-03-26 CN CN202110330816.0A patent/CN113097204A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579057A (zh) * | 2017-09-14 | 2018-01-12 | 全球能源互联网研究院 | 能进行终端横向耐压测试的igbt版图 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223869A (zh) * | 2022-09-01 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6404591B2 (ja) | 半導体装置の製造方法、半導体装置の評価方法および半導体装置 | |
| CN100442068C (zh) | 测试被测体的电气特性的测试方法及测试装置 | |
| JP6135294B2 (ja) | 半導体チップの試験装置および試験方法 | |
| CN108565223A (zh) | 芯片的电路管脚结构及测试方法 | |
| CN110137155B (zh) | 一种阵列基板母板 | |
| CN113097204A (zh) | Igbt版图结构 | |
| US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
| CN206040637U (zh) | 3d双栅极goi测试结构 | |
| KR101265042B1 (ko) | 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자 | |
| US3882532A (en) | Externally accessing mechanically difficult to access circuit nodes in integrated circuits | |
| JP6369151B2 (ja) | 半導体チップの試験装置、試験方法および試験回路 | |
| CN103605064B (zh) | 防止探针测试载物台漏电的方法 | |
| CN216749899U (zh) | 内置可调栅极电阻的igbt版图结构 | |
| KR960032548A (ko) | 전계 방사 냉음극의 검사 방법 및 검사 장치 | |
| JP2008235485A (ja) | 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置 | |
| US9117880B2 (en) | Method for manufacturing semiconductor device | |
| US20180005908A1 (en) | Semiconductor device | |
| JP6894544B2 (ja) | 半導体装置の製造方法 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP2005150426A (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| CN113097087A (zh) | 一种半导体器件及其测试方法 | |
| JP5656422B2 (ja) | 測定方法 | |
| JP2008010640A (ja) | 化合物半導体スイッチ回路装置 | |
| JP2002373899A (ja) | 半導体装置の特性シミュレーション方法 | |
| TW200420887A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |