KR101265042B1 - 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자 - Google Patents

반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자 Download PDF

Info

Publication number
KR101265042B1
KR101265042B1 KR1020110052560A KR20110052560A KR101265042B1 KR 101265042 B1 KR101265042 B1 KR 101265042B1 KR 1020110052560 A KR1020110052560 A KR 1020110052560A KR 20110052560 A KR20110052560 A KR 20110052560A KR 101265042 B1 KR101265042 B1 KR 101265042B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
conductor
probe
inspection
semiconductor device
Prior art date
Application number
KR1020110052560A
Other languages
English (en)
Other versions
KR20110133430A (ko
Inventor
아쓰시 나라자키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110133430A publication Critical patent/KR20110133430A/ko
Application granted granted Critical
Publication of KR101265042B1 publication Critical patent/KR101265042B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 반도체 소자의 고내압화를 위해 최적의 도체 패턴을 형성하면서, 도체 패턴을 검사할 수 있는 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자를 제공하는 것을 목적으로 한다. 본 발명에 따른 반도체 소자의 검사방법은, 가드링 위에 형성된 제1 도체 패턴과 다른 가드링 위에 형성된 제2 도체 패턴을 갖는 반도체 소자의 검사방법에 있어서, 상기 제1 도체 패턴과 상기 제2 도체 패턴 사이의 저항값을 측정하여, 도체 이물질의 유무를 검사하는 도체 이물질 검사공정과, 각 도체 패턴의 2점 사이의 저항값을 측정하여, 각 도체 패턴의 단선의 유무를 검사하는 단선 검사공정을 구비한다. 그리고, 각 검사공정에서는, 프로브를 각 도체 패턴에 수직으로 눌러 상기 저항값을 측정하는 것을 특징으로 한다.

Description

반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자{SEMICONDUCTOR DEVICE TEST METHOD AND APPARATUS, AND SEMICONDUCTOR DEVICE}
본 발명은, 복수의 도체 패턴을 구비한 반도체 소자, 해당 반도체 소자의 검사방법, 및 해당 반도체 소자의 검사장치에 관한 것이다.
반도체 소자에는, 반도체 소자의 고내압화를 목적으로 하여 가드링 구조가 형성되는 일이 있다. 가드링 구조는, 제1도전형의 층 중에 고리 형상의 제2도전형의 영역(가드링)을 복수 형성한 것이다. 가드링 위에는, 가드링의 전위를 안정화시키기 위해서, 도체 패턴이 형성된다. 도체 패턴은 가드링마다 형성된다. 도체 패턴은, 다른 도체 패턴과 절연되고, 또한 단선이 없는 것이 요구된다.
반도체 소자의 제조과정에서는, 이 요구를 충족시키고 있는가를 검사하기 위한 검사공정이 실시된다. 이와 같은 검사공정의 구체적인 예는 특허문헌 1에 기재되어 있다. 특허문헌 1에는, 도체 패턴의 전기적 특성을 측정하는 검사공정이 개시되어 있다. 구체적으로는, 도체 패턴의 일부에 패드를 형성하고, 해당 패드에 프로브 바늘을 눌러 도체 패턴의 전기적 특성을 측정하는 공정이 개시되어 있다. 패드는 프로브 바늘을 누르기 쉽도록 대면적으로 형성된다.
일본국 특개 2002-141474호 공보
특허문헌 1에 기재된 검사공정을 실시하기 위해서는, 도체 패턴의 일부에 패드를 설치할 필요가 있다. 그 때문에, 반도체 소자의 고내압화의 관점에서 최적의 형상의 도체 패턴을 형성할 수 없어, 반도체 소자를 충분히 고내압화할 수 없을 경우가 있었다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로, 반도체 소자의 고내압화를 위해 최적의 도체 패턴을 형성하면서, 도체 패턴을 검사할 수 있는 복수의 도체 패턴을 구비한 반도체 소자, 해당 반도체 소자의 검사방법, 및 해당 반도체 소자의 검사장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 소자의 검사방법은, 가드링 위에 형성된 제1 도체 패턴과 상기 제1 도체 패턴과 절연되고 다른 가드링 위에 형성된 제2 도체 패턴을 갖는 반도체 소자의 검사방법에 있어서, 상기 제1 도체 패턴과 상기 제2 도체 패턴 사이의 저항값을 측정하여, 상기 제1 도체 패턴과 상기 제2 도체 패턴 사이의 도체 이물질의 유무를 검사하는 도체 이물질 검사공정과, 상기 제1 도체 패턴의 2점 사이의 저항값을 측정하여, 상기 제1 도체 패턴의 단선의 유무를 검사하는 제1 단선 검사공정과, 상기 제2 도체 패턴의 2점 사이의 저항값을 측정하여, 상기 제2 도체 패턴의 단선의 유무를 검사하는 제2 단선 검사공정을 구비한다. 그리고, 상기 각 검사공정에서는, 프로브를 상기 제1 도체 패턴 및 상기 제2 도체 패턴의 한쪽 또는 양쪽에 대하여 수직으로 눌러 상기 저항값을 측정하는 것을 특징으로 한다.
본 발명의 반도체 소자는, 반도체 기판 위에 형성된 에미터 패턴과, 상기 반도체 기판 위에 상기 에미터 패턴을 둘러싸도록 형성된 가드링과, 상기 가드링 위에 형성된 도체 패턴과, 상기 도체 패턴의 윗면의 일부를 외부에 노출시키도록 상기 도체 패턴을 덮는 오버코트막을 구비한 것을 특징으로 한다.
본 발명의 다른 반도체 소자는, 반도체 기판 위에 형성된 에미터 패턴과, 상기 반도체 기판 위에 상기 에미터 패턴을 둘러싸도록 형성된 가드링과, 상기 가드링 위에 형성된 도체 패턴을 구비하고, 상기 도체 패턴의 일부는 다른 부분보다도 두꺼워지도록 형성된 것을 특징으로 한다.
본 발명의 반도체 소자의 검사장치는, 프로브를 반도체 소자의 도체 패턴에 눌러 상기 도체 패턴을 검사하는 반도체 소자의 검사장치에 있어서, 프로브와, 상기 프로브의 가압 방향의 힘을 완화하도록 상기 프로브에 부착된 스프링과, 상기 프로브와 전기적으로 접속되어, 도체 패턴의 전기적 특성을 측정하는 측정부를 구비한 것을 특징으로 한다.
본 발명의 다른 반도체 소자의 검사장치는, 프로브를 반도체 소자의 도체 패턴에 눌러 상기 도체 패턴을 검사하는 반도체 소자의 검사장치에 있어서, 가압 방향의 선단 부분이 평면이 되도록 형성된 프로브와, 상기 프로브와 전기적으로 접속되어, 도체 패턴의 전기적 특성을 측정하는 측정부를 구비한 것을 특징으로 한다.
본 발명에 따르면, 반도체 소자의 고내압화를 위해 최적의 도체 패턴을 형성하면서, 도체 패턴을 검사할 수 있다.
도 1은 반도체 소자의 평면도이다.
도 2는 본 발명의 실시형태 1에 관한 반도체 소자의 검사방법을 나타낸 흐름도이다.
도 3은 도체 이물질 검사공정을 설명하는 모식도이다.
도 4는 단선 검사공정을 설명하는 모식도이다.
도 5는 비교예의 검사방법에 대해 설명하는 도면이다.
도 6은 도체 이물질 검사공정과 단선 검사공정을 동시에 행하는 것을 설명하는 도면이다.
도 7은 1회의 측정으로 도체 이물질 검사를 실시하는 것을 설명하는 도면이다.
도 8은 프로브와 다른 프로브의 사이를 이격시켜 각 검사를 실시하는 것을 설명하는 도면이다.
도 9는 본 발명의 실시형태 2에 관한 반도체 소자의 단면도이다.
도 10은 본 발명의 실시형태 2에 관한 반도체 소자의 검사공정에 대해 설명하는 도면이다.
도 11은 본 발명의 실시형태 3에 관한 검사장치를 도시한 도면이다.
도 12는 본 발명의 실시형태 4에 관한 검사장치를 도시한 도면이다.
도 13은 본 발명의 실시형태 4에 관한 검사장치의 변형예를 도시한 도면이다.
도 14는 본 발명의 실시형태 5에 관한 반도체 소자의 평면도이다.
도 15는 도 14의 Y-Y 파선에 있어서의 단면도이다.
실시형태 1
본 발명의 실시형태 1에 관한 반도체 소자의 검사방법에 대해 설명한다. 도 1은 반도체 소자의 평면도이다. 반도체 소자(10)는, 반도체 기판에 IGBT를 형성해서 만들어져 있다. 반도체 소자(10)의 중앙에는 게이트 전극(12) 및 에미터 전극(14)이 형성되어 있다. 게이트 전극(12) 및 에미터 전극(14)을 둘러싸도록 도체 패턴 16a, 16b, 16c 및 16d가 형성되어 있다. 도체 패턴 16a, 16b, 16c 및 16d는 알루미늄을 사용해서 형성되어 있다. 도체 패턴 16a, 16b, 16c 및 16d는 각각 서로 절연되어 있다. 도체 패턴 16a, 16b, 16c 및 16d를 둘러싸도록 채널 스토퍼 전극(18)이 형성되어 있다.
도 2는 본 발명의 실시형태 1에 관한 반도체 소자의 검사방법을 나타낸 흐름도이다. 우선, 도체 이물질 검사공정이 실시된다(스텝 20a). 도체 이물질 검사공정은, 도체 패턴 16a, 16b, 16c, 및 16d에 도체 이물질이 부착되어 있지 않은지 검사하는 공정이다.
도 3은 도체 이물질 검사공정을 설명하는 모식도이다. 도체 이물질 검사공정에서는, 최초에 도체 패턴 16a 및 16b에 프로브 22a 및 22b가 눌러진다. 프로브 22a 및 22b는 도체 패턴 16a 및 16b에 대하여 수직으로 눌러진다. 프로브 22a 및 22b는, 측정부(24)와 접속되어 있다. 측정부(24)는, 전류계와 전압계를 이용해서 프로브 22a와 프로브 22b 사이의 저항값을 측정하는 부분이다. 그리고, 측정부(24), 및 프로브 22a 및 22b에 의해 도체 패턴 16a와 16b 사이의 저항값이 측정된다. 도체 패턴 16a와 16b가 절연되어 있으면, 본 공정에서 측정된 저항값은 매우 큰 값이 된다. 그런데, 도 3에 나타낸 것과 같이, 도체 패턴 16a와 16b를 접속하도록 도체 이물질(26)이 부착되어 있으면, 이 저항값은 작은 값이 된다.
도체 이물질 검사공정에서는 도체 패턴 16a와 16b 사이의 저항값 뿐만 아니라, 도체 패턴 16b와 16c 사이의 저항값과, 도체 패턴 16c와 16d 사이의 저항값에 대해서도 마찬가지로 측정된다. 그리고, 소정값보다도 작은 저항값이 측정된 경우에는, 반도체 소자(10)에 도체 이물질이 부착되고 있다고 생각되기 때문에, 반도체 소자(10)가 불량처리된다(스텝 20b).
도체 이물질 검사공정에서 측정한 저항값이 소정값보다 높아, 도체 이물질의 부착이 확인되지 않는 경우에는, 단선 검사공정으로 처리가 진행된다(스텝 20c). 단선 검사공정은 도체 패턴 16a, 16b, 16c, 및 16d에 단선이 없는지 검사하는 공정이다. 도 4는 단선 검사공정을 설명하는 모식도이다. 단선 검사공정에서는, 최초에 도체 패턴 16a의 2개소에 프로브 22a 및 22b가 눌러진다. 프로브 22a 및 22b는 도체 패턴 16a에 대하여 수직으로 눌러진다.
그리고, 측정부(24), 및 프로브 22a, 22b에 의해 도체 패턴 16a의 2개소 사이의 저항값이 측정된다. 도체 패턴 16a에 단선이 없으면, 본 공정에서 측정된 저항값은 작은 값이 된다. 그런데, 도 4에 나타낸 것과 같이, 도체 패턴 16a에 단선 부분(28)이 있으면, 이 저항값은 큰 값이 된다. 도 1에 나타낸 것과 같이, 도체 패턴 16a가 고리 형상으로 형성되어 있을 때에는, 도체 패턴 16a에 있어서 프로브 22a, 22b가 눌러지는 2개소를 연결하는 경로의 모두가 단선되어 있는 경우, 이 저항값은 특히 큰 값이 된다.
단선 검사공정에서는, 도체 패턴 16a 뿐만 아니라, 도체 패턴 16b, 16c 및 16d에 대해서도 마찬가지로 검사가 실시된다. 소정값보다 큰 저항값이 검출된 경우에는, 단선이 생기고 있다고 생각되기 때문에, 반도체 소자(10)가 불량처리된다(스텝 20d). 본 발명의 실시형태 1에 관한 반도체 소자의 검사방법에 따르면, 도체 패턴에 직접 프로브를 누르기 때문에, 도체 패턴에 패드 등을 형성할 필요는 없다. 그 때문에, 반도체 소자의 고내압화를 위해 최적의 형상의 도체 패턴을 형성하면서, 도체 이물질 및 단선의 유무를 검사할 수 있다.
본 발명의 실시형태 1에 관한 반도체 소자의 검사방법에서는, 각 검사공정에 있어서, 프로브가 도체 패턴에 대하여 수직으로 눌러진다. 이 의의의 이해를 용이하게 하기 위해, 비교예에 대해 설명한다. 도 5는 비교예의 검사방법에 대해 설명하는 도면이다. 비교예에서는, 프로브(110)가 알루미늄제의 도체 패턴(112)에 대하여 경사지게 눌러진다. 즉, 프로브(110)는 도체 패턴(112)에 대하여 도 5a의 화살표로 나타낸 방향으로 눌러진다. 여기에서, 일반적으로 도체 패턴(112)은, 패드와 같이 대면적으로 형성되어 있지 않기 때문에, 경사 방향의 가압에 의해 용이하게 슬라이드하여 버린다(도 5b에 파선의 화살표로 나타낸다). 이 슬라이드는 알루미늄 슬라이드로 불리는 것이다. 비교예의 경우, 알루미늄 슬라이드에 의해 슬라이드한 부분(114)이 생기므로 도체 패턴의 형상을 변형시켜 버리는 일이 있다.
그러나, 본 발명의 실시형태 1에 관한 반도체 소자의 검사방법에서는, 프로브는 도체 패턴에 대하여 수직으로 눌러지기 때문에, 프로브를 직접 도체 패턴에 눌러도 알루미늄 슬라이드를 회피할 수 있다.
본 발명의 실시형태 1에 관한 반도체 소자의 검사방법은 다양한 변형이 가능하다. 예를 들면, 도체 이물질 검사공정과 단선 검사공정을 동시에 행해도 된다. 도 6은 도체 이물질 검사공정과 단선 검사공정을 동시에 행하는 것을 나타낸 모식도이다. 프로브 30과 32를 도체 패턴 16a의 다른 부분에 각각 누르고, 프로브 34를 도체 패턴 16b에 누른다. 또한, 측정부(36)는 프로브 30과 32 사이의 저항, 및 프로브 32와 34 사이의 저항을 측정하도록 구성되어 있다. 이와 같이 하여, 프로브 30과 32 사이의 저항값의 측정에 의해 단선 검사를 행하면서, 프로브 32와 34의 사이의 저항값의 측정에 의해 도체 이물질 검사를 실시함으로써 검사 시간을 단축해도 된다.
예를 들면, 전체의 도체 패턴에 프로브를 눌러 두어, 1회의 측정으로 도체 이물질 검사를 행해도 된다. 도 7은 1회의 측정으로 도체 이물질 검사를 실시하는 것을 설명하는 모식도이다. 이 경우, 프로브 40, 42, 44,및 46은 각각 도체 패턴 16a, 16b, 16c, 및 16d에 눌러진다. 또한, 측정부(50)는 프로브 40과 42 사이의 저항, 프로브 42와 44 사이의 저항, 및 프로브 44와 46 사이의 저항을 측정하도록 구성되어 있다. 이에 따라, 1회의 측정에 의해 도체 이물질 검사를 행하여, 검사 시간을 단축할 수 있다.
예를 들면, 프로브와 다른 프로브 사이를 이격시키도록 하면서, 상기한 각 검사를 행해도 된다. 도 8은 프로브와 다른 프로브 사이를 이격시켜 검사하는 것을 설명하는 모식도이다. 이 경우, 각 프로브는 서로 이격되도록 각 도체 패턴에 눌러진다. 예를 들면, 프로브 62는, 프로브 60에 가장 근접한 장소(도 8에 X1으로 나타낸다)로부터 떨어진 장소(도 8에 X2로 나타낸다)에 눌러진다. 이와 같이, 프로브끼리를 이격시킴으로써, 도체 패턴이 근접해서 배치되어 있는 경우에도 프로브끼리의 접촉을 방지할 수 있다.
이때, 검사 대상이 되는 반도체 소자는, 도체 패턴이 형성되는 것이면 그것의 재료나 용도는 특별하게 한정되지 않는다. 예를 들면, 가드링 구조 위에 도체 패턴이 형성된 다이오드나 MOSFET 기타의 반도체 소자에 대하여 상기한 검사를 실시할 수 있다. 또한, 도체 패턴으로서 필드 플레이트나 배선이 형성되어 있는 반도체 소자에도 상기한 검사를 실시할 수 있다.
측정된 저항값을 도체 이물질 검사 및 단선 검사 이외의 검사에 활용해도 된다. 예를 들면, TiN 등의 도체 패턴의 하지에 배리어메탈이 형성된 배선에 있어서, 해당 배리어메탈 잔류물 검사에 활용할 수도 있다.
본 발명의 실시형태 1에 관한 반도체 소자의 검사방법에서는, 도체 이물질 검사 및 단선 검사와 함께 다른 검사를 행해도 된다. 예를 들면, 측정부에 고정밀도의 전류계를 설치하고, 가드링과 도체 패턴 사이의 누설 전류를 검사해도 된다. 해당 누설 전류의 값에 의해 가드링 패턴 설계의 타당성의 검증이 가능하다. 또한 가드링의 접합 리크도 검출할 수 있으므로, 반도체 소자의 불량 해석이 가능하다.
또한, 측정부에 고정밀도의 전압계를 설치하고, 가드링과 도체 패턴 사이의 내압을 검사해도 된다. 이에 따라 가드링의 패턴 설계의 타당성을 검증할 수 있다. 또한, 가드링부의 확산층의 접합 내압도 측정 가능해지기 때문에, 반도체 소자의 불량 해석이 가능하다.
또한, 측정부에 고정밀도의 정전용량계를 설치하고, 가드링부의 공핍층의 상태를 측정해도 된다. 이에 따라, 가드링 패턴 설계의 타당성을 검증할 수 있다. 또한, 가드링부의 공핍층의 상태를 관측함으로써, 반도체 소자의 불량 해석이 가능하다.
실시형태 2.
본 발명의 실시형태 2에 관한 반도체 소자는, 개구를 갖는 오버코트막이 도체 패턴에 형성된 것을 특징으로 한다. 오버코트막이란 도체 패턴 위에 형성되는 고저항의 막이다. 오버코트막은 반도체 소자의 내압 안정을 위해 형성되는 것이다. 도 9는 본 발명의 실시형태 2에 관한 반도체 소자의 단면도이다. 반도체 소자(80)는, 에미터 전극(14), 도체 패턴 16a, 16b, 16c, 및 16d, 및 채널 스토퍼 전극(18)을 덮도록 형성된 오버코트막(82)을 구비하고 있다. 오버코트막(82)에는, 도체 패턴 16a, 16b, 16c, 및 16d의 윗면의 일부를 외부에 노출시키도록 개구 84a, 84b, 84c, 및 84d가 형성되어 있다.
이와 같은 반도체 소자(80)에 대하여 도체 이물질 검사공정과 단선 검사공정(이하 이들 공정을 총칭해서 「검사공정」으로 칭하는 일이 있다)이 실시된다. 도 10은 본 발명의 실시형태 2에 관한 반도체 소자의 검사공정에 대해 설명하는 도면이다. 프로브 22a는 개구 84a에 의해 외부에 노출하는 도체 패턴 16a에 눌러진다. 또한, 프로브 22b는 개구 84b에 의해 외부에 노출하는 도체 패턴 16b에 눌러진다. 검사공정의 상세한 것은 본 발명의 실시형태 1에 관한 검사방법과 같다.
이와 같이, 본 발명의 실시형태 2에 관한 반도체 소자(80)의 구성에 따르면, 오버코트막 형성후에 검사공정을 실시할 수 있으므로, 오버코트막의 형성공정에서 생긴 도체 이물질이나, 단선을 검출할 수 있다. 게다가, 개구 84a, 84b, 84c, 및 84d는 각 도체 패턴의 윗면의 일부에 형성되기 때문에, 오버코트막을 반도체 소자의 전체면에 형성한 경우와 동등한 특성을 유지할 수 있다.
실시형태 3
본 발명의 실시형태 3에 관한 반도체 소자의 검사장치는, 프로브에 스프링이 부착된 것을 특징으로 한다. 도 11은 본 발명의 실시형태 3에 관한 검사장치를 나타낸 모식도이다. 검사장치(90)는, 스프링 92a 및 92b를 구비하고 있다. 스프링 92a 및 92b는, 프로브 22a 및 22b를 도체 패턴에 누르는 방향(도 11에 화살표로 나타낸 방향)으로 신축가능하도록 프로브 22a 및 22b에 부착되어 있다.
검사장치(90)의 측정부(24)는, 전류계와 전압계를 이용해서 프로브 22a와 22b 사이의 저항값을 측정하는 구성으로 되어 있다. 이 검사장치(90)를 사용해서 검사공정이 실시된다.
그런데, 도체 패턴의 윗면 위치는, 도체 패턴의 막두께 격차나 도체 패턴의 하지의 단차의 영향으로, 변동하는 일이 있다. 그 경우, 프로브가 도체 패턴의 윗면에 닿지 않거나, 도체 패턴에 강력하게 눌러지는 것이 생각된다. 전자의 경우는 유효한 검사공정을 실시할 수 없고, 후자의 경우에는 도체 패턴에 대미지를 발생하여 버린다.
그런데 본 발명의 실시형태 3에 관한 검사장치(90)에 따르면, 도체 패턴의 윗면 위치의 격차를 흡수하도록 스프링 92a 및 92b가 변형한다. 따라서, 도체 패턴의 윗면 위치가 낮은 도체 패턴에 대하여 프로브를 접촉시키면서, 윗면 위치가 높은 도체 패턴에 대해서는 스프링에 의해 약해진 힘으로 프로브를 접촉시킬 수 있다.
검사장치(90)에서는, 스프링 92a 및 92b를 사용했지만 본 발명은 이것에 한정되지 않는다. 예를 들면, 스프링 대신에 판 스프링을 사용해도 된다. 그 이외, 프로브에 대해 가압 방향의 신축을 줄 수 있는 부재를 사용해도 된다.
실시형태 4.
본 발명의 실시형태 4에 관한 반도체 소자의 검사장치는, 프로브의 선단 부분이 평면으로 되어 있는 것이 특징이다. 도 12는 본 발명의 실시형태 4에 관한 검사장치를 나타낸 모식도이다. 검사장치(94)는, 프로브 96a 및 96b를 구비하고 있다. 프로브 96a 및 96b는, 도체 패턴에 대한 가압 방향(도 12에 화살표로 나타낸 방향)의 선단 부분이 평면이 되도록 형성되어 있다. 이 검사장치(90)를 사용해서 검사공정이 실시된다.
그런데, 선단 부분이 예리한 프로브를 사용해서 검사공정을 실시하면, 프로브의 가압에 의해 도체 패턴을 변형시키는 일이 있었다. 특히, 본 발명에서는 도체 패턴에 패드를 설치하지 않으므로, 비교적 좁은 도체 패턴에 대하여 프로브가 눌러진다. 그 때문에, 패드에 프로브를 누르는 경우와 비교해서 도체 패턴이 변형하기 쉽다. 도체 패턴이 변형되면 원하는 내압을 유지할 수 없는 것이 생각된다.
그런데, 본 발명의 실시형태 4에 관한 검사장치(94)에 따르면, 프로브 96a 및 96b의 선단 부분이 평면이기 때문에, 프로브 96a와 96b는 도체 패턴에 대하여 면접촉한다. 따라서, 도체 패턴의 변형을 회피할 수 있다.
도 13은 본 발명의 실시형태 4에 관한 검사장치의 변형예를 도시한 도면이다. 검사장치 98의 프로브(100)는, 평판(100a)을 구비하고 있다. 평판(100a)에는 프로브 전극 100b 및 100c가 형성되어 있다. 프로브 전극 100b 및 100c는, 평판(100a)에 전체면에 퍼진(solid) 패턴을 성막한 후에, 해당 전체면에 퍼진 패턴을 에칭함으로써 형성된 것이다. 프로브 전극 100b 및 100c는, 선단 부분이 평면이다. 따라서, 검사공정에 있어서의 도체 패턴의 변형을 방지할 수 있다. 더구나, 에칭법에 의해 프로브 전극 100b 및 100c를 형성함으로써, 용이하게 소면적의 프로브 전극을 형성할 수 있다. 따라서 도체 패턴이 좁은 간격으로 형성되어 있는 경우에도, 그것에 맞추어 프로브 전극을 작게 할 수 있다. 이때, 프로브 전극 100b 및 100c는 스퍼터링법에 의해 형성해도 된다.
실시형태 5.
본 발명의 실시형태 5에 관한 반도체 소자는, 도체 패턴의 일부가 해당 도체 패턴의 다른 부분보다도 두껍게 형성된 것을 특징으로 한다. 도 14는 본 발명의 실시형태 5에 관한 반도체 소자의 평면도이다. 반도체 소자(102)는, 도체 패턴 16a의 일부에 두껍게 형성된 부분 104a를 구비하고 있다. 도체 패턴 16b, 16c 및 16d에 대해서도 마찬가지로 두껍게 형성된 부분 104b, 104c, 및 104d를 구비하고 있다. 도 15는 도 14의 Y-Y 파선에 있어서의 단면도이다. Y-Y 파선은 도체 패턴이 두껍게 형성된 부분을 포함하도록 그어진 파선이다.
그리고, 도체 패턴이 두껍게 형성된 부분에 대해 프로브를 눌러 검사공정을 실시함으로써, 도체 패턴 하지에의 대미지를 완화할 수 있다. 또한, 도체 패턴의 변형을 방지할 수 있다.
16a, 16b, 16c, 16d 도체 패턴, 22a, 22b 프로브, 24 측정부

Claims (6)

  1. 가드링 위에 형성된 제1 도체 패턴과 상기 제1 도체 패턴과 절연되어 다른 가드링 위에 형성된 제2 도체 패턴을 갖는 반도체 소자의 검사방법에 있어서,
    제1 프로브와 제2 프로브를 상기 제1 도체 패턴에 각각 가압하고, 또한 제3 프로브를 상기 제2 도체 패턴에 가압한 상태에서,
    상기 제2 프로브와 상기 제3 프로브로, 상기 제1 도체 패턴과 상기 제2 도체 패턴 사이의 저항값을 측정하여, 상기 제1 도체 패턴과 상기 제2 도체 패턴 사이의 도체 이물질의 유무를 검사하는 도체 이물질 검사공정과,
    상기 제1 도체 패턴의 2점 사이의 저항값을 측정하여, 상기 제1 도체 패턴의 단선의 유무를 검사하는 제1 단선 검사공정과,
    상기 제2 도체 패턴의 2점 사이의 저항값을 측정하여, 상기 제2 도체 패턴의 단선의 유무를 검사하는 제2 단선 검사공정을 구비하고,
    상기 각 검사공정에서는, 프로브를 상기 제1 도체 패턴 및 상기 제2 도체 패턴의 한쪽 또는 양쪽에 대하여 수직으로 눌러 상기 저항값을 측정하는 것을 특징으로 하는 반도체 소자의 검사방법.
  2. 삭제
  3. 삭제
  4. 복수의 가드링의 각각에 형성된 도체 패턴을 갖는 복수의 패턴을 구비한 반도체소자의 검사방법에 있어서,
    상기 복수의 도체 패턴의 전부에 1개씩 프로브를 가압한 상태에서, 상기 복수의 도체 패턴 중의 2개의 도체 패턴 사이의 저항치를 순차 측정하고, 상기 복수의 도체 패턴 전부의 도체 패턴에 관해서 인접하는 도체 패턴과의 사이의 도체 이물질의 유무를 검사하는 도체 이물질 검사공정을 구비하는 것을 특징으로 하는 반도체 소자의 검사방법.
  5. 프로브를 반도체 소자의 도체 패턴에 눌러 상기 도체 패턴을 검사하는 반도체 소자의 검사장치에 있어서,
    가압 방향의 선단 부분이 평면이 되도록 형성된 프로브와,
    상기 프로브와 전기적으로 접속되고, 도체 패턴의 전기적 특성을 측정하는 측정부를 구비하고,
    상기 프로브는 평판을 구비하고,
    상기 선단 부분은 상기 평판에 에칭 또는 스퍼터를 행하여 형성된 전극인 것을 특징으로 하는 반도체 소자의 검사장치.
  6. 삭제
KR1020110052560A 2010-06-04 2011-06-01 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자 KR101265042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-128992 2010-06-04
JP2010128992A JP2011258591A (ja) 2010-06-04 2010-06-04 半導体素子の検査方法、半導体素子の検査装置、及び半導体素子

Publications (2)

Publication Number Publication Date
KR20110133430A KR20110133430A (ko) 2011-12-12
KR101265042B1 true KR101265042B1 (ko) 2013-05-16

Family

ID=44974018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052560A KR101265042B1 (ko) 2010-06-04 2011-06-01 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자

Country Status (4)

Country Link
US (1) US8593167B2 (ko)
JP (1) JP2011258591A (ko)
KR (1) KR101265042B1 (ko)
DE (1) DE102011076109A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012251811A (ja) * 2011-06-01 2012-12-20 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
JP6079456B2 (ja) * 2013-06-07 2017-02-15 三菱電機株式会社 半導体装置の検査方法
US9746514B2 (en) * 2013-09-04 2017-08-29 Kla-Tencor Corporation Apparatus and method for accurate measurement and mapping of forward and reverse-bias current-voltage characteristics of large area lateral p-n junctions
DK2896961T3 (da) * 2014-01-20 2021-02-01 Siemens Gamesa Renewable Energy As Delamineringsindikator
US20220406893A1 (en) * 2019-12-23 2022-12-22 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
WO2023228366A1 (ja) * 2022-05-26 2023-11-30 三菱電機株式会社 異物付着検査用基板、異物付着検査装置および異物付着検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033480A (ja) 1999-07-26 2001-02-09 Rohm Co Ltd 接触型プローブ装置
JP2002141474A (ja) 2000-11-06 2002-05-17 Sharp Corp プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879065B2 (ja) * 1989-06-29 1999-04-05 旭硝子株式会社 電極間の短絡検出方法及びその装置
US6268717B1 (en) * 1999-03-04 2001-07-31 Advanced Micro Devices, Inc. Semiconductor test structure with intentional partial defects and method of use
US6777966B1 (en) * 1999-07-30 2004-08-17 International Test Solutions, Inc. Cleaning system, device and method
JP2001356134A (ja) 2000-04-13 2001-12-26 Innotech Corp プローブカード装置およびそれに用いられるプローブ
JP3998647B2 (ja) * 2004-02-12 2007-10-31 株式会社東芝 半導体チップおよび半導体チップのテスト方法
JP2005277338A (ja) * 2004-03-26 2005-10-06 Nec Electronics Corp 半導体装置及びその検査方法
JP4852236B2 (ja) 2004-10-08 2012-01-11 パナソニック株式会社 バンプ付きメンブレンおよびその製造方法およびウエハの検査方法
JP4949733B2 (ja) * 2006-05-11 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP4918339B2 (ja) 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033480A (ja) 1999-07-26 2001-02-09 Rohm Co Ltd 接触型プローブ装置
JP2002141474A (ja) 2000-11-06 2002-05-17 Sharp Corp プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ

Also Published As

Publication number Publication date
US8593167B2 (en) 2013-11-26
JP2011258591A (ja) 2011-12-22
KR20110133430A (ko) 2011-12-12
US20110298485A1 (en) 2011-12-08
DE102011076109A1 (de) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101265042B1 (ko) 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자
CN109342513B (zh) 显示面板以及显示面板的裂纹检测方法
US11121046B2 (en) Wafer-level testing method and test structure thereof
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
US7170189B2 (en) Semiconductor wafer and testing method therefor
JP5067280B2 (ja) 半導体ウエハ測定装置
CN105118798B (zh) 电迁移测试结构及测试方法
CN109920742B (zh) 一种半导体器件失效检测方法
JP5691092B2 (ja) 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置
CN103941171A (zh) 半导体测试结构及测试方法
CN107346751B (zh) 测试结构及其形成方法以及测试方法
CN115706022A (zh) 一种定位故障晶体管的测试方法、结构
CN103605064B (zh) 防止探针测试载物台漏电的方法
US10068815B2 (en) Test structure for testing via resistance and method
TW529110B (en) Film carrier tape and method of evaluating the same
JP2008235485A (ja) 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置
US9851398B2 (en) Via leakage and breakdown testing
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
US11372024B2 (en) Probe card test apparatus
CN115079075A (zh) 用于检验wat测试机台的测试结构及方法、测试系统
KR20150042404A (ko) 반도체 장치의 검사 방법 및 이에 사용되는 프로빙 어셈블리
JP2006200973A (ja) 回路基板検査方法およびその装置
JP2006310607A (ja) 半導体装置のpn接合面とトレンチの底部との位置関係を評価する評価方法
TWM547673U (zh) 晶圓測試針座結構改良

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee