JP2006310607A - 半導体装置のｐｎ接合面とトレンチの底部との位置関係を評価する評価方法 - Google Patents

Abstract

【課題】 基板表面上に金属配線が形成された後であっても、半導体基板を破壊することなく、ＰＮ接合面とトレンチ底部との位置関係を評価できる評価方法を提供する。
【解決手段】 いわゆる間引き構造のトレンチゲート型ＩＧＢＴに対して、コレクタ電極９に種々の大きさの電圧を印加した状態で、入力容量を複数測定する。ＩＧＢＴが異常構造の場合、コレクタ電圧が低い範囲では、トレンチ５の両側に位置する２つの領域が導通しているため、一方の領域側と他方の領域側のゲート絶縁膜６ａ、６ｂの容量が測定される。そして、コレクタ電圧Ｖ_ＣＥを大きくした場合、空乏層２１がトレンチ底部５ａに到達し、２つの領域が絶縁されるため、一方の領域側のゲート絶縁膜６ａの容量のみが測定されるため、容量値が大きく低下する。そこで、コレクタ電極９の印加電圧を増加させた場合に、容量値が大きく低下したか否かを調べる。
【選択図】 図７

Description

本発明は、半導体装置のＰＮ接合面とトレンチ底部との位置関係の評価方法に関するものであり、特に、複数の連続するセル領域から周期的にセル領域が間引かれた部分を有する構造（以下、間引き構造と呼ぶ）のトレンチゲート型の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ）に対して行うセル領域が間引かれた部分の電気検査に用いて好適である。

従来、半導体層がトレンチによって電気的に２つの領域に分断され、その２つの領域のうちの一方は電極と電気的に接続され、他方は電極と電気的に接続されていない構造の半導体装置がある。

図１１に、このような構造のＩＧＢＴの断面図を示す。図１１に示す断面図は、トレンチを横切るように切断したときの断面図である。図１１に示すＩＧＢＴは、トレンチゲート型で、間引き構造のＩＧＢＴである。

このＩＧＢＴは、Ｐ^＋型基板１と、Ｐ^＋型基板１の表面上に配置されたＮ⁻型ドリフト層２と、Ｎ⁻型ドリフト層２の表面上に配置されたＰ型ベース領域３と、Ｐ型ベース領域３の内部表面側に位置するＮ^＋型エミッタ領域４と、Ｐ型ベース領域３の表面から、Ｎ^＋型エミッタ領域４およびＰ型ベース領域３を貫通して、Ｎ⁻型ドリフト層２に到達する深さのトレンチ５と、トレンチ５の内壁上に形成されたゲート絶縁膜６と、トレンチ５の内部であって、ゲート絶縁膜６上に形成されたゲート電極７と、Ｐ型ベース領域３の表面上に配置され、Ｐ型ベース領域３の一部およびＮ^＋型エミッタ領域４と電気的に接続されたエミッタ電極８と、Ｐ^＋型基板１の裏面に接して配置され、Ｐ^＋型基板１と電気的に接続されたコレクタ電極９とを備えている。

このＩＧＢＴでは、図中の左右片側半分に示すように、Ｐ型ベース領域３は、トレンチ５によって電気的に２つの領域３ａ、３ｂに分断されており、この２つの領域３ａ、３ｂのうち、一方の領域３ａのみに、Ｎ^＋型エミッタ領域４とＰ型ボディ領域１０とが形成されている。この一方の領域３ａは、Ｐ型ボディ領域１０を介して、エミッタ電極８と電気的に接続されている。また、Ｎ^＋型エミッタ領域４は、一方の領域３ａのうち、トレンチ５の近傍の領域に部分的に配置されており、一方の領域３ａのトレンチ５に接する部分にチャネルが形成される。このようにＩＧＢＴ素子が形成される一方の領域３ａが図中のセル領域である。

また、上記した２つの領域３ａ、３ｂのうち、他方の領域３ｂは、絶縁膜１１により、エミッタ電極８や他の電極と電気的に絶縁されており、電気的にフローティングの状態となっている。この他方の領域３ｂが、複数の連続したセル領域からセル領域を間引いた領域であり、図中のフローティング領域である（例えば、特許文献１参照）。

また、このような構造の半導体装置におけるＮ⁻型ドリフト層２およびＰ型ベース領域３のＰＮ接合面とトレンチ５の底部５ａとの位置関係を評価する方法としては、ＳＥＭ（Scanning Electron Microscopy）、ＳＲ（Spread Resistance）、ＳＣＭ（Scanning Capacitance Microscopy ）等の顕微技術を用いて評価する方法がある。例えば、ＳＥＭを用いた評価方法では、半導体装置の断面を観察することにより、ＰＮ接合面とトレンチ５の底部５ａとの位置関係を評価する。

なお、トレンチ深さの測定方法としては、例えば、以下の２つの方法がある。第１の方法として、シリコン基板上にあらかじめ深くて末広がりのディテクター部としての溝を形成しておき、この部分の周囲に深さ測定用のトレンチを形成する。そして、トレンチ底部がディテクター部に到達しているトレンチと、トレンチパターンにおけるディテクター部とからの距離に基づいて、トレンチ深さを算出する方法等がある（特許文献２参照）。

また、第２の方法として、トレンチが形成された基板上に型取り溶液を滴下することで、トレンチの形状に沿った突出部を有するネガレプリカを形成し、そのネガレプリカに基づいて、トレンチ深さを算出する方法がある（特許文献３参照）。
２００３−２０４０６６号公報 特許第２７８３３０９号公報 ２００３−１２４２７９号公報

上記した顕微技術を用いた評価方法は、サンプルの被測定部分を分断する破壊測定であり、一度、分析すると他の分析ができないという問題がある。

また、特許文献２、３に記載の方法は、半導体基板を破壊することなくトレンチ深さを算出することができるが、基板表面上に金属配線が形成される前に行われるものであり、基板表面上に金属配線が形成された後においては、利用できない。

なお、上記した問題は、評価対象がＩＧＢＴ以外の他の半導体装置の場合においても同様に発生する問題である。

本発明は、上記点に鑑み、基板表面上に金属配線が形成された後であっても、半導体基板を破壊することなく、ＰＮ接合面とトレンチ底部との位置関係を評価できる評価方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、第３電極（９）へ電圧を印加した状態で、第１電極（７）と第２電極（８）との間における絶縁膜（６）の容量を測定する。そして、測定結果と、容量の大きさと第３電極（９）への印加電圧の大きさの関係とに基づいて、位置関係を評価することを特徴としている。

ここで、絶縁膜の容量の大きさと第３電極への印加電圧の大きさの関係について、トレンチの底部がＰＮ接合面に到達している場合と到達していない場合との間に違いがある。すなわち、トレンチが到達していない場合のみ、ＰＮ接合面付近で形成される空乏層が伸びてトレンチの底部に達する前後において、測定される絶縁膜の部分が異なるため、第３電極への印加電圧がある大きさのときを境にして、大きな容量変化が生じる。

また、絶縁膜の容量の大きさと第３電極への印加電圧の大きさの関係について、トレンチの底部がＰＮ接合面に到達していない場合、トレンチの底部とＰＮ接合面との間のＰＮ接合面に対して垂直な方向での距離と、上記した容量変化が起きるときの第３電極への印加電圧との大きさとに一定の関係がある。

したがって、本発明のように、これらの関係を利用することで、トレンチが第２半導体層の表面から接合界面まで到達しているか否か、接合界面からトレンチ底部までの距離がどれくらいか等のＰＮ接合面とトレンチの底部との相対的な位置関係の評価を行うことができる。

また、本発明の評価方法では、第１電極（７）と第２電極（８）との間における絶縁膜（６）の容量を測定することとしているので、基板表面上に金属配線が形成された後であっても、半導体基板を破壊することなく、ＰＮ接合面とトレンチ底部との位置関係を評価できる。

なお、請求項１に記載の発明に記載中の「容量の大きさと第３電極への印加電圧の大きさの関係に基づいて」には、測定した容量の絶対値に基づくことも含まれる。

請求項１に記載の発明に関して、具体的には、例えば、請求項２に示すように、第３電極（９）へ異なる大きさの電圧を印加した状態で、第１電極（７）と第２電極（８）との間における絶縁膜（６）の容量を、複数測定する。

続いて、測定結果同士における変化量が、絶縁膜（６）のうち、一方の領域（３ａ）に接する部分（６ａ）と他方の領域（３ｂ）に接する部分（３ｂ）の両方の容量と、一方の領域（３ａ）に接する部分（６ａ）のみの容量との差に相当する大きさであるか否かを判定する。そして、その判定結果より、他方の領域（３ｂ）における第２電極（８）との電気的な接続状態を評価することができる。

これは、上記したように、絶縁膜の容量の大きさと第３電極への印加電圧の大きさの関係において、ＰＮ接合面にトレンチが到達していない場合では、一方の領域と他方の領域とは、トレンチの下側で連結し、導通しているため、絶縁膜（６）のうち、一方の領域（３ａ）に接する部分（６ａ）と他方の領域（３ｂ）に接する部分（３ｂ）の両方の容量が測定される。そして、第３電極（９）への印加電圧がある大きさのとき、空乏層がトレンチの底部に達し、一方の領域と他方の領域とが絶縁されるため、絶縁膜のうちの一方の領域（３ａ）に接する部分（６ａ）の容量のみが測定されるからである。

なお、本発明において、第３電極の印加電圧の大きさは、少なくとも、トレンチがＰＮ接合面に到達していない場合に、上記した容量変化が生じる範囲の大きさとすることが必要である。

また、例えば、請求項３に示すように、第３電極（９）に電圧を印加した状態で、第１電極（７）と第２電極（８）との間における絶縁膜（６）の容量を測定する。そして、接合面（３ｃ）付近で生じる空乏層（２１）がトレンチ（５）の底部（５ａ）に到達することで測定容量が変化するときの第３電極（９）への印加電圧の大きさに基づいて、ＰＮ接合面（３ｃ）からトレンチ（５）の底部（５ａ）までのＰＮ接合面（３ｃ）に垂直な方向における距離を算出することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

（第１実施形態）
本実施形態は、本発明の評価方法を、間引き構造のトレンチゲート型ＩＧＢＴに対してのセル領域が間引かれた部分（他方の領域３ｂ）における電気検査方法に適用した例である。

まず、本実施形態における評価対象となるＩＧＢＴの構造について説明する。図１に、本発明の第１実施形態における評価対象となるＩＧＢＴの平面レイアウト図を示す。図１中のＡ−Ａ線断面の構造は、図１１に示す断面構造と同じであるため、以下では断面構造の説明を省略する。また、図１では、図１１中のエミッタ電極８、絶縁膜１１を省略している。

本実施形態では、ＩＧＢＴの平面レイアウトを、図１に示すように、Ｐ型ベース領域３におけるトレンチ５によって電気的に分断された２つの領域のうちの一方の領域３ａと他方の領域３ｂとが、ストライプ状に交互に配置され、複数の他方の領域３ｂが、それぞれ、トレンチ５で完全に囲まれたレイアウトとしている。

また、本実施形態では、図１１に示す構造において、例えば、Ｐ^＋型基板１として、シリコン（Ｓｉ）基板が用いられており、Ｐ型ベース領域３は、不純物拡散層で構成されている。ゲート絶縁膜６として、シリコン酸化膜（ＳｉＯ_２膜）が用いられている。また、ゲート電極７として、高濃度にリン（Ｐ）がドーピングされ低抵抗化されたポリシリコン（Ｐｏｌｙ−Ｓｉ）が用いられている。

ここで、図２に正常構造の例を示し、図３に異常構造の例を示す。なお、図２、３は、図１１中の領域Ｂの部分拡大図であり、図１１と同様の構成部には図１１と同一の符号を付している。

ＩＧＢＴが正常構造の場合、図２に示すように、トレンチ５は、Ｐ型ベース領域３の表面からＮ⁻型ドリフト層２に向かって伸びており、その深さがＰ型ベース領域３を貫通する深さであって、トレンチ５の底部５ａ（以下、トレンチ底部５ａと呼ぶ）がＮ⁻型ドリフト層２に到達している。すなわち、正常構造の場合では、トレンチ底部５ａがＮ⁻型ドリフト層２とＰ型ベース領域３とによるＰＮ接合面３ｃよりもＮ⁻型ドリフト層２側に位置している。

この場合では、他方の領域３ｂがトレンチ５によって一方の領域３ａと電気的に分断されているため、他方の領域３ｂは電気的にフローティングとなっている。

これに対して、ＩＧＢＴが異常構造の場合、図３に示すように、トレンチ５は、Ｐ型ベース領域３の表面からＮ⁻型ドリフト層２に向かって伸びているが、Ｐ型ベース領域３よりも浅くなっている。すなわち、異常構造の場合では、トレンチ底部５ａがＰＮ接合面３ｃよりもＰ型ベース領域３側に位置している。

この場合、他方の領域３ｂは一方の領域３ａと電気的に分断されておらず、一方の領域３ａと電気的に導通しているため、他方の領域３ｂはフローティングとなっていない。

なお、図２、３中のＮ⁻型ドリフト層２は、図２、３中では省略しているＰ^＋型基板１を介して、コレクタ電極９と電気的に接続されている。

また、本実施形態と本発明の対応関係は、以下の通りである。Ｎ型が第１導電型に相当し、Ｐ型が第２導電型に相当する。Ｎ⁻型ドリフト層２が第１半導体層に相当し、Ｐ型ベース領域３が第２半導体層に相当する。また、ゲート絶縁膜６が絶縁膜に相当し、ゲート電極７が第１電極に相当し、エミッタ電極８が第２電極に相当し、コレクタ電極９が第３電極に相当する。

次に、上記した構造のＩＧＢＴに対して行う他方の領域３ｂのフローティング検査方法を説明する。このフローティング検査とは、製造したＩＧＢＴに対して、他方の領域３ｂが電気的にフローティングになっているかを検査するものである。

本実施形態では、製造したＩＧＢＴが、図３のような異常構造を有していないかを、ＩＧＢＴの入力容量を測定することにより、検査する。図４に、ＩＧＢＴの入力容量を測定するための測定回路図を示す。この測定回路では、図４に示すように、コレクタ−エミッタ間にコンデンサを配置していている。

具体的には、図４に示すように、コレクタ−エミッタ間に数Ｖ〜数百Ｖの逆方向電圧Ｖ_ＣＥを印加した状態で、各印加電圧時における入力容量（エミッタ−ゲート間の容量Ｃ_ＧＥとコレクタタ−ゲート間の容量Ｃ_ＧＣの合計）を、複数測定する。この入力容量の測定では、一般的な測定方法を採用することができる。

そして、その測定結果と、入力容量の大きさとコレクタ電圧Ｖ_ＣＥの大きさの関係とに基づいて、他方の領域３ｂがフローティングであるか否かを判定する。

すなわち、図４に示す回路により、正常構造の場合と異常構造の場合の入力容量を測定すると、異常構造の場合のみ、後述するように、コレクタ電圧を徐々に大きくした場合、コレクタ電圧がある大きさのときを境にして、入力容量が大きく変化する。そこで、コレクタ電圧を徐々に大きくしながら入力容量を複数測定し、測定した入力容量に生じる大きな変化の有無を調べる。その結果、大きな容量変化があれば、他方の領域３ｂはフローティングではなく、ＩＧＢＴは異常構造であると判定できる。一方、大きな容量変化がなければ、他方の領域３ｂはフローティングであり、ＩＧＢＴは正常構造であると判定できる。

ここで、ＩＧＢＴが正常構造の場合と異常構造の場合とにおける入力容量の大きさとコレクタ電圧との関係を説明する。図５に、正常構造と異常構造のＩＧＢＴについて、コレクタ電圧Ｖ_ＣＥを０〜３００Ｖの範囲で変化させたときの入力容量の測定結果を示す。

なお、図５中の正常品Ａ、Ｂは正常構造のＩＧＢＴのことであり、異常品は、異常構造のＩＧＢＴのことである。また、正常品Ａは、ＰＮ接合面３ｃからトレンチ底部５ａまでのＰＮ接合面３ｃに対して垂直な方向での距離が、正常品Ｂよりも大きいものである。また、正常品Ａ、Ｂおよび異常品は、トレンチ底部５ａとＰＮ接合面３ｃとの位置関係が異なる以外は、同様の条件のものである。

図５に示すように、正常構造の場合では、コレクタ電圧を０Ｖから徐々に大きくしたとき、１〜１０Ｖの間で入力容量がわずかに低下するが、その後、入力容量は３００Ｖまでほぼ一定値となる。すなわち、図５から、コレクタ電圧と入力容量との関係において、コレクタ電圧が１〜１０Ｖの間にのみ、下に向けて凸形状の変化点が存在することがわかる。

一方、異常構造の場合では、コレクタ電圧を０Ｖから徐々に大きくしたとき、１〜１０Ｖの間で、正常構造の場合と同様に、入力容量がわずかに低下する。そして、コレクタ電圧が４０Ｖから１５０Ｖにかけて、大きく入力容量が低下する。すなわち、図５から、コレクタ電圧と入力容量との関係において、コレクタ電圧が１〜１０Ｖの間に、下に向けて凸形状の変化点が存在し、コレクタ電圧が４０〜１５０Ｖの間に、上に向けて凸形状の変化点が存在することがわかる。

異常構造の場合、例えば、コレクタ電圧が４０Ｖのとき、入力容量は約２．７×Ｅ ^−９ ｎＦであるが、コレクタ電圧が１５０Ｖのとき、約２×Ｅ ^−９ ｎＦとなっている。なお、コレクタ電圧が４０〜１５０Ｖの範囲での入力容量の低下量は、コレクタ電圧が１〜１０Ｖの範囲での入力容量の低下量よりも大きく、また、測定誤差の範囲よりも当然に大きい。

したがって、コレクタ電圧の大きさを、異常構造の場合に入力容量が大きく変化するような電圧範囲、例えば数十Ｖ〜数百Ｖの範囲で異ならせ、製造したＩＧＢＴの入力容量を複数測定する。そして、上記した入力容量の大きな変化が生じたか否かを調べることにより、他方の領域３ｂがフローティングであるかの検査を行うことができる。

次に、異常構造の場合のみ、上記したように、コレクタ電圧を増加させたときに入力容量の大きな変化が生じる理由を説明する。

図６、７に正常構造、異常構造それぞれのＩＧＢＴの入力容量を測定しているときの概念図を示す。なお、図６、７は、それぞれ、図２、３に対応する図であり、図２、３と同じ構造部には、図２、３と同一の符号を付している。また、各図の（ａ）、（ｂ）は、それぞれ、コレクタ電圧Ｖ_ＣＥを０Ｖ、数百Ｖにしたときの測定状況を示している。

ＩＧＢＴが正常構造の場合、図６（ａ）、（ｂ）に示すように、ＩＧＢＴの入力容量を測定したとき、エミッタ−ゲート間の容量Ｃ_ＧＥとして、ゲート絶縁膜６のうち、一方の領域３ａに接している一方の領域側のゲート絶縁膜６ａの容量のみが測定される。

このため、コレクタ電圧Ｖ_ＣＥを大きくしたときであっても、図６（ｂ）に示すように、エミッタ−ゲート間の容量Ｃ_ＧＥとして、一方の領域側のゲート絶縁膜６ａが測定されるので、入力容量の変化が小さく、入力容量は、ほぼ一定の大きさとなる。

なお、コレクタ−エミッタ間に逆方向電圧を印加した場合であって、その印加電圧を増加させた場合、ＰＮ接合面３ｃの近傍に生じる空乏層２１がＰＮ接合面３ｃ付近からＰ型ベース領域３の表面側（図中上側）に成長する。このため、コレクタ電圧を増加させた場合、エミッタ−ゲート間の容量Ｃ_ＧＥがわずかに低下する。また、図５中、コレクタ電圧Ｖ_ＣＥが１〜１０Ｖの間のときに入力容量が低下する理由は、ゲート−コレクタ間の容量Ｃ_ＧＣのうちの空乏層容量が減少するためであると推測される。

一方、ＩＧＢＴが異常構造の場合、図７（ａ）に示すように、コレクタ電圧Ｖ_ＣＥが低い範囲では、トレンチ５の下側に、他方の領域３ｂと一方の領域３ａとのリークパスが存在し、フローティングとなっていない。このため、ＩＧＢＴの入力容量を測定したとき、エミッタ−ゲート間の容量Ｃ_ＧＥとして、一方の領域側のゲート絶縁膜６ａの容量だけでなく、他方の領域３ｂに接して形成されている他方の領域側のゲート絶縁膜６ｂの容量も測定される。

そして、図７（ｂ）に示すように、コレクタ電圧Ｖ_ＣＥが４０Ｖ〜１５０Ｖの範囲内のある大きさのとき、空乏層２１がトレンチ底部５ａに到達するため、トレンチ５の下側に存在していたリークパスが消滅する。このため、エミッタ−ゲート間の容量Ｃ_ＧＥとして、一方の領域側のゲート絶縁膜６ａの容量のみが測定されるようになる。

この理由により、異常構造では、コレクタ電圧を増加させながら入力容量を測定した場合、コレクタ電圧Ｖ_ＣＥがある大きさ（空乏層２１がトレンチ５に到達する大きさ）を超えたとき、入力容量が大きく低下する。

次に、本実施形態の主な特徴を説明する。本実施形態では、上記したように、間引き構造のトレンチゲート型ＩＧＢＴに対して、エミッタ電極８を接地電位としてコレクタ電極９に種々の大きさの電圧を印加した状態で、入力容量を複数測定する。そして、コレクタ電極９の印加電圧を徐々に増加させた場合に、容量値が大きく低下するという変化の有無を調べることにより、他方の領域３ｂのフローティング検査を行うようにしている。

これにより、基板表面上に金属配線が形成された後であっても、半導体基板を破壊することなく、他方の領域３ｂのフローティング検査を行うことができる。

そして、本実施形態の方法によれば、図８、９に示すようなＩＧＢＴの異常構造を検出することができる。なお、図８、９は、異常構造の例を示す斜視図であり、図１１中の領域Ｃに相当する図である。また、図８、９では、図１１と同様の構成部には図１１と同一の符号を付しており、説明の便宜上、Ｎ⁻型ドリフト層２、Ｐ型ベース領域３、トレンチ５のみを示している。

図８に示す異常構造は、他方の領域３ｂを完全に取り囲んで配置されているトレンチ５の深さが均一で、トレンチ底部５ａがＰＮ接合面３ｃに到達していない構造である。また、図９に示す異常構造は、他方の領域３ｂを取り囲んで配置されているトレンチ５の一部分５ｃにおいて、トレンチ底部５ａがＰＮ接合面３ｃに到達していない構造である。なお、図９に示す異常構造の検出は、測定精度を高くすることで可能となる。

また、本実施形態と異なる他のフローティング検査方法としては、フローティング電位となる他方の領域３ｂにコンタクトを設け、このコンタクトと電気的に接続された検査パッドと、エミッタ電極８との間における電気抵抗を測定する方法がある。

しかし、この方法では、コンタクトや、このコンタクトと検査用パッドとを電気的に接続するための引き回し配線等の特別な構造を設ける必要があり、マスクパターンの複雑化、有効セル面積が狭くなってしまう等の問題点があった。

これに対して、本実施形態の検査方法は、入力容量を測定することから、コンタクトや引き回し配線等の検査のための特別な構造をＩＧＢＴに設ける必要がない。このため、上記した問題点を解消することができる。

（第２実施形態）
第１実施形態では、他方の領域３ｂのフローティング検査、すなわち、ＰＮ接合面３ｃとトレンチ底部５ａとの深さ方向での位置関係において、トレンチ底部５ａがＰＮ接合面３ｃに到達しているか否かを評価する方法を例として説明した。

これに対して、本実施形態では、例えば、間引き構造のトレンチゲート型ＩＧＢＴが、図８に示すように、トレンチ５が均一の深さで、トレンチ底部５ａがＰＮ接合面３ｃに到達していない異常構造の場合に、ＰＮ接合面３ｃからトレンチ底部５ａまでのＰＮ接合面３ｃと垂直な方向での距離を算出する方法を説明する。

図１０に、評価対象となる半導体装置の部分斜視図を示す。図１０に示す構造は、図８と同じであり、図１１中の領域Ｃに相当するものである。図１０では、図１１と同様の構成部には図１１と同一の符号を付している。

図１０に示すように、ＰＮ接合面３ｃに対して垂直な方向（図中上下方向）において、ＰＮ接合面３ｃからトレンチ底部５ａまでの距離をＷ０、Ｐ型ベース領域３内の空乏層２１の端からトレンチ底部５ａまでの距離をＷＶ_ＣＥとする。

そして、ＩＧＢＴの入力容量を測定した場合、第１実施形態で説明したように、コレクタ電圧Ｖ_ＣＥが小さく、ＷＶ_ＣＥ＞０のときでは、エミッタ−ゲート間の容量Ｃ_ＧＥとして、一方の領域側のゲート絶縁膜６ａの容量と、他方の領域側のゲート絶縁膜６ｂの容量との両方が測定される。一方、コレクタ電圧Ｖ_ＣＥを増加させ、ＷＶ_ＣＥ＜０となったときでは、エミッタ−ゲート間の容量Ｃ_ＧＥとして、一方の領域側のゲート絶縁膜６ａの容量のみが測定される。すなわち、コレクタ電圧Ｖ_ＣＥの大きさをＷＶ_ＣＥ＝０となるときの電圧とした場合を境にして、入力容量が大きく変化する。

そこで、本実施形態では、まず、第１実施形態と同様に、ＩＧＢＴの入力容量を複数測定し、入力容量の変化点（ＷＶ_ＣＥ＝０）となるときのコレクタ電圧Ｖ_ＣＥの大きさを求める。そして、そのときのコレクタ電圧Ｖ_ＣＥの大きさから、以下に説明するように、距離Ｗ０を算出する。

ここで、入力容量の変化が生じるときのコレクタ電圧Ｖ_ＣＥの大きさと、ＰＮ接合面３ｃとトレンチ底部５ａの距離Ｗ０との間に、一定の関係がある。距離Ｗ０が小さいほど、入力容量の変化が生じるときのコレクタ電圧Ｖ_ＣＥは小さいという関係である。したがって、Ｎ⁻型ドリフト層２およびＰ型ベース領域３の不純物濃度等のＩＧＢＴのトレンチ深さ以外の諸条件が一定の場合において、上記した関係をあらかじめ調査しておく。

これにより、入力容量の変化が生じるときのコレクタ電圧の大きさと、上記した関係とに基づいて、ＰＮ接合面３ｃからトレンチ底部５ａまでのＰＮ接合面３ｃと垂直な方向での距離Ｗ０を算出することができる。

本実施形態においても、ＩＧＢＴの入力容量を測定し、その測定結果に基づいて、ＰＮ接合面３ｃからトレンチ底部５ａまでの距離Ｗ０を算出するようにしているので、第１実施形態と同様の効果を有している。

（他の実施形態）
（１）第１実施形態では、コレクタ電圧Ｖ_ＣＥの大きさを数Ｖ〜数百Ｖの範囲で変化させて、入力容量を測定する場合を例として説明したが、入力容量の測定数は任意に変更可能である。

例えば、測定数を２つとすることもできる。異常構造の場合において、コレクタ電圧Ｖ_ＣＥの大きさを、空乏層２１がトレンチ底部５ａに到達すると予想される前後の大きさとしたときの入力容量を比較することで、入力容量の変化の有無がわかるからである。なお、この場合、コレクタ電圧Ｖ_ＣＥの大きさは、異常構造の場合におけるトレンチ底部５ａの位置範囲を想定して決定することが好ましい。

（２）第１実施形態では、測定した複数の入力容量を比較して、コレクタ電圧Ｖ_ＣＥを増加させた場合における入力容量の大きな変化の有無を判定することにより、フローティング検査を行う場合を例として説明したが、入力容量の大きさとコレクタ電圧Ｖ_ＣＥの大きさとの関係に基づいていれば、他の方法により、フローティング検査を行うこともできる。

例えば、第２実施形態のように、入力容量の変化が生じるときのコレクタ電圧Ｖ_ＣＥの大きさから、ＰＮ接合面３ｃからトレンチ底部５ａまでのＰＮ接合面３ｃと垂直な方向での距離Ｗ０を算出し、その距離Ｗ０の正負からフローティング検査を行うこともできる。

また、例えば、コレクタ電圧Ｖ_ＣＥが所定の大きさのときの入力容量の絶対値から、フローティング検査を行うこともできる。

これは、図５からわかるように、コレクタ電圧Ｖ_ＣＥが０〜４０Ｖの範囲のとき、異常構造では、トレンチ５の両側に位置するゲート絶縁膜６ａ、６ｂの容量が測定されるため、異常品の入力容量は、正常品の入力容量よりも大きい。一方、コレクタ電圧Ｖ_ＣＥが１００Ｖ以上のときでは、異常構造の方が、正常構造よりもトレンチ底部５ａとＰＮ接合面３ｃとの距離が大きく、一方の領域側のゲート絶縁膜６ａが短いため、異常品の入力容量は、正常品の入力容量よりも小さいからである。

したがって、コレクタ電圧Ｖ_ＣＥが０〜４０Ｖもしくは１００Ｖ以上の範囲のときの入力容量を測定し、その測定結果が適正範囲内であるか否かを判定することにより、フローティング検査を行うことができる。なお、適正範囲とは、コレクタ電圧Ｖ_ＣＥが０〜４０Ｖもしくは１００Ｖ以上の範囲のときの正常構造の場合における入力容量の大きさの範囲である。

（３）上記した各実施形態では、ＩＧＢＴの入力容量（Ｃ_ＧＥ＋Ｃ_ＧＣ）を測定する場合を例として説明したが、エミッタ−ゲート間の容量Ｃ_ＧＥのみを測定することもできる。上記したように、異常構造の場合では、コレクタ電圧Ｖ_ＣＥを変化させながらエミッタ−ゲート間の容量Ｃ_ＧＣを測定したとき、大きな容量変化が生じるからである。

（４）上記した各実施形態では、コレクタ電圧Ｖ_ＣＥの大きさを数Ｖ〜数百Ｖの範囲で変化させる場合を例として説明した。これに対して、コレクタ電圧Ｖ_ＣＥを変化させる範囲は、異常構造の場合に、空乏層２１がトレンチ底部５ａに到達すると想定される電圧の前後であれば、Ｎ⁻型ドリフト層２、Ｐ型ベース領域３の不純物濃度等の諸条件に応じて、任意に変更が可能である。

（５）上記した各実施形態では、Ｐ型ベース領域３を第２半導体層の例として説明したが、他の領域を第２半導体層とすることもできる。すなわち、間引き構造のトレンチゲート型ＩＧＢＴにおいて、Ｐ型ベース領域３と異なる領域に対して形成されたトレンチについての評価方法として、本発明を適用することもできる。また、上記した各実施形態のＩＧＢＴに対して導電型をすべて反対としたＩＧＢＴを評価対象とすることもできる。

また、上記した各実施形態では、間引き構造のトレンチゲート型ＩＧＢＴを評価対象とする場合を例として説明したが、これに限らず、ＭＯＳ等の他の半導体装置を評価対象とすることもできる。

この場合、半導体装置の構造としては、少なくとも以下の構成を備えていればよい。すなわち、導電型が異なる２つの第１半導体層と第２半導体層が接合されていること、第２半導体層の表面から第１半導体層に向かって伸びるようにトレンチが形成されていること、トレンチ内に絶縁膜を介して、第１電極が形成されていること、トレンチを挟んで対向している領域のうち、一方の領域が第２電極と電気的に接続されており、他方の領域が第２電極と電気的に接続されていない、もしくは、他方の領域が、トレンチの下側で連結している一方の領域を介してのみ電気的に接続されていること、第１半導体層が第３電極と電気的に接続されていることである。

本発明の第１実施形態における評価対象となるＩＧＢＴの平面レイアウトを示す図である。 図１中のＩＧＢＴにおける正常構造を示す図である。 図１中のＩＧＢＴにおける異常構造を示す図である。 ＩＧＢＴの入力容量を測定するための測定回路図である。 正常構造と異常構造のＩＧＢＴについて、コレクタ電圧Ｖ_ＣＥが０〜３００Ｖの範囲のときの入力容量の測定結果を示す図である。 ＩＧＢＴが正常構造の場合における入力容量の測定状況の概念図であり、（ａ）はコレクタ電圧Ｖ_ＣＥが０Ｖのとき、（ｂ）はコレクタ電圧Ｖ_ＣＥが数百Ｖのときを示している。 ＩＧＢＴが異常構造の場合における入力容量の測定状況の概念図であり、（ａ）はコレクタ電圧Ｖ_ＣＥが０Ｖのとき、（ｂ）はコレクタ電圧Ｖ_ＣＥが数百Ｖのときを示している。 図１中のＩＧＢＴにおける異常構造の例を示す図である。 図１中のＩＧＢＴにおける異常構造の例を示す図である。 本発明の第２実施形態における評価方法を説明するためのＩＧＢＴの部分斜視図である。 間引き構造のトレンチゲート型ＩＧＢＴの断面図である。

符号の説明

１…Ｐ^＋型基板、２…Ｎ⁻型ドリフト層、３…Ｐ型ベース領域、
３ａ…Ｐ型ベース領域３で、トレンチ５で分断された２つの領域のうちの一方の領域、
３ｂ…Ｐ型ベース領域３で、トレンチ５で分断された２つの領域のうちの他方の領域、
３ｃ…ＰＮ接合面、４…Ｎ^＋型エミッタ領域、
５…トレンチ、５ａ…トレンチ底部、
６…ゲート絶縁膜、
６ａ…一方の領域側のゲート絶縁膜、６ｂ…他方の領域側のゲート絶縁膜、
７…ゲート電極、８…エミッタ電極、
９…コレクタ電極、１０…Ｐ型ボディ領域、
２１…空乏層。

Claims (3)

1. 第１導電型の第１半導体層（２）と、
   前記第１半導体層（２）の表面上に配置された第２導電型の第２半導体層（３）と、
   前記第２半導体層（３）に、前記第２半導体層（３）の表面から前記第前記第１半導体層（２）に向かって伸びているトレンチ（５）と、
   前記トレンチ（５）の内壁上に形成された絶縁膜（６）と、
   前記トレンチ（５）の内部であって、前記絶縁膜（６）上に形成された第１電極（７）と、
   前記第２半導体層（３）における前記トレンチ（５）を挟んで対向して配置されている２つの領域（３ａ、３ｂ）のうちの一方の領域（３ａ）に対して電気的に接続されており、前記２つの領域（３ａ、３ｂ）のうちの他方の領域（３ｂ）に対して、電気的に接続されていない、もしくは、前記トレンチ（５）の下側で結合されている前記一方の領域（３ａ）を介してのみ、電気的に接続されている第２電極（８）と、
   前記第１半導体層（２）と電気的に接続された第３電極（９）とを備える半導体装置に対して行う前記第１半導体層（２）および前記第２半導体層（３）のＰＮ接合面（３ｃ）と、前記トレンチ（５）の底部（５ａ）との位置関係の評価方法であって、
   前記第３電極（９）へ電圧を印加した状態で、前記第１電極（７）と前記第２電極（８）との間における前記絶縁膜（６）の容量を測定し、
   測定結果と、前記容量の大きさと前記第３電極（９）への印加電圧の大きさの関係とに基づいて、前記位置関係を評価することを特徴とする半導体装置のＰＮ接合面とトレンチの底部との位置関係の評価方法。
2. 第１導電型の第１半導体層（２）と、
   前記第１半導体層（２）の表面上に配置された第２導電型の第２半導体層（３）と、
   前記第２半導体層（３）に形成され、前記第２半導体層（３）の表面から前記第前記第１半導体層（２）に到達する深さのトレンチ（５）と、
   前記トレンチ（５）の内壁上に形成された絶縁膜（６）と、
   前記トレンチ（５）の内部であって、前記絶縁膜（６）上に形成された第１電極（７）と、
   前記第２半導体層（３）が前記トレンチ（５）によって電気的に２つの領域（３ａ、３ｂ）に分断されており、前記２つの領域（３ａ、３ｂ）のうちの一方の領域（３ａ）と電気的に接続され、前記２つの領域（３ａ、３ｂ）のうちの他方の領域（３ｂ）と電気的に接続されていない第２電極（８）と、
   前記第１半導体層（２）と電気的に接続された第３電極（９）とを備える半導体装置に対して行う前記第１半導体層（２）および前記第２半導体層（３）のＰＮ接合面（３ｃ）と、前記トレンチ（５）の底部（５ａ）との位置関係の評価方法であって、
   前記第３電極（９）へ異なる大きさの電圧を印加した状態で、前記第１電極（７）と前記第２電極（８）との間における前記絶縁膜（６）の容量を、複数測定し、
   測定結果同士における変化量が、前記絶縁膜（６）のうち、前記一方の領域（３ａ）に接する部分（６ａ）と前記他方の領域（３ｂ）に接する部分（３ｂ）の両方の容量と、前記一方の領域（３ａ）に接する部分（６ａ）のみの容量との差に相当する大きさであるか否かを判定し、
   その判定結果より、前記他方の領域（３ｂ）における前記第２電極（８）との電気的な接続状態を評価することを特徴とする半導体装置のＰＮ接合面とトレンチの底部との位置関係の評価方法。
3. 第１導電型の第１半導体層（２）と、
   前記第１半導体層（２）の表面上に配置された第２導電型の第２半導体層（３）と、
   前記第２半導体層（３）の内部に形成され、前記第２半導体層（３）の表面から前記第１半導体層に向かって伸びており、前記第２半導体層（３）よりも浅いトレンチ（５）と、
   前記トレンチ（５）の内壁上に形成された絶縁膜（６）と、
   前記トレンチ（５）の内部であって、前記絶縁膜（６）上に形成された第１電極（７）と、
   前記第２半導体層（３）における前記トレンチ（５）を挟んで対向して配置されている２つの領域（３ａ、３ｂ）のうちの一方の領域（３ａ）と電気的に接続され、かつ、前記２つの領域（３ａ、３ｂ）のうちの他方の領域（３ｂ）と前記トレンチ（５）の下側で結合されている前記一方の領域（３ａ）のみを介して電気的に接続されている第２電極（８）と、
   前記第１半導体層（２）と電気的に接続された第３電極（９）とを備える半導体装置に対して行う前記第１半導体層（２）および前記第２半導体層（３）のＰＮ接合面（３ｃ）と、前記トレンチ（５）の底部（５ａ）との位置関係の評価方法であって、
   前記第３電極（９）に電圧を印加した状態で、前記第１電極（７）と前記第２電極（８）との間における前記絶縁膜（６）の容量を測定し、
   前記接合面（３ｃ）付近で生じる空乏層（２１）が前記トレンチ（５）の底部（５ａ）に到達することで測定容量が変化するときの前記第３電極（９）への印加電圧の大きさに基づいて、前記ＰＮ接合面（３ｃ）から前記トレンチ（５）の底部（５ａ）までの前記ＰＮ接合面（３ｃ）に垂直な方向における距離を算出することを特徴とする半導体装置のＰＮ接合面とトレンチの底部との位置関係の評価方法。

Images