JP2023177067A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体ウエハのハンドリング性を向上できる半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、半導体ウエハの一部であり複数の半導体素子の形成領域である有効エリアと、半導体ウエハの有効エリアを除く無効エリアとを区分けする工程であり、半導体ウエハの裏面における無効エリアとする部位に窒化膜を形成することで、有効エリアとマスクが形成された無効エリアとを区分けする（Ｓ２０，Ｓ３０）。そして、半導体装置の製造方法は、有効エリアの厚みを無効エリアの厚みよりも薄くするために、半導体ウエハにおける窒化膜が形成されていない有効エリアを裏面から除去する（Ｓ４０）。
【選択図】図３

Description

本開示は、半導体装置の製造方法に関する。

特許文献１に、半導体装置の製造方法の一例が記載されている。特許文献１には、複数のデバイスが形成されたデバイス領域と、デバイス領域を囲繞する外周余剰領域とを表面に備えたウエハを加工するものである。特許文献１は、ウエハの裏面のうちデバイス領域に相当する領域に凹部を形成し、凹部の外周側に外周余剰領域を含むリング状補強部を残存させる。

特開２００７－１９４６１号公報

特許文献１では、デバイス領域とリング状補強部との間に、研削によって薄くなっている領域がある。このため、特許文献１では、剛性が弱く半導体ウエハのハンドリング性が低いという問題がある。

開示される一つの目的は、半導体ウエハのハンドリング性を向上できる半導体装置の製造方法を提供することである。

ここに開示された半導体装置の製造方法は、
半導体ウエハ（１０）の一部であり複数の半導体素子の形成領域である有効エリア（ＶＡ）と、半導体ウエハの有効エリアを除く無効エリア（ＩＶＡ）とを区分けする工程であり、半導体ウエハの裏面における無効エリアとする部位にマスク（２０）を形成することで、有効エリアとマスクが形成された無効エリアとを区分けする区分工程（Ｓ２０，Ｓ３０）と、
有効エリアの厚みを無効エリアの厚みよりも薄くするために、半導体ウエハにおけるマスクが形成されていない有効エリアを裏面から除去する薄化工程（Ｓ４０）と、を備えていることを特徴とする。

このように、半導体装置の製造方法は、無効エリアとする部位にマスクを形成することで、有効エリアと無効エリアとを区分けする。そして、半導体装置の製造方法は、半導体ウエハにおけるマスクが形成されていない有効エリアを裏面から除去することで、有効エリアの厚みを無効エリアの厚みよりも薄くする。このため、半導体装置の製造方法は、マスクの形成領域によって、無効エリアと有効エリアの平面形状や面積を任意に設定することができる。よって、半導体装置の製造方法は、有効エリアの厚みを薄くしつつ、半導体ウエハの剛性を高めることができ、ハンドリング性を向上できる。

この明細書において開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。

構造体の概略構成を示す平面図である。 図１のII-II線に沿う断面図である。 半導体装置の製造方法を示す工程フローである。 工程フロー別の断面図である。 図４のａのV部分の断面図である。 図４のｄのVI部分の断面図である。 図４のｄのVI部分の断面図である。 変形例の断面図である。

以下において、図面を参照しながら、本開示を実施するための形態を説明する。なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向と示す。また、Ｘ方向とＹ方向とによって規定される平面をＸＹ平面、Ｘ方向とＺ方向とによって規定される平面をＸＺ平面、Ｙ方向とＺ方向とによって規定される平面をＹＺ平面と示す。

本実施形態は、半導体ウエハ１０から複数の半導体素子１を形成する半導体装置の製造方法に関するものである。特に、半導体装置の製造方法は、複数の半導体素子１を個別に分割する前の構造体１００を製造する方法を含んでいる。半導体装置としての半導体素子１は、例えば、ＩＧＢＴやＲＣ－ＩＧＢＴなどを採用できる。ＩＧＢＴは、Insulated Gate Bipolar Transistorの略称である。ＲＣ－ＩＧＢＴは、Reverse Conducting IGBTの略称である。しかしながら、半導体装置は、これらに限定されない。

図１、図２に示すように、構造体１００は、半導体ウエハ１０に、各半導体素子１の構成要素である拡散領域１９、裏面側電極３０、表面側めっき膜４１、裏面側めっき膜４２などが形成されている。構造体１００は、図５に示すゲート電極１７や表面側電極５０なども形成されている。つまり、構造体１００は、複数の半導体素子１が形成された半導体ウエハ１０である。半導体ウエハ１０は、例えばＳｉなどを採用できる。なお、図１の符号２は、複数の半導体素子１間の領域であり、複数の半導体素子１に分割するための分割領域である。分割領域２は、スクライブラインや、分割しろ、ともいえる。

また、構造体１００は、マスクとしての窒化膜２０が形成されている。窒化膜２０は、半導体ウエハ１０のウエハ裏面Ｓ２に接した状態で形成されている。窒化膜としては、ＳｉＮなどを採用できる。また、マスクは、窒化膜に限定されず酸化膜などであっても採用できる。なお、窒化膜２０の表面は、構造体裏面Ｓ２１と称する。

構造体１００は、平面視において、窒化膜２０が形成されてない領域を有効エリアＶＡ、窒化膜２０が形成されている領域を無効エリアＩＶＡとする。有効エリアＶＡは、半導体ウエハ１０における複数の半導体素子１の形成領域である。有効エリアＶＡは、無効エリアＩＶＡで囲まれた領域である。なお、図１は、断面図ではないが、有効エリアＶＡと無効エリアＩＶＡとをわかりやすくするためにハッチングをつけている。

無効エリアＩＶＡは、半導体ウエハ１０における有効エリアＶＡを除く領域である。無効エリアＩＶＡは、半導体素子１が形成されない領域ともいえる。よって、無効エリアＩＶＡは、構造体１００を分割して複数の半導体素子１を個別化した場合に、半導体素子１とはならない余剰領域である。

また、有効エリアＶＡは、半導体ウエハ１０の平面視において多角形状を有している。一方、無効エリアＩＶＡは、半導体ウエハ１０の平面視において有効エリアＶＡを囲う環状エリアＩＶＡ１と、有効エリアＶＡと環状エリアＩＶＡ１との間の中間エリアＩＶＡ２とを含んでいる。これによって、本製造方法では、環状の無効エリアＩＶＡのみが形成された構造体よりも、無効エリアＩＶＡを広くすることができる。なお、無効エリアＩＶＡには、半導体ウエハ１０の厚板部１２を含んでいる。よって、本製造方法では、環状の無効エリアＩＶＡのみが形成された構造体よりも、厚板部１２の領域を広くすることができ剛性を高めることができる。

さらに、無効エリアＩＶＡは、半導体ウエハ１０の平面視における中心点ＣＴと半導体ウエハ１０のウエハ側面Ｓ３とを結ぶ仮想直線上におけるの幅ＸＹ１、ＸＹ２が場所によって異なる。言い換えると、無効エリアＩＶＡは、幅が異なる部位を含んでいる。なお、図１では、仮想直線を点線で示している。ウエハ側面Ｓ３は、半導体ウエハ１０の外周端ともいえる。

図２に示すように、半導体ウエハ１０は、ウエハ裏面Ｓ２側に凹部１３が形成されている。つまり、半導体ウエハ１０は、薄板部１１と、薄板部１１よりも厚い厚板部１２とを有している。半導体ウエハ１０は、有効エリアＶＡに相当する部位が薄板部１１であり、無効エリアＩＶＡに相当する部位が厚板部１２である。構造体１００は、薄板部１１に複数の半導体素子１が形成される。言い換えると、構造体１００は、半導体ウエハ１０における半導体素子１の形成領域が周辺よりも薄くなっている。これは、各半導体素子１のオン抵抗を低減するためである。

なお、厚みは、Ｚ方向における半導体ウエハ１０の長さである。また、厚みは、ウエハ表面Ｓ１とウエハ裏面Ｓ２との間隔ともいえる。さらに、半導体ウエハ１０の厚み方向は、Ｚ方向に一致するともいえる。

ここで、図３～図７を用いて、半導体装置の製造方法に関して説明する。つまり、図３に示す製造方法の工程フローに沿って、図４～図７を参照しつつ、半導体装置の製造方法に関して説明する。まず、図３の工程フローの前に、ウエハ裏面Ｓ２の全域に窒化膜２０が形成された半導体ウエハ１０を準備する。図４のａに示すように、この段階での半導体ウエハ１０は、凹部１３が形成されていない。

ステップＳ１０では、表面側の素子形成工程を行う。ステップＳ１０では、図５に示すように、半導体ウエハ１０のウエハ表面Ｓ１側から半導体素子１の一部を形成する。この素子形成工程によって、半導体ウエハ１０の有効エリアＶＡには、エミッタ領域１４、コンタクト領域１５ａ、低濃度領域１５ｂ、ゲート絶縁膜１６、ゲート電極１７、ドリフト領域１８、表面側電極５０が形成される。

ステップＳ２０では、裏面側のフォト工程を行う（区分工程）。ステップＳ２０では、ウエハ裏面Ｓ２の全域に形成された窒化膜２０の一部を除去するために、フォトリソグラフィ技術を用いてレジストを形成する。レジストは、有効エリアＶＡと無効エリアＩＶＡのうち、無効エリアＩＶＡとする領域（部位）のみに形成する。つまり、レジストは、有効エリアＶＡとする領域上が開口した形状を有している。

ステップＳ３０では、裏面側の窒化膜（ＳｉＮ）のエッチング工程を行う（区分工程）。ステップＳ３０では、レジストをマスクとして窒化膜のエッチングを行う。これによって、図４のｂに示すように、有効エリアＶＡの窒化膜２０が除去され、無効エリアＩＶＡとする部位のみに窒化膜２０が形成された状態となる。このように、ステップＳ２０，Ｓ３０では、半導体ウエハ１０のウエハ裏面Ｓ２における無効エリアＩＶＡとする部位に窒化膜２０を形成することで、有効エリアＶＡと無効エリアＩＶＡとを区分けする。よって、ステップＳ２０，Ｓ３０は、有効エリアＶＡと無効エリアＩＶＡとを区分けする工程といる。

区分工程では、半導体素子１などが形成された半導体ウエハ１０、ひいては構造体１００を搬送する際に必要とされる剛性を確保できるように、予め設定された範囲（面積）に窒化膜２０を形成すると好ましい。つまり、区分工程では、上記の剛性を確保できるように有効エリアＶＡと無効エリアＩＶＡとを区分けするともいえる。半導体ウエハ１０は、有効エリアＶＡに相当する部位が薄板部１１、無効エリアＩＶＡに相当する部位が厚板部１２となる。半導体ウエハ１０（構造体１００）は、厚板部１２の領域が広くなるにつれて剛性が高くなる。よって、区分工程では、厚板部１２の領域をコントロールして、半導体ウエハ１０などの剛性を制御するために、予め設定された範囲のみに窒化膜２０を形成する。

さらに、区分工程では、半導体ウエハ１０の反りが許容量となるように予め設定された範囲のみに窒化膜２０を形成すると好ましい。後ほど説明するが、本製造方法では、半導体ウエハ１０に対して、表面側めっき膜４１と裏面側めっき膜４２とを形成する両面めっき処理を行う。これによって、半導体ウエハ１０のウエハ裏面Ｓ２側には、裏面側めっき膜４２が形成される。このとき、裏面側めっき膜４２は、窒化膜２０上には形成されない。半導体ウエハ１０の反りは、裏面側めっき膜４２の範囲などに依存する。よって、区分工程では、裏面側めっき膜４２の成膜領域をコントロールして、半導体ウエハ１０の反りを制御するために、予め設定された範囲のみに窒化膜２０を形成する。

なお、半導体ウエハ１０の反り量や剛性と、窒化膜２０の形成範囲（無効エリアＩＶＡ）との関係は、実験やシミュレーションなどによって把握することができる。窒化膜２０を形成する領域、すなわち無効エリアＩＶＡは、この実験結果などによって設定される。また、本実施形態では、無効エリアＩＶＡのウエハ側面Ｓ３から幅、すなわち、厚板部１２を任意に設定できるともいえる。

ステップＳ４０では、裏面側のＳｉエッチング工程を行う（薄化工程）。ステップＳ４０では、半導体ウエハ１０における有効エリアＶＡの厚みを無効エリアＩＶＡの厚みよりも薄くする工程である。ステップＳ４０では、半導体ウエハ１０における窒化膜２０が形成されていない有効エリアＶＡをウエハ裏面Ｓ２から除去する。ステップＳ４０では、例えば、窒化膜２０をマスクとしてウエットエッチングによって除去する。これによって、半導体ウエハ１０は、図４のｃに示すように、有効エリアＶＡの厚みが無効エリアＩＶＡの厚みよりも薄い状態となる。つまり、半導体ウエハ１０は、薄板部１１と厚板部１２とが形成された状態となる。

なお、ステップＳ４０は、ウエットエッチングではなく、ドライエッチングや研削装置などによって薄板部１１を形成してもい。また、ステップＳ２０～Ｓ４０では、まず、バックグラインドで有効エリアＶＡを大まかに薄くして、その後に、フォトリソグラフィおよびエッチングで薄板部１１を形成してもよい。

ステップＳ５０では、裏面側の拡散領域形成工程を行う（素子形成工程）。ステップＳ５０では、図４のｄに示すように、半導体素子１の一部である拡散領域１９をウエハ裏面Ｓ２から半導体ウエハ１０に形成する。拡散領域１９は、有効エリアＶＡに形成される。ステップＳ５０では、図６に示すように、バッファ層１９１とコレクタ領域１９２を拡散形成する。その後、ステップＳ５０では、図７に示すように、カソード領域１９３を拡散形成する。

ステップＳ６０では、裏面側の電極形成工程を行う。ステップＳ６０では、ステップＳ４０、ステップＳ５０の後に、ウエハ裏面Ｓ２側から有効エリアＶＡのウエハ裏面S２および無効エリアＩＶＡの表面である構造体裏面に半導体素子１の裏面側電極３０となる導電性部材を形成する。このように、導電性部材は、半導体ウエハ１０の有効エリアＶＡに接するように設けられる。さらに、導電性部材は、窒化膜２０に接するように設けられる。導電性部材は、裏面側電極３０となる部分と、裏面側電極３０とならない部分とを含んでいる。しかしながら、ここでは、便宜的に、導電性部材にも符号３０を付与して説明する。当然ながら、ステップＳ６０は、ステップＳ１０の後に行われる。導電性部材は、ＡｌＳｉなどを採用できる。

ステップＳ７０では、裏面側の除去工程を行う。ステップＳ７０では、ステップＳ６０で形成した窒化膜２０上の導電性部材３０を除去する。本実施形態では、窒化膜２０をストッパとして、ＣＭＰによって導電性部材３０を除去する。本実施形態では、厚板部１２の半導体ウエハ１０が露出しないように、すなわち窒化膜２０を残した状態で、導電性部材３０を除去する。これは、ステップＳ８０で説明するめっき工程において、無効エリアＩＶＡに裏面側めっき膜４２が形成されないようにするためである。このためには、例えば、ＣＭＰにおいて、選択比の高いスラリを用いると好ましい。なお、ＣＭＰは、化学機械研磨に相当する。ＣＭＰは、Chemical Mechanical Polishingの略称である。

ステップＳ８０では、両面めっき工程を行う（めっき工程）。ステップＳ８０では、ステップＳ７０の後に、半導体ウエハ１０の両面からめっき膜を形成する。これによって、半導体ウエハ１０は、膜厚が同じ表面側めっき膜４１と裏面側めっき膜４２が形成される。

このとき、裏面側めっき膜４２は、窒化膜２０には形成されない。このため、裏面側めっき膜４２は、裏面側電極３０のみに選択的に形成される。つまり、裏面側めっき膜４２は、無効エリアＩＶＡには形成されず、有効エリアＶＡに形成される。なお、表面側めっき膜４１は、表面側電極５０に形成される。また、表面側めっき膜４１は、分割領域２には形成されない。

このように、本製造方法では、上記のように、半導体ウエハ１０の反りを制御するために、予め設定された範囲のみに窒化膜２０を形成することで、裏面側めっき膜４２の成膜領域をコントロールしている。よって、本製造方法では、半導体ウエハ１０、ひいては構造体１００の反りを抑制できる。さらに、本製造方法では、表面側めっき膜４１と裏面側めっき膜４２の膜厚が比較的厚くなっても構造体１００の反りを抑制できる。

なお、本製造方法は、ステップＳ８０の後に、構造体１００を分割して複数の半導体素子１を個別化（チップ化）する工程を含んでいてもよい。この工程では、構造体１００を分割領域２に沿って切断することで、構造体１００を複数の半導体素子１に分割する。

＜効果＞
このように、半導体装置の製造方法は、無効エリアＩＶＡとする部位に窒化膜２０を形成することで、有効エリアＶＡと無効エリアＩＶＡとを区分けする。そして、半導体装置の製造方法は、半導体ウエハ１０における窒化膜２０が形成されていない有効エリアＶＡを裏面Ｓ２から除去することで、有効エリアＶＡの厚みを無効エリアＩＶＡの厚みよりも薄くする。このため、半導体装置の製造方法は、窒化膜２０の形成領域によって、無効エリアＩＶＡと有効エリアＶＡの平面形状や面積を任意に設定することができる。よって、半導体装置の製造方法は、有効エリアＶＡの厚みを薄くしつつ、半導体ウエハ１０、ひいては構造体１００の剛性を高めることができ、ハンドリング性を向上できる。言い換えると、半導体装置の製造方法は、各半導体素子１のオン抵抗を低減しつつ、半導体ウエハ１０、ひいては構造体１００の剛性を高めることができる。なお、ハンドリング性は、搬送性ともいえる。

また、半導体装置の製造方法は、薄板部１１に複数の半導体素子１が形成された構造体１００のハンドリング性を向上できる、ともいえる。したがって、半導体装置の製造方法は、薄板部１１を有しつつ、搬送する際の破損を低減可能な構造体１００を製造できるともいえる。よって、半導体装置の製造方法は、製造時の安定性を向上できる。

以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。

（変形例１）
本製造方法は、ＣＭＰでなくリフトオフ法によって、窒化膜２０と窒化膜２０上の導電性部材３０を除去してもよい。変形例の製造方法は、除去工程（Ｓ７０）が上記実施形態と異なる。この除去工程では、窒化膜２０マスクを除去することで、窒化膜２０の導電性部材３０を除去する。この除去工程を行った場合、図８に示すように、無効エリアＩＶＡ上の窒化膜２０も除去される。図８は、図４のｆに相当する断面図である。変形例の製造方法であっても、上記実施形態と同様、ハンドリング性を向上できる。

本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態が本開示に示されているが、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。

１…半導体素子、２…分割領域、１０…半導体ウエハ、１１…薄板部、１２…厚板部、１３…凹部、１４…エミッタ領域、１５ａ…コンタクト領域、１５ｂ…低濃度領域、１６…ゲート絶縁膜、１７…ゲート電力、１８…ドリフト領域、１９…拡散領域、１９１…バッファ領域、１９２…コレクタ領域、１９３…カソード領域、２０…窒化膜、３０…裏面側電極、４１…表面側めっき膜、４２…裏面側めっき膜、５０…表面側電極、１００…構造体、Ｓ１…ウエハ表面、Ｓ２…ウエハ裏面、Ｓ２１…構造体裏面、Ｓ３…ウエハ側面、ＶＡ…有効エリア、ＩＶＡ…無効エリア、ＩＶＡ１…環状エリア、ＩＶＡ２…中間エリア

Claims (7)

1. 半導体ウエハ（１０）の一部であり複数の半導体素子の形成領域である有効エリア（ＶＡ）と、前記半導体ウエハの前記有効エリアを除く無効エリア（ＩＶＡ）とを区分けする工程であり、前記半導体ウエハの裏面における前記無効エリアとする部位にマスク（２０）を形成することで、前記有効エリアと前記マスクが形成された前記無効エリアとを区分けする区分工程（Ｓ２０，Ｓ３０）と、
   前記有効エリアの厚みを前記無効エリアの厚みよりも薄くするために、前記半導体ウエハにおける前記マスクが形成されていない前記有効エリアを前記裏面から除去する薄化工程（Ｓ４０）と、を備えている半導体装置の製造方法。
2. 前記有効エリアに複数の前記半導体素子を形成する素子形成工程（Ｓ１０，Ｓ５０）と、
   前記素子形成工程および前記薄化工程後に、前記裏面側から前記有効エリアの表面および前記無効エリアの表面に前記半導体素子の電極となる導電性部材を形成する電極形成工程（Ｓ６０）と、
   化学機械研磨によって、前記マスク上の前記導電性部材を除去する除去工程（Ｓ７０）と、を備えている請求項１に記載の半導体装置の製造方法。
3. 前記除去工程後に、前記半導体ウエハの両面からめっき膜を形成するめっき工程（Ｓ８０）を備えている請求項２に記載の半導体装置の製造方法。
4. 前記区分工程では、前記半導体ウエハの反りが許容量となるように予め設定された範囲のみに前記マスクを形成する、請求項３に記載の半導体装置の製造方法。
5. 前記有効エリアに複数の前記半導体素子を形成する素子形成工程（Ｓ１０，Ｓ５０）と、
   前記素子形成工程および前記薄化工程後に、前記裏面側から前記有効エリアの表面および前記無効エリアの表面に前記半導体素子の電極となる導電性部材を形成する電極形成工程（Ｓ６０）と、
   前記マスクを除去することで、前記マスク上の前記導電性部材を除去する除去工程（Ｓ７０）と、を備えている請求項１に記載の半導体装置の製造方法。
6. 前記有効エリアは、前記半導体ウエハの平面視において多角形状を有しており、
   前記無効エリアは、前記半導体ウエハの平面視において前記有効エリアを囲う環状エリア（ＩＶＡ１）と、前記有効エリアと前記環状エリアとの間の中間エリア（ＩＶＡ２）と、を含んでいる請求項１～４のいずれか１項に記載の半導体装置の製造方法。
7. 前記無効エリアは、前記半導体ウエハの平面視における中心点（ＣＴ）と前記半導体ウエハの側面（Ｓ３）とを結ぶ仮想直線上におけるの幅（ＸＹ１、ＸＹ２）が場所によって異なる、請求項１に記載の半導体装置の製造方法。

Images